JP2973910B2 - 信号のコアリング閾値を調整する回路 - Google Patents
信号のコアリング閾値を調整する回路Info
- Publication number
- JP2973910B2 JP2973910B2 JP8019310A JP1931096A JP2973910B2 JP 2973910 B2 JP2973910 B2 JP 2973910B2 JP 8019310 A JP8019310 A JP 8019310A JP 1931096 A JP1931096 A JP 1931096A JP 2973910 B2 JP2973910 B2 JP 2973910B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- differential stage
- branch
- coring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
- H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Picture Signal Circuits (AREA)
- Facsimile Image Signal Circuits (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は振幅が所定のコアリ
ング閾値を越える場合のみ信号の伝送を行うコアリング
回路に関し、より詳細には信号の振幅の関数としてコア
リング閾値を調整する回路に関する。
ング閾値を越える場合のみ信号の伝送を行うコアリング
回路に関し、より詳細には信号の振幅の関数としてコア
リング閾値を調整する回路に関する。
【０００２】
【従来の技術】コアリング回路はテレビジョン画像内で
対象の輪郭を強調するピーク回路に使用されている。該
コアリング回路は処理される信号が低レベルの時存在す
る雑音により生ずる有害なピーク効果を避けるため使用
されている。
対象の輪郭を強調するピーク回路に使用されている。該
コアリング回路は処理される信号が低レベルの時存在す
る雑音により生ずる有害なピーク効果を避けるため使用
されている。
【０００３】図１ａは従来のコアリング回路の伝達特性
を示している。該回路の入力信号Ｖinがコアリング値Ｖ
c1未満の絶対値を有する限り、コアリング回路によりゼ
ロの出力Ｖout が与えられている。値Ｖc1を越えるとす
ぐに、出力Ｖout は値Ｖinの関数として変化する。
を示している。該回路の入力信号Ｖinがコアリング値Ｖ
c1未満の絶対値を有する限り、コアリング回路によりゼ
ロの出力Ｖout が与えられている。値Ｖc1を越えるとす
ぐに、出力Ｖout は値Ｖinの関数として変化する。
【０００４】図１ａの特性は、コアリング値Ｖc が図１
ｂに示すように一定である時得られる特性に対応してい
る。この場合、図１ａは出力Ｖout が値Ｖc1を越える信
号Ｖinの一部に対応していることを示している。
ｂに示すように一定である時得られる特性に対応してい
る。この場合、図１ａは出力Ｖout が値Ｖc1を越える信
号Ｖinの一部に対応していることを示している。
【０００５】幾つかの応用では、伝達特性が図２ａに示
す特性に類似することが必要である。信号Ｖinが区切り
点Ｖb を越える時、コアリング値Ｖc はゼロまで減少
し、出力Ｖout は信号Ｖinの振幅が切片値Ｖint を越え
て増加する時信号Ｖinの正確な複写の値に達する。
す特性に類似することが必要である。信号Ｖinが区切り
点Ｖb を越える時、コアリング値Ｖc はゼロまで減少
し、出力Ｖout は信号Ｖinの振幅が切片値Ｖint を越え
て増加する時信号Ｖinの正確な複写の値に達する。
【０００６】これを行うため、前述の標準では入力信号
Ｖinの関数であるコアリング値Ｖcの可変特性が勧告さ
れている。
Ｖinの関数であるコアリング値Ｖcの可変特性が勧告さ
れている。
【０００７】図２ａはこの特性を示している。信号の区
切り点Ｖb まで、コアリング値Ｖcは一定で限界値Ｖc1
に等しい。Ｖb の上では、コアリング値Ｖc は直線的に
減少し、信号Ｖinの切片値Ｖint でゼロに到達する。
切り点Ｖb まで、コアリング値Ｖcは一定で限界値Ｖc1
に等しい。Ｖb の上では、コアリング値Ｖc は直線的に
減少し、信号Ｖinの切片値Ｖint でゼロに到達する。
【０００８】限界値Ｖc1は０から信号Ｖinの最大の振幅
の７％の間で選択でき、切片値Ｖin t は信号Ｖinの最大
値の４５％から８５％の間で選択でき、区切り点の値Ｖ
b は０から値Ｖint の間で選択できる必要がある。この
ように、図２ｂの特性曲線は値Ｖc1、Ｖb 及びＶint に
左右されるいくつかの形を有している。図２ｂは一方は
実線で表し、他方は破線で表した二つの形の例を示して
いる。
の７％の間で選択でき、切片値Ｖin t は信号Ｖinの最大
値の４５％から８５％の間で選択でき、区切り点の値Ｖ
b は０から値Ｖint の間で選択できる必要がある。この
ように、図２ｂの特性曲線は値Ｖc1、Ｖb 及びＶint に
左右されるいくつかの形を有している。図２ｂは一方は
実線で表し、他方は破線で表した二つの形の例を示して
いる。
【０００９】
【課題を解決するための手段】本発明の目的は図２ｂの
特性を達成する特別に簡単な回路を提示することであ
る。
特性を達成する特別に簡単な回路を提示することであ
る。
【００１０】この目的を達成するため、本発明では低利
得の枝と高利得の枝を有している非対称の差動段を含む
回路が与えられている。低利得の枝は入力電圧により制
御され一番目の負荷が与えられている。高利得の枝は一
番目の負荷と同じ特性の二番目の負荷が与えられてお
り、減少部分の開始に対応した電圧により制御されてい
る。一番目の電流源により非対称な差動段の電流が供給
される。この電流は減少部分の終了に対応している。対
称な差動段には低利得な枝により制御された一番目の枝
があり、回路の出力信号が与えられている。対称な差動
段の二番目の枝は高利得な枝により制御されている。対
称な差動段の電流は出力信号の最大の振幅に対応した値
に設定されている。
得の枝と高利得の枝を有している非対称の差動段を含む
回路が与えられている。低利得の枝は入力電圧により制
御され一番目の負荷が与えられている。高利得の枝は一
番目の負荷と同じ特性の二番目の負荷が与えられてお
り、減少部分の開始に対応した電圧により制御されてい
る。一番目の電流源により非対称な差動段の電流が供給
される。この電流は減少部分の終了に対応している。対
称な差動段には低利得な枝により制御された一番目の枝
があり、回路の出力信号が与えられている。対称な差動
段の二番目の枝は高利得な枝により制御されている。対
称な差動段の電流は出力信号の最大の振幅に対応した値
に設定されている。
【００１１】本発明の実施態様によれば、非対称な差動
段には一番目と二番目のトランジスタが含まれている。
高利得の枝に関連のある一番目のトランジスタは二番目
の負荷と一番目の電流源の間に接続されている。低利得
の枝に関連のある二番目のトランジスタは抵抗を通り一
番目の電流源に接続され更に一番目の負荷に接続されて
いる。
段には一番目と二番目のトランジスタが含まれている。
高利得の枝に関連のある一番目のトランジスタは二番目
の負荷と一番目の電流源の間に接続されている。低利得
の枝に関連のある二番目のトランジスタは抵抗を通り一
番目の電流源に接続され更に一番目の負荷に接続されて
いる。
【００１２】本発明の他の実施態様によれば、一番目と
二番目の負荷はダイオードであり、対称な差動段には対
称な差動段の電流を定める二番目の電流源に対称に接続
されている二つのトランジスタが含まれている。
二番目の負荷はダイオードであり、対称な差動段には対
称な差動段の電流を定める二番目の電流源に対称に接続
されている二つのトランジスタが含まれている。
【００１３】
【発明の実施の形態】図３は直接的、または電流対電圧
変換の後コアリング値Ｖc （図２ａ及び図２ｂ）を固定
するあらゆる従来のコアリング回路を制御する電流Ｉc
を与える回路を示している。本発明に含まれない従来の
コアリング回路は記載しない。
変換の後コアリング値Ｖc （図２ａ及び図２ｂ）を固定
するあらゆる従来のコアリング回路を制御する電流Ｉc
を与える回路を示している。本発明に含まれない従来の
コアリング回路は記載しない。
【００１４】コアリング回路の入力信号である電圧Ｖin
はトランジスタＱ２と非対称差動段を形成するＮＰＮト
ランジスタＱ１のベースに加えられている。トランジス
タＱ２のエミッタは、抵抗１０を通りトランジスタＱ１
のエミッタに接続され、更に図２ａ及び図２ｂの特性の
切片値Ｖint に対応した電流Ｉint を与える電流源１２
を通り低電圧供給源ＧＮＤに接続されている。
はトランジスタＱ２と非対称差動段を形成するＮＰＮト
ランジスタＱ１のベースに加えられている。トランジス
タＱ２のエミッタは、抵抗１０を通りトランジスタＱ１
のエミッタに接続され、更に図２ａ及び図２ｂの特性の
切片値Ｖint に対応した電流Ｉint を与える電流源１２
を通り低電圧供給源ＧＮＤに接続されている。
【００１５】トランジスタＱ１及びＱ２のコレクタは、
それぞれ対称差動段を形成する二つのＮＰＮトランジス
タＱ３及びＱ４のベースに接続されている。トランジス
タＱ３及びＱ４のエミッタは、図２ｂの特性の限界値Ｖ
c1に対応した電流Ｉc1を与える電流源１４を通り電圧Ｇ
ＮＤに接続されている。トランジスタＱ３のコレクタに
よりコアリング値Ｖc に対応した電流Ｉc が与えられ
る。該電流Ｉc は電圧に変換される、すなわち（図示し
ない）電流ミラーにより映し出され適当な極性と利得が
得られる。
それぞれ対称差動段を形成する二つのＮＰＮトランジス
タＱ３及びＱ４のベースに接続されている。トランジス
タＱ３及びＱ４のエミッタは、図２ｂの特性の限界値Ｖ
c1に対応した電流Ｉc1を与える電流源１４を通り電圧Ｇ
ＮＤに接続されている。トランジスタＱ３のコレクタに
よりコアリング値Ｖc に対応した電流Ｉc が与えられ
る。該電流Ｉc は電圧に変換される、すなわち（図示し
ない）電流ミラーにより映し出され適当な極性と利得が
得られる。
【００１６】値Ｉint ，Ｖb 及びＩc1は図２ｂの特性の
特異点の制御を自由に行う独立した供給源により与えら
れている。
特異点の制御を自由に行う独立した供給源により与えら
れている。
【００１７】トランジスタＱ３及びＱ４のベースはそれ
ぞれ２つのバイアスダイオードＤ１及びＤ２を通りトラ
ンジスタＱ４のコレクタに接続されている。トランジス
タＱ４のコレクタは更にバイアスダイオードＤ３を通り
高電圧供給源Ｖccに接続されている。１つの実施態様に
おいて、ダイオードＤ１，Ｄ２及びＤ３は例えばＮＰＮ
トランジスタにより形成されており、それぞれには自身
のコレクタに接続されたベースがある。他の実施態様に
おいて、ダイオードＤ１，Ｄ２及びＤ３は独立型分離成
分のダイオードである。
ぞれ２つのバイアスダイオードＤ１及びＤ２を通りトラ
ンジスタＱ４のコレクタに接続されている。トランジス
タＱ４のコレクタは更にバイアスダイオードＤ３を通り
高電圧供給源Ｖccに接続されている。１つの実施態様に
おいて、ダイオードＤ１，Ｄ２及びＤ３は例えばＮＰＮ
トランジスタにより形成されており、それぞれには自身
のコレクタに接続されたベースがある。他の実施態様に
おいて、ダイオードＤ１，Ｄ２及びＤ３は独立型分離成
分のダイオードである。
【００１８】電圧Ｖinが電圧Ｖb 未満の時、抵抗１０内
には電流が流れない。電流供給源１２の全ての電流Ｉ
int はトランジスタＱ２とダイオードＤ２の中を流れ
る。ダイオードＤ１はトランジスタＱ３のベース電流の
みによりバイアスされている。ダイオードＤ１の電流は
ダイオードＤ２の電流より小さいので、トランジスタＱ
３のベース電圧はトランジスタＱ４のベース電圧よりか
なり高い。従って、トランジスタＱ３により電流源１４
の全ての電流Ｉc1が得られる。
には電流が流れない。電流供給源１２の全ての電流Ｉ
int はトランジスタＱ２とダイオードＤ２の中を流れ
る。ダイオードＤ１はトランジスタＱ３のベース電流の
みによりバイアスされている。ダイオードＤ１の電流は
ダイオードＤ２の電流より小さいので、トランジスタＱ
３のベース電圧はトランジスタＱ４のベース電圧よりか
なり高い。従って、トランジスタＱ３により電流源１４
の全ての電流Ｉc1が得られる。
【００１９】図３の回路は、電圧Ｖinが電圧Ｖb 未満の
時電圧Ｖinに関係のないこの状態に保たれる。これによ
り限界値Ｉc1に等しい一定の電流Ｉc に対応した図２ｂ
の特性の水平部分が与えられる。
時電圧Ｖinに関係のないこの状態に保たれる。これによ
り限界値Ｉc1に等しい一定の電流Ｉc に対応した図２ｂ
の特性の水平部分が与えられる。
【００２０】電圧Ｖinが電圧Ｖb を越える時、Ｒを抵抗
１０の値とすれば（Ｖin−Ｖb ）／Ｒに等しい電流ｉが
得られる。次に電流ｉではダイオードＤ１を通って流
れ、電流Ｉint −ｉはダイオードＤ２を通って流れる。
ダイオードＤ２の電流が減少するにも拘らずダイオード
Ｄ１の電流は増加する。従って、トランジスタＱ４のベ
ース電圧が増加するにも拘らずトランジスタＱ３のベー
ス電圧は減少する。電流源１４の電流Ｉc1の増加部分は
電流Ｉc を減少するトランジスタＱ４を通り流れる。
１０の値とすれば（Ｖin−Ｖb ）／Ｒに等しい電流ｉが
得られる。次に電流ｉではダイオードＤ１を通って流
れ、電流Ｉint −ｉはダイオードＤ２を通って流れる。
ダイオードＤ２の電流が減少するにも拘らずダイオード
Ｄ１の電流は増加する。従って、トランジスタＱ４のベ
ース電圧が増加するにも拘らずトランジスタＱ３のベー
ス電圧は減少する。電流源１４の電流Ｉc1の増加部分は
電流Ｉc を減少するトランジスタＱ４を通り流れる。
【００２１】電圧Ｖinが十分高く電流源１２の全ての電
流Ｉint がトランジスタＱ１を通って流れる時、ダイオ
ードＤ１により電流Ｉint が導かれ、ダイオードＤ２に
よりトランジスタＱ４のバイアス電流が導かれる。トラ
ンジスタＱ４により電流源１４の全ての電流Ｉc1が得ら
れ、電圧Ｖinが増加を続けても電流Ｉc はゼロである。
流Ｉint がトランジスタＱ１を通って流れる時、ダイオ
ードＤ１により電流Ｉint が導かれ、ダイオードＤ２に
よりトランジスタＱ４のバイアス電流が導かれる。トラ
ンジスタＱ４により電流源１４の全ての電流Ｉc1が得ら
れ、電圧Ｖinが増加を続けても電流Ｉc はゼロである。
【００２２】差動段Ｑ３，Ｑ４をダイオードＤ１，Ｄ２
の接続により、トランジスタＱ１のコレクタ電流がＶin
＝Ｖb に対しゼロになる瞬間と、トランジスタＱ２のコ
レクタ電流がＶin＝Ｖb ＋ＲＩint に対しゼロになる瞬
間の間の過渡特性は直線になる。このように、図３の回
路により減少が直線になり、次にゼロとなり図２ｂの特
性の部分が与えられる。
の接続により、トランジスタＱ１のコレクタ電流がＶin
＝Ｖb に対しゼロになる瞬間と、トランジスタＱ２のコ
レクタ電流がＶin＝Ｖb ＋ＲＩint に対しゼロになる瞬
間の間の過渡特性は直線になる。このように、図３の回
路により減少が直線になり、次にゼロとなり図２ｂの特
性の部分が与えられる。
【００２３】他の実施態様では、ダイオードＤ１及びＤ
２は抵抗に置き換えることができる。しかし、トランジ
スタＱ３とＱ４の一方のみが導通になる時と、トランジ
スタＱ３とＱ４の両方が導通になる時の間、即ち図２ｂ
の特性の減少部分の開始と終了を定める値Ｖb とＶint
の間の過渡特性を定めることは難しい。
２は抵抗に置き換えることができる。しかし、トランジ
スタＱ３とＱ４の一方のみが導通になる時と、トランジ
スタＱ３とＱ４の両方が導通になる時の間、即ち図２ｂ
の特性の減少部分の開始と終了を定める値Ｖb とＶint
の間の過渡特性を定めることは難しい。
【００２４】ダイオードＤ３は任意に選択することがで
きる。ダイオードＤ３は、電源供給の除去比を増加する
ことにも、トランジスタＱ３及びＱ４のベース電圧を減
少することにも使用でき、トランジスタＱ３のコレクタ
により必要があればトランジスタＱ３を飽和することな
く電圧Ｖccに接続された電流ミラーの入力が制御され
る。
きる。ダイオードＤ３は、電源供給の除去比を増加する
ことにも、トランジスタＱ３及びＱ４のベース電圧を減
少することにも使用でき、トランジスタＱ３のコレクタ
により必要があればトランジスタＱ３を飽和することな
く電圧Ｖccに接続された電流ミラーの入力が制御され
る。
【００２５】当業者には明らかであるが、種々の修正を
前述の開示された良好な実施態様に行うことができる。
例えば、ダイオードＤ１及びＤ２は抵抗、即ち他の抵抗
要素に置き換えることができ、差動段Ｑ３及びＱ４は特
性の減少部分を得るように適用することができる。更
に、トランジスタＱ１からＱ４はＭＯＳ，ＣＭＯＳ又は
ＢＩＣＭＯＳ技術を用いて実現できる。
前述の開示された良好な実施態様に行うことができる。
例えば、ダイオードＤ１及びＤ２は抵抗、即ち他の抵抗
要素に置き換えることができ、差動段Ｑ３及びＱ４は特
性の減少部分を得るように適用することができる。更
に、トランジスタＱ１からＱ４はＭＯＳ，ＣＭＯＳ又は
ＢＩＣＭＯＳ技術を用いて実現できる。
【００２６】当業者が理解できるように、テレビジョン
装置のようなビデオ装置に本発明による回路を含むこと
ができる。図４は、ＶＨＦ／ＵＨＦチューナー２２と、
中間周波（ＩＦ）増幅器２４と、映像検出器２６と、映
像増幅器２８を含むテレビジョン装置のブロック図を示
している。テレビジョン装置２０には更に音声ＩＦ増幅
器３と、周波数変調（ＦＭ）検出器３２と、音声増幅器
３４と、音声出力回路３６と、スピーカ３８も含まれて
いる。前述の回路は良く知られている；該回路は周知の
従来の回路により与えられており、それらの多くは他の
装置にも取り入れられている。図４は、更に輝度（Ｙ）
信号とクロミナンス（ＵＶ）信号の形で映像増幅器２８
から信号ＶＩＤＥＯ ＩＮを受け、陰極線管又はフラッ
トパネルディスプレイの様な表示装置４２に信号ＶＩＤ
ＥＯ ＯＵＴを与える映像出力回路４０も示している。
装置のようなビデオ装置に本発明による回路を含むこと
ができる。図４は、ＶＨＦ／ＵＨＦチューナー２２と、
中間周波（ＩＦ）増幅器２４と、映像検出器２６と、映
像増幅器２８を含むテレビジョン装置のブロック図を示
している。テレビジョン装置２０には更に音声ＩＦ増幅
器３と、周波数変調（ＦＭ）検出器３２と、音声増幅器
３４と、音声出力回路３６と、スピーカ３８も含まれて
いる。前述の回路は良く知られている；該回路は周知の
従来の回路により与えられており、それらの多くは他の
装置にも取り入れられている。図４は、更に輝度（Ｙ）
信号とクロミナンス（ＵＶ）信号の形で映像増幅器２８
から信号ＶＩＤＥＯ ＩＮを受け、陰極線管又はフラッ
トパネルディスプレイの様な表示装置４２に信号ＶＩＤ
ＥＯ ＯＵＴを与える映像出力回路４０も示している。
【００２７】図５は、本発明によれば映像出力回路４０
が通常映像信号の輝度信号Ｙinの上で動作するコアリン
グ閾値調整回路４６と、ピーク回路４４を含む映像出力
回路４０を示している。ピーク回路４４は表示装置４２
の上で表示される輝度信号Ｙinと対称の強調された輪郭
を受ける。ピーク回路４４には、コアリング閾値より大
きい振幅を有する信号Ｙinの部分を信号Ｙout として送
信する（図示していない）従来のコアリング回路が含ま
れている。本発明によれば、映像出力回路４０には更に
信号Ｙinの振幅の関数としてコアリング閾値を調整する
コアリング閾値調整回路４６が含まれている。図３は該
コアリング閾値調整回路４６の例を示している。
が通常映像信号の輝度信号Ｙinの上で動作するコアリン
グ閾値調整回路４６と、ピーク回路４４を含む映像出力
回路４０を示している。ピーク回路４４は表示装置４２
の上で表示される輝度信号Ｙinと対称の強調された輪郭
を受ける。ピーク回路４４には、コアリング閾値より大
きい振幅を有する信号Ｙinの部分を信号Ｙout として送
信する（図示していない）従来のコアリング回路が含ま
れている。本発明によれば、映像出力回路４０には更に
信号Ｙinの振幅の関数としてコアリング閾値を調整する
コアリング閾値調整回路４６が含まれている。図３は該
コアリング閾値調整回路４６の例を示している。
【００２８】コアリング閾値調整回路４６は、信号Ｙin
の振幅が一番目の電圧レベル以下である時、コアリング
閾値が一番目のコアリング閾値を有するようにコアリン
グ閾値を調整する。コアリング閾値は信号Ｙinの振幅が
二番目の電圧レベル以上の時；二番目の電圧レベルが一
番目の電圧レベルを越える時、二番目のコアリング閾値
を有する。コアリング閾値は信号Ｙinの振幅が一番目と
二番目の電圧レベルの間にある時、一番目と二番目のコ
アリング閾値の間の三番目のコアリング閾値を有してい
る。更に、三番目のコアリング閾値は、信号Ｙinの振幅
が一番目と二番目の電圧レベルの間で変化するように直
線的に変化する。
の振幅が一番目の電圧レベル以下である時、コアリング
閾値が一番目のコアリング閾値を有するようにコアリン
グ閾値を調整する。コアリング閾値は信号Ｙinの振幅が
二番目の電圧レベル以上の時；二番目の電圧レベルが一
番目の電圧レベルを越える時、二番目のコアリング閾値
を有する。コアリング閾値は信号Ｙinの振幅が一番目と
二番目の電圧レベルの間にある時、一番目と二番目のコ
アリング閾値の間の三番目のコアリング閾値を有してい
る。更に、三番目のコアリング閾値は、信号Ｙinの振幅
が一番目と二番目の電圧レベルの間で変化するように直
線的に変化する。
【００２９】当業者が理解できるように、テレビジョン
装置２０の一番目の他の実施態様は音声／映像モニタを
表している。この一番目の他の実施態様には映像増幅器
２８と、音声増幅器３４と、音声出力回路３６と、スピ
ーカ３８と、映像出力回路４０と、表示装置４２が含ま
れている。映像出力回路４０には前述の様にコアリング
閾値調整回路４６が含まれている。ＶＨＦ／ＵＨＦチュ
ーナー２２と、ＩＦ増幅器２４と、映像検出器２６と、
音声ＩＦ増幅器３０と、ＦＭ検出器３２は任意であり、
一番目の他の実施態様には必ずしも必要でない。
装置２０の一番目の他の実施態様は音声／映像モニタを
表している。この一番目の他の実施態様には映像増幅器
２８と、音声増幅器３４と、音声出力回路３６と、スピ
ーカ３８と、映像出力回路４０と、表示装置４２が含ま
れている。映像出力回路４０には前述の様にコアリング
閾値調整回路４６が含まれている。ＶＨＦ／ＵＨＦチュ
ーナー２２と、ＩＦ増幅器２４と、映像検出器２６と、
音声ＩＦ増幅器３０と、ＦＭ検出器３２は任意であり、
一番目の他の実施態様には必ずしも必要でない。
【００３０】二番目の他の実施態様において、テレビジ
ョン装置２０は映像モニタを表している。該二番目の他
の実施態様には映像増幅器２８と、映像出力回路４０
と、表示装置４２が含まれている。映像出力回路４０に
は、前述の様にコアリング閾値調整回路４６が含まれて
いる。音声増幅器３４と、音声出力器３６と、スピーカ
３８と、前述の音声／映像モニタの任意の要素は任意で
あり、二番目の他の実施態様には必ずしも必要でない。
ョン装置２０は映像モニタを表している。該二番目の他
の実施態様には映像増幅器２８と、映像出力回路４０
と、表示装置４２が含まれている。映像出力回路４０に
は、前述の様にコアリング閾値調整回路４６が含まれて
いる。音声増幅器３４と、音声出力器３６と、スピーカ
３８と、前述の音声／映像モニタの任意の要素は任意で
あり、二番目の他の実施態様には必ずしも必要でない。
【００３１】本発明はコアリング回路に関して記載した
が、一定の最大振幅を有し、入力信号がゼロから増加す
る時ゼロの値まで減少する部分が後置される信号を与え
ることが要求されるあらゆる場合に適用することができ
る。更に、当業者に理解できるように実施が容易である
ので、本発明による回路は半導体基板の上に容易に集積
できる。
が、一定の最大振幅を有し、入力信号がゼロから増加す
る時ゼロの値まで減少する部分が後置される信号を与え
ることが要求されるあらゆる場合に適用することができ
る。更に、当業者に理解できるように実施が容易である
ので、本発明による回路は半導体基板の上に容易に集積
できる。
【００３２】本発明の少なくとも１つの実施態様を図に
基づき記載したが、種々の変更、修正及び改善を当業者
は容易に行うことができる。この種の変更、修正及び改
善は本発明の内容及び範囲内である。従って、前述の記
載は一例でありこれにより制限されない。
基づき記載したが、種々の変更、修正及び改善を当業者
は容易に行うことができる。この種の変更、修正及び改
善は本発明の内容及び範囲内である。従って、前述の記
載は一例でありこれにより制限されない。
【図１ａ】コアリング特性の伝達特性を示す図である。
【図１ｂ】一定のコアリング値の特性を示す図である。
【図２ａ】テレビジョン分野の標準により勧告されたコ
アリング回路の伝達特性を示す図である。
アリング回路の伝達特性を示す図である。
【図２ｂ】テレビジョン分野の標準により勧告されたコ
アリング値の修正の特性を示す図である。
アリング値の修正の特性を示す図である。
【図３】図２ｂの特性を達成するための本発明による回
路の実施例を示す図である。
路の実施例を示す図である。
【図４】本発明によるテレビジョン装置のブロック図で
ある。
ある。
【図５】図４のブロック図の詳細を示す図である。
１０ 抵抗 １２ 電流源 １４ 電流源 ２０ テレビジョン装置 ２２ ＶＨＦ／ＵＨＦチューナー ２４ 中間周波（ＩＦ）増幅器 ２６ 映像検出器 ２８ 映像増幅器 ３０ 音声ＩＦ増幅器 ３２ 周波数変調（ＦＭ）検出器 ３４ 音声増幅器 ３６ 音声出力回路 ３８ スピーカ ４０ 映像出力回路 ４２ 表示装置 ４４ ピーク回路 ４６ コアリング閾値調整回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03G 5/00 - 11/08 H04N 1/409 H04N 5/20
Claims (3)
- 【請求項１】 入力電圧（Ｖｉｎ）がゼロから増加する
とき、一定の最大振幅とそれに続く一定のゼロ値まで減
少する減少部分とを出力する出力信号を提供する回路に
おいて、 第１及び第２の枝（Ｑ１，Ｑ２）を有する非対称な差動
段を有し、第１の枝は入力電圧により制御され、第２の
枝は減少部分の開始電圧に対応するブレーク点電圧（Ｖ
ｂ）により制御され、前記非対称差動段の電流は、入力
電圧が前記ブレーク点電圧より低いときは全電流が第２
の枝に流れ、入力電圧が前記ブレーク点電圧より高くな
ると第１の枝にも順次流れ、 前記非対称差動段の電流を前記減少部分の終端の電流に
対応して確立する第１電流源（１２）を具備し、 第１及び第２の枝（Ｑ３，Ｑ４）を有する対称な差動段
を有し、該第１の枝は前記非対称差動段の第１の枝によ
り制御されて出力信号を提供し、前記対称差動段の第２
の枝は前記非対称差動段の第２の枝により制御され、 前記対称差動段の電流を前記最大振幅に対応する値に設
定する手段（１４）がもうけられることを特徴とする、
信号のコアリング閾値を調整する回路。 - 【請求項２】 前記非対称の差動段が一番目と二番目の
トランジスタを備え、前記一番目のトランジスタ（Ｑ
２）が高利得の枝に関連があり、二番目の負荷と前記一
番目の電流源（１２）の間に接続されており、前記二番
目のトランジスタ（Ｑ１）が低利得の枝に関連があり、
抵抗（１０）を通して前記一番目の電流源に接続され、
更に一番目の負荷に接続されていることを特徴とする請
求項１に記載の回路。 - 【請求項３】 一番目と二番目の負荷がダイオード（Ｄ
１，Ｄ２）を備え、前記対称な差動段が該対称の差動段
の電流を供給する二番目の電流源（１４）に対称に接続
されている三番目と四番目のトランジスタ（Ｑ３，Ｑ
４）を備えていることを特徴とする請求項１に記載の回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9500604 | 1995-01-13 | ||
| FR9500604A FR2729525B1 (fr) | 1995-01-13 | 1995-01-13 | Circuit de reglage du seuil de suppression d'un signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274563A JPH08274563A (ja) | 1996-10-18 |
| JP2973910B2 true JP2973910B2 (ja) | 1999-11-08 |
Family
ID=9475300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8019310A Expired - Lifetime JP2973910B2 (ja) | 1995-01-13 | 1996-01-11 | 信号のコアリング閾値を調整する回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5815011A (ja) |
| EP (1) | EP0722217B1 (ja) |
| JP (1) | JP2973910B2 (ja) |
| KR (1) | KR100203785B1 (ja) |
| DE (1) | DE69614416D1 (ja) |
| FR (1) | FR2729525B1 (ja) |
| SG (1) | SG49588A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69842015D1 (de) * | 1997-12-04 | 2011-01-05 | Victor Company Of Japan | Verfahren und Vorrichtung zur Verarbeitung von Videosignalen |
| WO2005101658A1 (en) * | 2004-04-15 | 2005-10-27 | Koninklijke Philips Electronics N.V. | Analogue non-linear dynamic filter |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3715477A (en) * | 1971-03-11 | 1973-02-06 | Rca Corp | Video signal noise-limiting apparatus |
| US3789133A (en) * | 1971-10-26 | 1974-01-29 | Commercial Electronics Inc | Television camera aperture correction system |
| JPS5625815B2 (ja) * | 1974-02-14 | 1981-06-15 | ||
| US4009334A (en) * | 1976-03-17 | 1977-02-22 | Eastman Kodak Company | Video noise reduction circuit |
| US4295160A (en) * | 1979-05-11 | 1981-10-13 | Rca Corporation | Signal processing circuit having a non-linear transfer function |
| US4408133A (en) * | 1981-03-30 | 1983-10-04 | Gte Laboratories Incorporated | Comparator circuit with improved reliability and/or speed |
| US4437123A (en) * | 1982-04-30 | 1984-03-13 | Rca Corporation | Dynamically controlled horizontal peaking system |
| US4571511A (en) * | 1983-06-27 | 1986-02-18 | Rca Corporation | Noise reduction system |
| US4520396A (en) * | 1983-07-25 | 1985-05-28 | Rca Corporation | FM video transmission system having coring and coring compensation for reducing effects of triangular noise |
| US4536796A (en) * | 1983-08-23 | 1985-08-20 | Rca Corporation | Non-linear dynamic coring circuit for video signals |
| DE3789209T2 (de) * | 1986-12-15 | 1994-09-01 | Philips Electronics Na | Vorrichtung zur Verarbeitung eines Fernsehsignals mit Steigzeitnormalisierung und Rauschminderung. |
| US4899221A (en) * | 1986-12-15 | 1990-02-06 | North American Philips Consumer Electronics Corp. | Television signal processing apparatus including rise time normalization and noise reduction |
| US4939478A (en) * | 1988-02-05 | 1990-07-03 | Siemens Aktiengesellschaft | Asymmetrical differential amplifier as level converter |
| JP2543567B2 (ja) * | 1988-04-07 | 1996-10-16 | 株式会社日立製作所 | ダイナミックノイズリダクション回路及びこれを用いたテレビジョン受信機 |
| JPH0771296B2 (ja) * | 1989-03-20 | 1995-07-31 | 松下電器産業株式会社 | 動きベクトル検出装置 |
| EP0490016B1 (en) * | 1990-12-12 | 1995-08-09 | STMicroelectronics S.r.l. | Integrated circuit for generating a temperature independent current proportional to the voltage difference between a signal and a reference voltage |
| JPH0799861B2 (ja) * | 1991-02-28 | 1995-10-25 | 松下電器産業株式会社 | 階調補正回路 |
| KR930009702B1 (ko) * | 1991-04-17 | 1993-10-08 | 삼성전자 주식회사 | 외부 바이어스를 이용한 광대역 선형 이득 조절증폭기 |
| JP2836452B2 (ja) * | 1993-07-14 | 1998-12-14 | 日本電気株式会社 | 対数増幅回路 |
| US5467145A (en) * | 1994-10-26 | 1995-11-14 | Samsung Electronics Co., Ltd. | Circuitry for enhancing detail in color video signals |
-
1995
- 1995-01-13 FR FR9500604A patent/FR2729525B1/fr not_active Expired - Fee Related
-
1996
- 1996-01-05 KR KR1019960000114A patent/KR100203785B1/ko not_active IP Right Cessation
- 1996-01-10 DE DE69614416T patent/DE69614416D1/de not_active Expired - Lifetime
- 1996-01-10 US US08/587,328 patent/US5815011A/en not_active Expired - Lifetime
- 1996-01-10 EP EP96410005A patent/EP0722217B1/fr not_active Expired - Lifetime
- 1996-01-11 JP JP8019310A patent/JP2973910B2/ja not_active Expired - Lifetime
- 1996-01-12 SG SG1996000176A patent/SG49588A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US5815011A (en) | 1998-09-29 |
| SG49588A1 (en) | 1998-06-15 |
| JPH08274563A (ja) | 1996-10-18 |
| FR2729525B1 (fr) | 1997-06-06 |
| EP0722217A1 (fr) | 1996-07-17 |
| EP0722217B1 (fr) | 2001-08-16 |
| DE69614416D1 (de) | 2001-09-20 |
| FR2729525A1 (fr) | 1996-07-19 |
| KR100203785B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4549214A (en) | Video signal DC restoration circuit | |
| US6937294B1 (en) | Multiplexed video signal interface signal, system and method | |
| NZ196875A (en) | Gain controlled amplifier:gain control current varies load impedance at collector of amplifying transistor | |
| JPH0642728B2 (ja) | 信号処理装置 | |
| JP2973910B2 (ja) | 信号のコアリング閾値を調整する回路 | |
| EP0074081B1 (en) | Signal processing unit | |
| US6369527B1 (en) | Vertical blanking circuit and bias clamp boost supply | |
| US5767662A (en) | Amplifier having single-ended input and differential output and method for amplifying a signal | |
| US6175275B1 (en) | Preamplifier with an adjustable bandwidth | |
| US4599655A (en) | Kinescope driver with high frequency compensation | |
| EP1250754B1 (en) | Non-linear signal processor | |
| JP2002509398A (ja) | 表示器駆動装置 | |
| JP3358747B2 (ja) | 映像出力装置 | |
| JP2940768B2 (ja) | 非線形変換回路 | |
| JPH06105961B2 (ja) | 増幅回路 | |
| JPH0419750B2 (ja) | ||
| KR790001792B1 (ko) | 제어가능 이득신호 증폭기 | |
| KR830000542B1 (ko) | 이득 제어회로 | |
| JPH04196770A (ja) | ガンマ補正回路 | |
| JPH0131833B2 (ja) | ||
| JPH04354408A (ja) | 電流極性変換回路 | |
| JPS6336715B2 (ja) | ||
| JPH08168036A (ja) | 白ピーク制御回路 | |
| JPH0530326B2 (ja) | ||
| JPH04342305A (ja) | 利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |