KR830000542B1 - 이득 제어회로 - Google Patents

이득 제어회로 Download PDF

Info

Publication number
KR830000542B1
KR830000542B1 KR1019790004083A KR790004083A KR830000542B1 KR 830000542 B1 KR830000542 B1 KR 830000542B1 KR 1019790004083 A KR1019790004083 A KR 1019790004083A KR 790004083 A KR790004083 A KR 790004083A KR 830000542 B1 KR830000542 B1 KR 830000542B1
Authority
KR
South Korea
Prior art keywords
constant current
transistors
transistor
signal
current source
Prior art date
Application number
KR1019790004083A
Other languages
English (en)
Inventor
이무라쯔도무 니
쿄오이찌 무라가미
아끼라 야마고시
Original Assignee
이와마 가즈오
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이와마 가즈오, 소니 가부시끼 가이샤 filed Critical 이와마 가즈오
Priority to KR1019790004083A priority Critical patent/KR830000542B1/ko
Application granted granted Critical
Publication of KR830000542B1 publication Critical patent/KR830000542B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

내용 없음.

Description

이득 제어회로
제1도는 종래의 이득 제어회로의 접속도.
제2도는 본 발명의 한 실시예의 접속도.
제3도는 제2도의 일부 접속도.
제4도는 본 발명을 칼라 텔레비젼 수상기의 색 신호계 회로에 적용한 경우의 구성을 나타내는 접속도.
본 발명은 이득 제어회로에 관한 것이다.
제1도에는 종래의 이득 제어회로가 도시된다. 전압원(1)으로 바이어스되는 트랜지스터(2) 및 (3)의 베이스에 입력신호전압원(4)이 접속되어 있고 트랜지스터(2) 및 (3)의 서로의 에미터는 각각 저항 RE를 통하여 공통으로 접속되고 이 공통접속점에 2I1의 정전류를 흐르게 하는 정전류원(5)이 접속된다.
이 트랜지스터(2) 및 (3)의 콜렉터에 신호전류가 발생한다. 트랜지스터(2) 및 (3)의 콜렉터는 각각 트랜지스터(6) 및 (7)에 에미터에 접속되고 트랜지스터(6) 및 (7)의 콜렉터는 전원단자(+Vcc)와 접속되고 양자의 베이스에 공통전압원(8)이 접속된다. 이와 동시에 서로의 에미터가 공통접속되고 에미터 공통접속점에 2I2의 정전류원(9)이 접속된 트랜지스터(10) 및 (11)의 베이스가 각각 트랜지스터(2) 및 (3)의 콜렉터에 접속되어 있다.
이러한 구성에 의하면 트랜지스터(6) 및 (10)의 베이스. 에미터간 전압강하의 합과 트랜지스터(7) 및 (11)의 베이스. 에미터간 전압강하의 합이 동일한 관계에 있으므로 트랜지스터(11)의 콜렉터에 부하저항 RL을 접속하여 출력단자(12)를 끌어낼 때 출력전압 V0
Figure kpo00001
가 된다. 단 re는 트랜지스터(2) 및 (3)의 에미터 저항을 표시하고
Figure kpo00002
이다. 여기서 (q : 전자의 저항, K : 볼츠만정수, T : 절대온도)이다. 위의 식에서 명백한 바와 같이 정전류원(5) 및 (9)를 제어하여 정전류 I1또는 I2의 값을 바꾸므로서 이득제어를 행할 수가 있다. 통상적으로 출력전압 V0의 직류 전위가 변화하는 것을 피하기 위하여 정전류 I1을 바꾸어서 이득제어를 행하고 있다.
이러한 종래의 이득 제어회로는 입력신호 전압을 신호전류로 변화하기 위하여 트랜지스터(2) 및 (3)으로 구성되는 차동 증폭기를 사용하고 있다. 따라서 전압원(1)으로 표시되는 바이어스 회로(통상은 저항분할회로로 실시된다)가 필요하다. 이 때문에 회로가 복잡해질 뿐만 아니라 전원전압을 유효하게 이용할 수 없고 동적 영역을 확보하기 위하여는 전원전압을 높이지 않으면 안되는 등의 문제점이 있었다. 또 에미터저항 Ve는 정전류 I1을 작게 하면 커지므로 정전류 I1을 작게하여 이득을 크게 하려는 경우에 이득을 높이기가 어려워지는 문제점이 있다.
본 발명의 목적은 종래의 이득 제어회로가 가지는 상술된 문제점을 해결하는 이득 제어회로를 제공하는 것이다.
이하 본 발명의 한 실시예에 대하여 제2도를 참조하여 설명한다. 제2도에 있어서 (13)은 2I3인 정전류를 발생하는 제1의 정전류원을 표시하고 전원단자와 접지사이에 정전류원(13)과 제1다이오드(14)와 제2다이오드(15)와 전압원(16)이 직렬로 삽입된다. 또 정전류원(13)에 대하여 제3다이오드(17)를 통하여 제1트랜지스터(18)의 콜렉터가 접속된다.
이 트랜지스터(18)의 베이스와 에미터 사이에 다이오드(15)가 삽입된다. 다이오드(14)(15)(17)로서는 콜렉터 전극과 베이스 전극이 서로 접속된 트랜지스터가 사용된다. 또 다이오드(14) 및 (15)의 접속점에 저항 R1과 콘덴서를 통하여 신호전스원(4)이 접속됨과 동시에 이 접속점에 제2트랜지스터(19)의 베이스가 접속된다. 제3트랜지스터(20)의 베압스가 다이오드(17) 및 트랜지스터(18)의 콜렉터 접속점과 접속되고 트랜지스터(19) 및 (20)의 에미터 공통 접속점과 접지사이에 2I4인 정전류를 발생시키는 제2정전류원(21)이 접속된다.
트랜지스터(20)의 콜렉터에 부하 저항 RL이 접속됨과 동시에 이 콜렉터가 출력단자(12)로서 끌어내진다. 상술한 전압원(16)은 정전류원(21)을 구성하는 트랜지스터를 동작시키는 바이어스 전압원이고, 한개이상의 다이오드의 직렬회로를 가지고 실현된다. 정전류원(13) 및 (21)로서 비교적 큰 값의 저항을 사용하도록 하여도 좋다. 또 상술한 다이오드(14),(15),(17) 및 트랜지스터(18)(19)(20)의 에미터 영역의 면적이 예를들면 동일한 것이 되도록 이들의 소자가 공통의 반도체 웨이퍼상에 직접회로화 되어 있다.
신호전압 Vi는 저항기 R1과 신호원측에서 본 입력 임피던스 Zi를 가지고 신호전류에 변화된 후 다이오드(14) 및 (15)의 접속점에 공급된다. 이때 다이오드(14) 및 (17)에는 도시하는 바와 같이 차동신호 전류
Figure kpo00003
Figure kpo00004
가 공급된다.
이와 같이 차동신호전류가 발생하는 것을 제3도를 참조하여 설명한다.
신호전류 iS가 가해지지 않은 상태에서는 다이오드(14) 및 (15)의 직렬회로와 다이오드(17) 및 트랜지스터(18)의 직렬회로에 각각 동일하게 I3인 전류가 흐른다. 이제 신호전류 iS가 가해진 때에는 다이오드(14)를 통하는 전류가 (I3-i1)로 변화한다고 가정하자. 이때 다이오드(15)를 통하여 흐르는 전류는 키르키호프의 법칙에서 (I3-i1+iS)가 된다. 따라서 트랜지스터(18)를 흐르는 전류는 이 전류와 동일하게 (I3-i1+iS)가 되고 다이오드(17)에 흐르는 전류도 동일해진다. 따라서
(I3-i1)+(I3-i1+iS)=2I3
Figure kpo00005
가 되고 제2도에 도시하는 바와 같이 다이오드(14) 및 (17)의 각각에
Figure kpo00006
Figure kpo00007
의 차동신호 전류가 흐르는 것이다. 이와 같이 하면 종래의 신호 변환회로와 다르고 원리적으로 왜곡이 없는 차동신호 전류를 발생할 수가 있다.
다이오드(14) 및 트랜지스터(19)의 베이스 에미터간 전압강하를 각각 VBE14및 VBE19로 하고, 다이오드(17) 및 트랜지스터(20)의 베이스 에미터 간전압강하를 각각 VBE17및 VBE20으로 하면
(VBE14+VBE19)=(VBE17+VBE20)
의 관계가 성립한다. 또 신호전류 iS에 의하여 트랜지스터(19) 및(20)의 콜렉터 전류가 (I4+iX) 및 (I4-IX)에 변환한 것이라고 가정하면 상기 각 전압은
Figure kpo00008
단 IS는 역포화 전류이다. 따라서 상술한 전압관계에서
Figure kpo00009
출력 신호전압 V0(직류분을 함유하지 않음)는
Figure kpo00010
가 된다. 또 신호전류 공급단을 저항 R1측에서 본 입력임피던스 Zi
Figure kpo00011
여기서 (I3》i)로 하므로서
Figure kpo00012
가 된다.
Figure kpo00013
상기 식에서 명백한 바와 같이 정전류 I3또는 I4의 적어도 한쪽을 가변으로 하므로서 이득 제어를 행할 수가 있다.
상술한 본 발명에 의하면 제1도에 도시된 종래의 이들 제어회로처럼 차동 증폭기에 의하여 신호전압을 신호전류에 변화하는 것이 아니므로 바이어스 전압원이 필요없다.
본 발명에 있어서의 전압원(16)은 정전류원(21)을 동작시키기 위한 것이므로 다이오드 한개어 전압강하(VBE)의 크기면 된다. 따라서 회로 구성의 간단화를 도모할 수가 있음과 동시에 전원전압(+Vcc)이 낮도록 양호한 이득제어가 가능하다. 동시에 신호를 전류로 하여 처리하고 있으므로 동적 영역을 크게 취할 수가 있고 주파수 특성을 양호하게 할 수가 있다. 또 종래의 이득 제어회로와 본 발명의 출력전압 V0에 관한 식을 비교하면 이해할 수 있듯이 에미터 저항(re)이 이득제어에 미치는 영향을 작게 할 수 있어서 이득을 높이기 쉽다. 이와 더불어 자동신호 전류를 원리적으로 왜곡이 없어 발생할 수 있는 잇점도 있다. 제4도는 상술한 본 발명을 칼라 텔레비젼 수상기의 색신호계 회로에 적용한 경우의 한예를 도시한다. 이 경우 입력신호 전압원(4)은 반송색신호원이 된다. 다이오드(16')는 전압원(16)을 구성하는 것이다. 이 예로는 정전류원(21)을 고정하여 두고 정전류원(13)을 Acc신호에 의하여 제어하므로서 트랜지스터(19) 및 (20)의 콜렉터의 각각과 에미터가 접속되고 공통의 바이어스 전압원(24)이 베이스에 접속되는 트랜지스터(22) 및 (23)이 배치되고 이 트랜지스터(22) 및 (23)의 에미터와 각각 베이스가 접속된 한쌍의 트랜지스터(25) 및 (26)으로 구성되는 차동증폭기가 설치된다. 그리고 트랜지스터(19) 및 (20)의 각각의 콜렉터와 접지간에 정전류원(27a) 및 (27b)(한 개의 다이오드와 두 개의 트랜지스터로 실현할 수 있다)가 삽입되고 트랜지스터(25) 및 (26)의 에미터 공통접속점과 접지 사이에 정전류원(28)이 삽입된다.
정전류원(27a) 및 (27b)에 의한 정전류를 가변 저항기에 의하여 같은 방향으로 가변하므로서 영상제어를 하고 정전류원(28)에 의한 정전류를 가변하므로서 칼라제어를 행하도록 하고 있다. 이 경우 정전류원(27a) (27b)에 의한 정전류를 크게 하면 이득이 작아지고 또 정전류원(28)에 의한 정전류를 크게하면 이득이 커진다. 이와 같이 본 발명을 색신호계회로에 적용하였을 때에 상술한 바와 같은 작용효과를 나타낸다는 것은 물론이다.

Claims (1)

  1. 제1정전류원 또는 제2정전류원의 적어도 한쪽을 가변하므로써 제2트랜지스터 혹은 제3트랜지스터의 콜렉터중 적어도 한쪽에서 이득 제어된 출력신호를 얻게하기 위하여, 제1정전류원에 접속된 제1 및 제2다이오드 소자와 전압원과의 직렬회로와, 상기 제2다이오드 소자가 그 베이스-에미터간에 접속되고 또 그 콜렉터에는 제3다이오드 소자를 통하여 상기 제1정전류원이 접속된 제1트랜지스터와, 상기 제1 및 제2다이오드 소자의 접속점에서 끌어내진 신호전류 공급단과, 상기 제1 및 제2다이오드 소자의 접속점과 상기 제1트랜지스터의 콜렉터 및 제3다이오드 소자의 접속점에 각각의 베이스가 접속된 제2 및 제3트랜지스터의 에미터 공통접속점에 제2정전류원이 접속되어 이루어지는 차동증폭기를 구비한 것을 특징으로 하는 이득 제어회로.
KR1019790004083A 1979-11-21 1979-11-21 이득 제어회로 KR830000542B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019790004083A KR830000542B1 (ko) 1979-11-21 1979-11-21 이득 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019790004083A KR830000542B1 (ko) 1979-11-21 1979-11-21 이득 제어회로

Publications (1)

Publication Number Publication Date
KR830000542B1 true KR830000542B1 (ko) 1983-03-12

Family

ID=19213610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019790004083A KR830000542B1 (ko) 1979-11-21 1979-11-21 이득 제어회로

Country Status (1)

Country Link
KR (1) KR830000542B1 (ko)

Similar Documents

Publication Publication Date Title
US5883798A (en) Voltage/current conversion circuit
US4065725A (en) Gain control circuit
US4634897A (en) Comparator having a hysteresis characteristic
US3940708A (en) Gain control circuit
US4219781A (en) Transistor amplifier circuit
US5343034A (en) Bias circuit for photodiode having level shift circuitry
US3900790A (en) Constant current circuit
US4139824A (en) Gain control circuit
JP3162732B2 (ja) 増幅回路
US4237426A (en) Transistor amplifier
US5130567A (en) Bipolar transistor arrangement with distortion compensation
US4369411A (en) Circuit for converting single-ended input signals to a pair of differential output signals
US4446385A (en) Voltage comparator with a wide common mode input voltage range
KR920008785B1 (ko) 직류신호 변환용 회로
KR830000542B1 (ko) 이득 제어회로
US5155429A (en) Threshold voltage generating circuit
US5534813A (en) Anti-logarithmic converter with temperature compensation
US4517508A (en) Variable impedance circuit
US4983863A (en) Logarithmic amplification circuit for obtaining output voltage corresponding to difference between logarithmically amplified values of two input currents
US4177416A (en) Monolithic current supplies having high output impedances
EP0110720B1 (en) Current mirror circuit
US3989997A (en) Absolute-value circuit
US4401899A (en) Current comparator circuit
US3500032A (en) Analog multiplier,divider,variable gain element
US4117391A (en) Current stabilizing circuit