JPH0530326B2 - - Google Patents
Info
- Publication number
- JPH0530326B2 JPH0530326B2 JP60044816A JP4481685A JPH0530326B2 JP H0530326 B2 JPH0530326 B2 JP H0530326B2 JP 60044816 A JP60044816 A JP 60044816A JP 4481685 A JP4481685 A JP 4481685A JP H0530326 B2 JPH0530326 B2 JP H0530326B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- variable gain
- bias
- signal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 14
- 230000008878 coupling Effects 0.000 description 12
- 238000010168 coupling process Methods 0.000 description 12
- 238000005859 coupling reaction Methods 0.000 description 12
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、可変ゲイン増幅回路用ICに係り、
特に良好な高周波広帯域特性を有する可変ゲイン
増幅回路用ICに関する。
特に良好な高周波広帯域特性を有する可変ゲイン
増幅回路用ICに関する。
CRTデイスプレイ装置の映像増幅回路などに
用いられる従来の可変ゲイン増幅回路のバイアス
制御方式は「カラーテレビ教科書上」（日本放送
協会編第128頁〜第135頁）に記載され、同第134
頁図５−６１に示されているように、輝度信号
（AC信号）を結合コンデンサC3を介して増幅回
路であるトランジスタTr2のベースに入力し、明
るさ調整の信号（バイアス調整＝VR1の信号）を
抵抗器R4を介して前記結合コンデンサC3の信号
と加算するものである。
用いられる従来の可変ゲイン増幅回路のバイアス
制御方式は「カラーテレビ教科書上」（日本放送
協会編第128頁〜第135頁）に記載され、同第134
頁図５−６１に示されているように、輝度信号
（AC信号）を結合コンデンサC3を介して増幅回
路であるトランジスタTr2のベースに入力し、明
るさ調整の信号（バイアス調整＝VR1の信号）を
抵抗器R4を介して前記結合コンデンサC3の信号
と加算するものである。
この従来の方式をブロツク図として表わすと第
４図のようになる。波形信号源１からの信号を、
可変ゲイン回路２に入力し、この可変ゲイン回路
２の出力を、結合コンデンサ１１を介して増幅回
路４に入力する。ここで、可変ゲイン回路２は、
ゲイン可変信号源５を調整することによつてゲイ
ン制御を行なう。また、増幅回路４のバイアスは
バイアス可変電圧源６と抵抗器３２を用いて制御
し、これを結合コンデンサ１１の出力信号に加算
して増幅回路４に入力する。この従来方式はゲイ
ンの制御とバイアスの制御が結合コンデンサを介
して独立して行なうものである。この方式は、家
庭用の一般テレビジヨン（映像信号は約4MHz帯）
に用いられており、出力バイアス点を任意に（ゲ
イン制御と独立に）制御できる利点がある。
４図のようになる。波形信号源１からの信号を、
可変ゲイン回路２に入力し、この可変ゲイン回路
２の出力を、結合コンデンサ１１を介して増幅回
路４に入力する。ここで、可変ゲイン回路２は、
ゲイン可変信号源５を調整することによつてゲイ
ン制御を行なう。また、増幅回路４のバイアスは
バイアス可変電圧源６と抵抗器３２を用いて制御
し、これを結合コンデンサ１１の出力信号に加算
して増幅回路４に入力する。この従来方式はゲイ
ンの制御とバイアスの制御が結合コンデンサを介
して独立して行なうものである。この方式は、家
庭用の一般テレビジヨン（映像信号は約4MHz帯）
に用いられており、出力バイアス点を任意に（ゲ
イン制御と独立に）制御できる利点がある。
しかし、この方式は結合コンデンサを必要条件
とするため、コンデンサの特性やストレーキヤバ
シタによつて周波数帯域が数10Hz〜数10MHzに限
定されてしまうという問題があつた。ここで、コ
ンデンサ結合をなくして直接結合し、ゲイン制御
とバイアス制御を行なう従来例を第５図に示す。
とするため、コンデンサの特性やストレーキヤバ
シタによつて周波数帯域が数10Hz〜数10MHzに限
定されてしまうという問題があつた。ここで、コ
ンデンサ結合をなくして直接結合し、ゲイン制御
とバイアス制御を行なう従来例を第５図に示す。
波形信号源１からの信号をコンデンサ１１を介
して可変ゲイン回路２に入力する。ここで可変ゲ
イン回路２に入力する信号のバイアス点はバイア
ス可変電圧源６と抵抗器１２を用いて制御し、更
に可変ゲイン回路２ではゲイン可変信号源５を用
いてゲイン制御も行なう。この方式は、コンデン
サ結合をなくしてゲイン制御とバイアス制御とを
直結したものであるが、ゲイン可変信号源５を調
整して可変ゲイン回路２にてゲイン制御を行なう
と増幅回路４の出力バイアス点も変化してしま
い、直流分の伝送が忠実になされない。
して可変ゲイン回路２に入力する。ここで可変ゲ
イン回路２に入力する信号のバイアス点はバイア
ス可変電圧源６と抵抗器１２を用いて制御し、更
に可変ゲイン回路２ではゲイン可変信号源５を用
いてゲイン制御も行なう。この方式は、コンデン
サ結合をなくしてゲイン制御とバイアス制御とを
直結したものであるが、ゲイン可変信号源５を調
整して可変ゲイン回路２にてゲイン制御を行なう
と増幅回路４の出力バイアス点も変化してしま
い、直流分の伝送が忠実になされない。
従つて、従来のいずれの方式を用いても100〜
200MHz程度の高周波特性を有する広帯域の増幅
回路においては、ゲイン制御とバイアス制御を独
立に行なうことができなかつた。
200MHz程度の高周波特性を有する広帯域の増幅
回路においては、ゲイン制御とバイアス制御を独
立に行なうことができなかつた。
本発明の目的は、ゲイン制御とバイアス制御と
を独立して行なうことができ、かつ良好な高周波
広帯域特性を有し、小型化可能な可変ゲイン増幅
回路用ICを提供するにある。
を独立して行なうことができ、かつ良好な高周波
広帯域特性を有し、小型化可能な可変ゲイン増幅
回路用ICを提供するにある。
本発明の特徴は、可変ゲイン制御を行なう可変
ゲイン制御回路と前記可変ゲイン制御回路の出力
に接続されたバイアス制御を行なう電流加算回路
と前記電流加算回路の出力に接続された増幅回路
とを有し、前記可変ゲイン制御回路を前記電流加
算回路を介して前記増幅回路に直結するように、
これらの回路を同一チツプ上に形成したことであ
る。これによつて、結合コンデンサーを用いるこ
とがない可変ゲイン増幅回路用ICが得られる。
ゲイン制御回路と前記可変ゲイン制御回路の出力
に接続されたバイアス制御を行なう電流加算回路
と前記電流加算回路の出力に接続された増幅回路
とを有し、前記可変ゲイン制御回路を前記電流加
算回路を介して前記増幅回路に直結するように、
これらの回路を同一チツプ上に形成したことであ
る。これによつて、結合コンデンサーを用いるこ
とがない可変ゲイン増幅回路用ICが得られる。
本発明の一実施例を図面を用いて説明する。第
１図は、本発明の実施例を表わすブロツク図であ
る。波形信号源１からの信号を可変ゲイン回路２
に入力し、ゲイン可変信号源５を用いてゲイン制
御を行ない電流加算回路３に入力する。この電流
加算回路３にはバイアス可変電圧源６が接続され
バイアス制御がなされる。このゲイン制御及びバ
イアス制御がなされた電流加算回路３の出力は増
幅回路４にて信号増幅され、所望の信号が出力さ
れる。すなわち、可変ゲイン回路２と増幅回路４
とを結合コンデンサを用いることなく電流加算回
路３にて直結し、ゲイン制御とバイアス制御を独
立して行なうものである。
１図は、本発明の実施例を表わすブロツク図であ
る。波形信号源１からの信号を可変ゲイン回路２
に入力し、ゲイン可変信号源５を用いてゲイン制
御を行ない電流加算回路３に入力する。この電流
加算回路３にはバイアス可変電圧源６が接続され
バイアス制御がなされる。このゲイン制御及びバ
イアス制御がなされた電流加算回路３の出力は増
幅回路４にて信号増幅され、所望の信号が出力さ
れる。すなわち、可変ゲイン回路２と増幅回路４
とを結合コンデンサを用いることなく電流加算回
路３にて直結し、ゲイン制御とバイアス制御を独
立して行なうものである。
次に、第２図を用いて電流加算回路３について
詳しく説明する。
詳しく説明する。
電流加算回路３は、可変ゲイン回路２でゲイン
制御がなされた信号を入力し、電圧／電流変換を
すると共にバイアス可変電圧源６によりバイアス
制御をして出力するものである。第２図は電流加
算回路３の内部構成の一例を示すものであり、抵
抗器３１，３２，３３、トランジスタ３５，３６
から構成され、いわゆるカレントミラー回路の構
成となつている。すなわち、この電流加算回路３
は、可変ゲイン回路２からの信号を電圧／電流変
換する抵抗器３１と、バイアス可変電圧源からの
信号を電圧／電流変換する抵抗器３２と、ベー
ス・コレクタ間を接続してダイオード接続とした
電流加算用トランジスタ３４と、トランジスタ３
４とベース及びエミツタを共通接続した電流加算
用トランジスタ３５と、トランジスタ３５のコレ
クタに流れる電流を電流／電圧変換して出力信号
とする抵抗器３３から構成される。ここでトラン
ジスタ３４のコレクタ電圧は一定で、抵抗器３１
と抵抗器３２を流れる電流の和がトランジスタ３
５のコレクタに流れるため、バイアス可変電圧源
６に加える電圧VBにより、トランジスタ３５の
コレクタ電圧のバイアス点が制御できる。この電
流加算回路３の出力は増幅回路４にて増幅され結
果的に出力電圧V0のバイアス点が制御できる。
制御がなされた信号を入力し、電圧／電流変換を
すると共にバイアス可変電圧源６によりバイアス
制御をして出力するものである。第２図は電流加
算回路３の内部構成の一例を示すものであり、抵
抗器３１，３２，３３、トランジスタ３５，３６
から構成され、いわゆるカレントミラー回路の構
成となつている。すなわち、この電流加算回路３
は、可変ゲイン回路２からの信号を電圧／電流変
換する抵抗器３１と、バイアス可変電圧源からの
信号を電圧／電流変換する抵抗器３２と、ベー
ス・コレクタ間を接続してダイオード接続とした
電流加算用トランジスタ３４と、トランジスタ３
４とベース及びエミツタを共通接続した電流加算
用トランジスタ３５と、トランジスタ３５のコレ
クタに流れる電流を電流／電圧変換して出力信号
とする抵抗器３３から構成される。ここでトラン
ジスタ３４のコレクタ電圧は一定で、抵抗器３１
と抵抗器３２を流れる電流の和がトランジスタ３
５のコレクタに流れるため、バイアス可変電圧源
６に加える電圧VBにより、トランジスタ３５の
コレクタ電圧のバイアス点が制御できる。この電
流加算回路３の出力は増幅回路４にて増幅され結
果的に出力電圧V0のバイアス点が制御できる。
第３図に出力電圧V0の波形を示す。ａはバイ
アス可変電圧源６の電圧VBをVB1に調整して、ゲ
イン可変信号源５にてゲインを変えた場合の出力
電圧V0の波形である。ここで波形イはVX＝VX1
のときのV0を表わし、波形ロはVX＝VX2のとき
のV0を表わす。図からもわかるようにゲインを
VX1、VX2と変化させても出点バイアス点は一定
である。また、ｂはゲイン可変信号源５を調整し
て一定にし、バイアス可変電圧源６にてバイアス
を変えた場合の出力電圧V0の波形である。ここ
で波形ハはVB＝VB2のときのV0を表わし、波形ニ
はVB＝B3のときのV0を表わす。この場合もバイ
アスをVB2、VB3と変化させてもゲインには何等
影響を及ぼさない。
アス可変電圧源６の電圧VBをVB1に調整して、ゲ
イン可変信号源５にてゲインを変えた場合の出力
電圧V0の波形である。ここで波形イはVX＝VX1
のときのV0を表わし、波形ロはVX＝VX2のとき
のV0を表わす。図からもわかるようにゲインを
VX1、VX2と変化させても出点バイアス点は一定
である。また、ｂはゲイン可変信号源５を調整し
て一定にし、バイアス可変電圧源６にてバイアス
を変えた場合の出力電圧V0の波形である。ここ
で波形ハはVB＝VB2のときのV0を表わし、波形ニ
はVB＝B3のときのV0を表わす。この場合もバイ
アスをVB2、VB3と変化させてもゲインには何等
影響を及ぼさない。
ここで、可変ゲイン回路２、増幅回路４の具体
的構成は当業者において任意に設定できるもので
ある。
的構成は当業者において任意に設定できるもので
ある。
本実施例によれば、結合コンデンサを用いるこ
となく、可変ゲイン回路と増幅回路を電流加算回
路を介して直結し、この電流加算回路にて出力バ
イアスを制御することにより、高周波広帯域の増
幅回路のゲイン制御とバイアス制御を独立に行な
うことができる。
となく、可変ゲイン回路と増幅回路を電流加算回
路を介して直結し、この電流加算回路にて出力バ
イアスを制御することにより、高周波広帯域の増
幅回路のゲイン制御とバイアス制御を独立に行な
うことができる。
更に、本発明の他の実施例を第２図を用いて説
明する。これは回路構成は前述した実施例と同様
であるが、ゲイン可変回路２と電流加算回路３と
増幅回路４を可変ゲイン増幅回路８として同一チ
ツプのIC回路に形成し、電流加算回路３にバイ
アス制御端子７を設けたものである。デイスクリ
ート部品で電流加算回路３を構成する場合に比
べ、抵抗器３１，３２，３３、トランジスタ３
４，３５が小形になるばかりでなく、電流加算回
路３から交流電圧を要するリードピンが不要とな
るため、低コスト化、小形化、及び周波数特性の
更なる向上が可能となり、30dB帯域で250MHzの
信号増幅が実現できる。
明する。これは回路構成は前述した実施例と同様
であるが、ゲイン可変回路２と電流加算回路３と
増幅回路４を可変ゲイン増幅回路８として同一チ
ツプのIC回路に形成し、電流加算回路３にバイ
アス制御端子７を設けたものである。デイスクリ
ート部品で電流加算回路３を構成する場合に比
べ、抵抗器３１，３２，３３、トランジスタ３
４，３５が小形になるばかりでなく、電流加算回
路３から交流電圧を要するリードピンが不要とな
るため、低コスト化、小形化、及び周波数特性の
更なる向上が可能となり、30dB帯域で250MHzの
信号増幅が実現できる。
本発明を高周波広帯域の映像信号増幅回路に適
用すればゲインを変化させても、規準の輝度レベ
ル（black level）はシフトせず一定に保つこと
ができ、コントラスト調整、輝度調整を相互の影
響を受けないで独立に調整することが可能とな
る。
用すればゲインを変化させても、規準の輝度レベ
ル（black level）はシフトせず一定に保つこと
ができ、コントラスト調整、輝度調整を相互の影
響を受けないで独立に調整することが可能とな
る。
尚、本発明は映像信号増幅回路のみならず他の
高周波広帯域の増幅回路に適用することができ
る。
高周波広帯域の増幅回路に適用することができ
る。
本発明によれば、ゲイン制御とバイアス制御と
を独立して行なうことができ、かつ良好な高周波
広帯域特性を有し、小型化可能な可変ゲイン増幅
回路用ICを提供することができる。
を独立して行なうことができ、かつ良好な高周波
広帯域特性を有し、小型化可能な可変ゲイン増幅
回路用ICを提供することができる。
第１図は本発明の一実施例を示すブロツク図、
第２図は本発明の一実施例を表わす回路構成例、
第３図は本発明の出力電圧波形を表わす図、第４
図、第５図は従来のブロツク図である。 １……波形信号源、２……可変ゲイン回路、３
……電流加算回路、４……増幅回路、５……ゲイ
ン可変信号源、６……バイアス可変電圧源、８…
…可変ゲイン増幅回路。
第２図は本発明の一実施例を表わす回路構成例、
第３図は本発明の出力電圧波形を表わす図、第４
図、第５図は従来のブロツク図である。 １……波形信号源、２……可変ゲイン回路、３
……電流加算回路、４……増幅回路、５……ゲイ
ン可変信号源、６……バイアス可変電圧源、８…
…可変ゲイン増幅回路。
Claims (1)
- １ 可変ゲイン制御を行なう可変ゲイン制御回路
と前記可変ゲイン制御回路の出力に接続されたバ
イアス制御を行なう電流加算回路と前記電流加算
回路の出力に接続された増幅回路とを有し、前記
可変ゲイン制御回路を前記電流加算回路を介して
前記増幅回路に直結するように、これらの回路を
同一チツプ上に形成したことを特徴とする可変ゲ
イン増幅回路用IC。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4481685A JPS61205012A (ja) | 1985-03-08 | 1985-03-08 | 可変ゲイン増幅回路用ｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4481685A JPS61205012A (ja) | 1985-03-08 | 1985-03-08 | 可変ゲイン増幅回路用ｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61205012A JPS61205012A (ja) | 1986-09-11 |
| JPH0530326B2 true JPH0530326B2 (ja) | 1993-05-07 |
Family
ID=12701955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4481685A Granted JPS61205012A (ja) | 1985-03-08 | 1985-03-08 | 可変ゲイン増幅回路用ｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61205012A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5932270A (ja) * | 1982-08-17 | 1984-02-21 | Matsushita Electric Ind Co Ltd | 映像信号制御回路 |
-
1985
- 1985-03-08 JP JP4481685A patent/JPS61205012A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5932270A (ja) * | 1982-08-17 | 1984-02-21 | Matsushita Electric Ind Co Ltd | 映像信号制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61205012A (ja) | 1986-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0229169A (ja) | 広帯域ａｂ級ｃｒｔ陰極ドライブ回路 | |
| JPH0530326B2 (ja) | ||
| JP2973910B2 (ja) | 信号のコアリング閾値を調整する回路 | |
| US5068552A (en) | Voltage follower circuit having improved dynamic range | |
| US4278954A (en) | Suppressed carrier modulator using differential amplifier | |
| US5266853A (en) | Peak clipper with an expanded linear characteristic region for video signals | |
| JPS62117404A (ja) | 可変利得増幅回路 | |
| JPH0411426Y2 (ja) | ||
| JPH06105961B2 (ja) | 増幅回路 | |
| JPS622850Y2 (ja) | ||
| JPH0532872Y2 (ja) | ||
| JPS6038057B2 (ja) | デルタ変調復号器 | |
| JPH0713332Y2 (ja) | γ補正回路 | |
| USRE34771E (en) | Voltage follower circuit having improved dynamic range | |
| JPH03181211A (ja) | 変調回路 | |
| JPH02135810A (ja) | 利得制御回路 | |
| JPH04354408A (ja) | 電流極性変換回路 | |
| JPH0214803B2 (ja) | ||
| JPH02218207A (ja) | 利得制御回路 | |
| JPS58196709A (ja) | 電子制御選択増幅回路 | |
| JPS5958978A (ja) | 集積化自動利得制御回路 | |
| JPH02172392A (ja) | キラー回路 | |
| JPS6258189B2 (ja) | ||
| JPH07183746A (ja) | エンファシス・デエンファシス回路 | |
| JP2002062860A (ja) | プリアンプ回路 |