JPH0229169A

JPH0229169A - 広帯域ａｂ級ｃｒｔ陰極ドライブ回路

Info

Publication number: JPH0229169A
Application number: JP1134451A
Authority: JP
Inventors: Robert G Meyer; ロバート・ゴッドフリー・メイヤー; Jeffrey D Scotten; ジェフリー・ディ・スコットン
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1988-05-26
Filing date: 1989-05-26
Publication date: 1990-01-31
Also published as: US4999586A; EP0343730A3; KR900019342A; KR0133558B1; EP0343730A2; EP0343730B1; DE68925065T2; DE68925065D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はビデオドライブ回路に関し、更に詳細にはビデ
オ入力信号を受信し、それに応じて、ビデオデイスプレ
ィを駆動するのに好適な広帯域ＡＢ級ドライブ回路に関
する。

〔従来の技術〕

従来のＡ級広帯域幅増幅器はビデオ信号を増幅するのに
使用されているが、色彩系に関し、このような回路が３
つ、すなわち三原色の赤、緑、および青に対して一つず
つ必要である。このような従来技術のＡ級広帯域増幅器
は、たとえば、’　ＩＥＥＩＥ　Ｊｏｕｒｎａｌ　ｏｆ
　５ｏｌｉｄ−３ｔａｔｅＣ４ｒｃｕｉｔｓ、　　Ｖｏ
ｌ、５Ｃ−３（１９６８年１２月）ｐ、ｐ、３５３〜３
６５」のバリー・ギルバート（Ｂａｒｒｉｅ　Ｇ１１ｂ
ｅｒｔ）氏の「広帯域増幅器の新技術（Ａ　Ｎｅｗ　Ｗ
ｉｄｅＢａｎｄ　Ａｍｐｌｉｆｉｅｒ　Ｔｅｃｈｎｉｑ
ｕｅ）」や、ｒ　ＩＥＢＥＪｏｕｒｎａｌ　ｏｆ　５ｏ
ｌｉｄ−Ｓｔａｔｅ　Ｃ１ｒｃｕｉｔｓ、　Ｖｏｌ、　
ＳＣ４、Ｎα４　（１９６９年８月）　Ｐ、Ｐ、　１８
４〜１９１」のロバート・ジェー・ライドラ−（Ｒｏｂ
ｅｒｔ　Ｊ。

Ｗｉｄｌａｒ）氏の「モノリシック演算増幅器に関する
新技術（Ｄｅｓｉｇｎ　Ｔｅｃｈｎｉｑｕｅｓ　ｆｏｒ
　ＭｏｎｏｌｉｔｈｉｃＯｐｅｒａｔｉｏｎａｌ　Ａｍ
ｐｌｉｆｉｅｒｓ）」や、１９７４年１１月１９日にヘ
ーネン（Ｈａｅｎｅｎ）氏等に発行され、米国フィリッ
プス社に譲渡された米国特許第３．８４９．７３５号に
述べられている。

西独公開公報第２６３５６２４はビデオ信号を増幅する
のに使用される従来技術のＡＢ級増幅器について記して
いるが、そこには、１９６８年ジョン・ウィリー・アン
ド・サンズ（Ｊｏｈｎ　Ｗｔｌｅｙ＆　５ｏｎｓ）社発
行の「増幅装置および低減増幅器の設計（Ａｍｐｌｉｆ
ｙｉｎｇ　Ｄｅｖｉｃｅｓ　ａｎｄ　Ｌｏｗ−Ｐａｓｓ
Ａｍｐｌｉｆｉｅｒ　Ｄｅｓｉｇｎ）　Ｊの第８８４頁
に記述されているような、ＮＰＮプルダウン出力トラン
ジスタがそのベースに加えられる電圧により駆動され、
ＮＰＮプルアップ出力トランジスタがトーテムポール構
成に接続されて成る増幅器が開示されている。この周知
の従来技術の回路の短所としては、これを低電圧集積回
路ドライバに接続するのが困難であること、及び出力ト
ランジスタのベース駆動に起因する周波数応答の低さが
挙げられる。

特に重要な点は、Ａ級以外の増幅器を駆動したり出力信
号を安定化させるために必要な費用や回路を余分に使わ
ずに、入力電圧の変化に呼応した出力電圧の高圧プルダ
ウンおよびプルアップを達成するために、従来のビデオ
信号増幅用に使用される広帯域増幅器がＡ級増幅器とし
て操作されている点である。周知の通り、Ａ級増幅器は
比較的大量の電圧を必要とする。集積回路として構成さ
れた従来のＡ級ビデオドライバ回路は、通例、白黒ビデ
オ映像では少なくとも２ワツトの電力を、またはカラー
ビデオシステムでは３原色の各々につき２ワツトの電力
を消費する。

ビデオ信号を増幅するためにＢ級増幅器も従来より使用
されている。カンビオ一二（Ｃａｍｐｉｏｎｉ）社に発
行された米国特許第４、１１４．１０９号はこのような
り級増幅器回路について述べている。しかしながら、当
該回路はどちらかと言えば複雑で、かなりな数の比較的
大きな値のコンデンサを使用しなければならず、このた
め集積回路として製作するのが困難である。更に、当該
回路においては、各々のＰＮＰおよびＮＰＮの出力トラ
ンジスタのベースに適切な信号を供給することにより、
各々のトランジスタが駆動される。しかしながら、その
ベースに加えられる信号により駆動される出力トランジ
スタのベースキャパシタンスがそのトランジスタの使用
可能周波数応答に悪影響を与えるので、非常に高い周波
数の出力トランジスタを使用しなければならない。

〔発明が解決しようとする課題〕

従って本発明は、従来の技術を改良し、ビデオ増幅器と
して使用するに好適な新規な広帯域増幅器を提供するこ
とを目的とする。さらに本発明は、従来のＡ級増幅器に
比して大幅に消費電力を節約可能なＡＢ級増幅器を提供
することを目的とする。さらに本発明は、従来の広帯域
増幅に比較して、発生する放射放出が少なく、必要なプ
リント回路板の面積が少なく、電源雑音がかなり良く除
去される増幅器を提供することを目的とする。さらに本
発明は、低価格の高周波集積回路ドライバで複雑な低電
圧信号処理可能な広帯域増幅器を提供することを目的と
する。さらに本発明は、低価格個別トランジスタから最
大周波数応答を達成し、高電圧個別電力トランジスタを
駆動する出力電流を得ることが可能な増幅回路を提供す
ることを目的とする。

〔課題を解決するための手段〕

上記課題を解決するために、本発明によれば、増幅され
るべき入力信号を受信するための入力手段と；前記入力
信号の関数としての出力信号を発生させるための出力端
子と；前記出力端子に過渡プルアップ信号を発生させる
ための過渡プルアップ手段と；さらに、前記出力端子に
過渡プルダウン信号を発生させるための過渡プルダウン
手段とから成る広帯域増幅器であって：前記過渡プルア
ップ手段及び前記過渡プルダウン手段がそれぞれ、カス
コード構成又は電流ミラー構成で動作されるトランジス
タを含むことを特徴とする、広帯域ＡＢ級ＣＲＴ陰極ド
ライブ回路が提供される。

さらに本発明によれば、増幅されるべき入力信号を受信
するための入力手段と；前記入力信号の関数としての出
力信号を発生させるための出力端子と；前記出力信号に
呼応して、フィードバック信号を発生させるためのフィ
ードバック手段と；前記入力信号と前記フィードバック
信号を受信し、それらに呼応して、１又は２以上の制御
信号を発生させるための手段と；前記出力端子と関連す
る供給電源との間に連結された１又は２以上の過渡信号
経路を含み、前記過渡信号経路がトランジスタを含み、
前記トランジスタが前記過渡信号経路の帯域を前記トラ
ンジスタの電流利得１の周波数と概ね等しくするように
駆動されて成る、前記出力信号を供給するための出力ス
テージと；から成ることを特徴とする、広帯域ＡＢ級Ｃ
ＲＴ陰極ドライブ回路が提供される。

本発明によれば、信号、典型的にはビデオ信号のような
広帯域信号を、ＴＴＬまたはアナログのような所望のフ
ォーマットで入力可能な回路が提供される。コントラス
ト信号および輝度信号も入力信号として、適切な出力信
号を発生するために広帯域情報、コントラスト信号、お
よび輝度信号を混合する回路に加えられる。回路をビデ
オ回路として使用するときは、入力データはビデオ信号
であり、低電圧集積回路ドライバの出力信号は低価格高
電圧の個別電力トランジスタを駆動する電流であり、こ
のトランジスタは、たとえば、ＣＲＴ表示装置を駆動す
るのに好適な出力電圧を発生する。

本発明によれば、出力信号を回路を通じて使用されるバ
イアス電流により導入されるオフセットの無い入力信号
の関数とすることができる複製バイアス回路が使用され
る。

本発明によれば、相互コンダクタンス増幅器、ビデオ処
理回路、電流乗算器、および加算器が１つの集積回路内
に形成され、処理技術及び回路設計技術の利便が図れる
。さらにまた電流利得（以下ＦＬという。）が１のかな
り高い周波数を持つように選定され、しかも非常に低い
価格で入手しやすいプルアップトランジスタおよびプル
ダウントランジスタを含む比較的少数の低電力構成要素
を利用して集積回路装置に形成、される。このような低
価格のプルアップトランジスタおよびプルダウントラン
ジスタを使用するにあたり、トランジスタの入力ペース
キャパシタンスがその周波数応答に及ぼす有害な影響を
与えないように、これらのトランジスタは別のプルアッ
プ電流およびプルダウン電流からカスコード構成でまた
は利得１の電流ミラー構成で駆動される。

〔実施例及び作用〕

以下添付図面に基づき本発明の好適な実施例について詳
述する。

第１図は本発明に基づき構成した回路１００の実施例の
ブロック図であり、この回路はディジタルまたは複合ビ
デオ入力信号ＶＩＮＩ　、ＶＩＮ□を受信し、電流１０
１およびＩ。２により駆動されるＣＲＴドライバ回路を
介してＣＲＴｌを制御する相互コンダクタンス増幅、器
として働く、ただし、本発明は、ビデオ信号を使用する
もの以外の用途に、たとえば、他の広帯域用途、または
優勢な容量性負荷が高周波の比較的大きな電圧揺れで駆
動されるような用途に適していることを理解すべきであ
る。

第１図によれば、回路１００はビデオ信号に関係する入
力信号ＶＩＮ＋およびＶ　１８２を受信し、ＣＲＴドラ
イブ回路３００を制御するのに好適な出力信号Ｉ０１お
よびＩ。２を発生する。回路１００は表示すべきビデオ
パターンを規定する信号を受信するに適している入力相
互コンダクタンス増幅器ｇ１、ｇ２を備えている。

第１図に示すように、ビデオ入力信号Ｖ　１８１および
ｖ＋、１ｇを受信するために二つの入力端子が使用され
、第１図の回路はアナログビデオ信号（たとえば、Ｒ５
−１７０電圧レベル）を入力信号ＶＩＮ＋　として受信
することにより動作される。

このとき入力信号■ＩＮｔは接地される。「アナログ」
モードで動作する場合には、相互コンダクタンス増幅器
ｇ１に加えられるアナログ入力信号のピークピーク値は
０乃至１．１ボルトの範囲である。このアナログビデオ
入力電圧は相互コンダクタンス増幅器ｇｌにより増幅さ
れて黒レベル・クランプ／ピーク検出器回路１０１に電
流を供給する。黒レベル・クランプ／ピーク検出器回路
１０１はビデオ源から、ブランキングの間ビデオ信号を
ゲートオフするブランキング／黒レベル・クランプ信号
（「サンドキャンスル・パルス」と言うことが多い）を
受信し、これにより黒レベル出力信号がリミッタＬ１に
供給される。黒レベル・クランプ／ピーク検出器回路１
０１はまた、たとえば米国特許箱４，８６９．５６８号
に記されている方法で黒レベル・クランプを行うために
必要な［ホールドＪコンデンサに接続するための黒レベ
ル・クランプ端子を備えている。黒レベル・クランプに
より黒色に関連する信号レベルが規定され、２２ｎＦの
コンデンサが黒レベル・クランプ端子に接続されており
、最小水平走査周波数が約１５ＫＨｚである一実施例に
おいては、ＣＲＴの陰極の基準電圧が０．１５ボルト以
下にならないようにしている。これにより、ＣＲＴ陰極
電圧の降下（かかる電圧の降下は、ＣＲＴの輝度を意図
的に変化させることによって生じたものではない）に起
因するＣＲＴの輝度の変化が最小限に押さえられる。

黒レベル・クランプ／ピーク検出器回路１０１は同期化
出力端子をも備えている。この端子は入力ビデオ信号に
含まれている同期化信号を表わすＴＴＬ開放コレクタ出
力信号を供給する。

同期化出力信号はアナログ入力信号Ｖ　１８１が黒レベ
ル（ＶＲＥＦ）より小さいときは低く、アナログ入力信
号ＶＩＮＩがＶＲＥＦより大きいときは論理１である。

色彩系に第１図に示す回路を３つ使用する本発明の一実
施例においては、水平および垂直の同期化信号が３つ（
赤、緑および青）のアナログビデオ信号のどれにも現れ
ることができ、このように、三つの同期化出力端子がワ
イヤードＯＲ構成を成して互いに結合され、どのカラー
ビデオ信号が同期化信号を発生したかにかかわらず、同
期化信号を供給することができる一つの端子を提供する
ことができる。このように黒レベル・クランプ／ピーク
検出器回路１０１により同期化信号がビデオ入力信号か
ら分離され、ブランキングの間、同期化から外されてい
るビデオ信号をゲート制御する。

黒レベル・クランプ／ピーク検出器回路１０１はまた出
力信号をリミッタＬ１に供給するが、このリミッタによ
り、１．２ボルトのＴＴＬ論理論理レベル上りも大きな
入力信号に関し出力信号が制限され、このようにして回
路がＴＴＬ入力信号に対して作動するようにする。次い
で、リミッタＬ１からの出力信号が加算器Ｓ１の一方の
人力リードに加えられる。先に述べたとおり、Ｖ　１８
１がアナログビデオ信号であるときは■ＩＨ□は接地さ
れるため、相互コンダクタンス増幅器ｇ２から電流が加
算器Ｓ１に供給されることはない。したがって、加算器
Ｓ１からの出力信号はアナログ入力信号ＶＩＮ＋に応じ
てリミツタＬ１から供給される電流に等しい。

他方、２つの入力信号■Ｉ□およびｖＩＨｔを使用して
２ビツトのＴＴＬビデオ信号を発生するときは、相互コ
ンダクタンス増幅器ｇ１およびｇ２、および黒レベル・
クランプ／ビーク検出器回路１０１、リミッタＬ１およ
び加算器Ｓ１は２ビツトのディジタル・アナログ変換器
として動作する。このモードでは、相互コンダクタンス
増幅器ｇ１およびｇ２は、それぞれの入力信号がＴＴＬ
高である場合には電流を供給するが、入力信号が低い場
合には電流を供給しない。

このモードでは、２つのＴＴＬ人力人力Ｖ　１８１およ
びＬＨ２で規定される４つの状態が、０％（黒）、３３
％、６６％およびｉｏｏ％（白）のような、４つの表示
強度に対応する。

代案として、（同期化を除いた状態の）アナログビデオ
信号を乗算器ｍ１の入力リード１０３に供給するのに任
意の適切な手段を設けることができる。

ある実施例では、リミッタＬ１は、「利得１の限流回路
（Ｕｎｉｔｙ−Ｇａｉｎ　Ｃｕｒｒｅｎｔ−Ｌｉｍｉｔ
ｉｎｇＣｉｒｃｕｉｔ）　Ｊと題するプラウシールド（
Ｂｌａｕｓｈｉｌｄ　）氏の発明に関して出願された米
国特許出願（出願番号未定、ただし処理番号ＰＨＡｌ１
７３号）に開示されるごとく形成することができる。ま
た相互コンダクタンス増幅器ｇ１乃至ｇ７は約２００Ｍ
Ｈｚの最小−３ｄＢの帯域幅を備えており、１９８７年
１０月３０日の米国特許出願第１１５、１３６号に開示
されるごとく形成することができる。

コントラスト相互コンダクタンス増幅器ｇ４の出力電流
は電流乗算器ｍ１の他の入力リードに加えられる固定Ｄ
Ｃ電流オフセットを発生する。電流乗算器ｍ１およびｍ
２は前述の米国特許出願第１１５．１３６号に開示の方
法で構成することができる。電流乗算器ｍ１からの出力
電流は電流加算器Ｓ２の一方の入力リードに加えられる
。輝度相互コンダクタンス増幅器ｇ３からの出力電流が
加算器Ｓ２の他の入力リードに加えられ、これにより加
算器Ｓ２に乗算器ｍ１および輝度相互コンダクタンス増
幅器ｇ３からの電流の和に等しい電流を発生させる。加
算器Ｓ２からのこの電流出力は電流乗算器ｍ２の一方の
入力リードに加えられる。

相互コンダクタンス増幅器ｇ５はサブコントラスト電圧
（Ｖｔプコントラスト）を受信し、このサブコントラス
ト電圧は、３つの独立回路を色彩系に使用するとき、赤
、緑および青の電子銃を互いに対して重み付けするのに
使用される。サブコントラスト相互コンダクタンス増幅
器ｇ５からの出力電流は電流乗算器ｍ２の他方の入力リ
ードに加えられる。電流乗算器ｍ２からの出力電流はブ
ランク／遮断回路１０２に加えられる。

ブランク／遮断回路１０２は入力ＴＴＬ信号を受信する
が、この信号が低い場合には加算器Ｓ３の一方の入力リ
ードに電流を供給せず、出力増幅器ｇ８およびｇ９を作
動させない。相互コンダクタンス増幅器ｇ６は、後に一
層詳しく説明するように、所定レベルに到達しているＣ
ＲＴ２に加えられる電圧に応じてフィードバック信号を
受信する。電流加算器Ｓ３に入力する電流の和が電流加
算器Ｓ４の一方の入力リードに加えられ、電流加算器Ｓ
４は他の電流入力を黒レベル相互コンダクタンス増幅器
ｇ７から受信する。増幅器ｇ７は黒レベル入力電圧に応
じて動作し、この電圧は、ＣＲＴ陰極電位が丁度ビーム
遮断点にあり、これによりビデオ入力信号■ＩＮ＋また
はｖＩＨｔ、または輝度制御電圧（■輝度）のいずれか
が正の電圧増加を生じてビーム電流を発生し、ＣＲＴデ
イスプレィを照明するように調節される。電流加算器Ｓ
４からの出力電流は反転増幅器ｇ８および非反転増幅器
ｇ９の入力リードに加えられ、これら増幅器はそれぞれ
トランジスタＱ１およびＱ２を介して出力電流Ｉ。ｌお
よび■。２を制御する。増幅器ｇ８およびｇ９はまたス
ルー制限信号（ｓｌｅｗ　ｌｉｍｉｔｓｉｇｎａｌ）を
受信する。この信号はそれぞれトランジスタＱ１および
Ｑ２から利用できる最大出力電流■。１およびｌｅｔを
設定する。

一実施例においては、相互コンダクタンス増幅器ｇ７は
米国特許出願第１１５．１３６号開示の如く製作される
が、第２図に示すように、別に出力利得ステージ２０１
を備えており、これにより出力信号の極性が反転される
。

第３図は本発明に基づき構成した回路３００の概要を示
している。指摘すべきは、第３図に示されたキャパシタ
ンスＣ１を含むサブ回路２であり、このキャパシタンス
Ｃ１は、実際には、駆動されるＣＲＴの陰極に関連する
、ＣＲＴ陰極キャパシタンス（典型的には５．５ｐＦか
ら７．０ｐＦ）の他に回路３００を含む印刷回路板から
の寄生キャパシタンスを含んでいるキャパシタンス（典
型的には約９ｐＦ）から成っている。出力電圧■。Ｌ１
２は図示のようにＣＲＴの陰極に加えられる。本発明に
よれば、抵抗器Ｒ１の値は約１５にオームであり、これ
により、第３図の抵抗器Ｒ１に対応するプルアップ抵抗
器の値がはるかに低く、例えば約８００から１．９にオ
ームである従来技術のＡ級装置と比較してこの回路の全
体の消費電力が下がっている。このような従来のＡ級増
幅器は入力信号を増幅するのに必要な高い周波数応答を
達成するために比較的低い値のプルアップ抵抗器を備え
ている。これに対し本発明によれば、比較的大きな値の
プルアップ抵抗器Ｒ１を使用して平均消費電力を最小に
する一方で、過渡プルアップ回路４および過渡プルダウ
ンサブ回路５を使用して平均消費電力を最小にしながら
高い周波数応答を達成している。

過渡プルダウンサブ回路５は端子Ｔ１でＣＲＴドライブ
電流Ｉ。Ｉを受取り、これはカスコード動作モードでＮ
ＰＮプルダウントランジスタＱ４を駆動するのに使用さ
れるが、これにより回路がトランジスタＱ４のＦｔに実
質上等しい帯域幅（典型的には約２００ＭＨｚ　）を得
ることができる。換言すれば、トランジスタＱ４はその
ベースに加えられるＶｃｃ（典型的には５ボルト）だけ
バイアスされ、そのエミッタはそのベースに抵抗器Ｒ３
（約４５オーム）を介して接続されているが、これは端
子ＴＩのＣＲＴドライバ電流■。、を適当な待機値（典
型的には１０から２０ｍＡ　）にバイアスするためであ
る。これによりトランジスタＱ４が常に少なくともわか
ずかに導通状導となっており、導通遅れが回避される。

このようにして、１０１電流が増加する（したがってＩ
。２電流が減少する）と共に、トランジスタＱ４が導通
し難くなり、ＣＲＴ出力ノードＮ１からトランジスタＱ
４を通るコレクタ電流が約１００ｍＡに引き上げられ、
これによりＣＲＴのキャパシタンスＣ１が放電され、ｖ
ｏｕｔが減少する。中でも重要なのは、トランジスタＱ
４がカスコードモードで動作することにより、トランジ
スタＱ４がベースに加えられた信号により駆動される場
合のように、トランジスタＱ４のベースキャバシタンス
による周波数応答の劣化や駆動回路の複雑化を生ずるこ
となく、トランジスタＱ４の周波数応答をそのＦｔに実
質上等しくすることができる。

逆に、１０１が減少（Ｉｏｔが増大）すると、トランジ
スタＱ４のエミッタを通る電流が減少し、トランジスタ
Ｑ４のコレクタ電流が減少し、したがってコンデンサＣ
１が放電し難くなり、そのため■。０アが増大する。

過渡プルアップサブ回路４は、Ｖ　０１ｌＴを増大させ
たい場合に、コンデンサＣＩを充電するために別のプル
アップ電流を供給するためのものである。この過渡プル
アップサブ回路はプルアップ抵抗Ｒ１のみでは得られな
い高い周波数応答を得るために用いられる。ダイオード
Ｄ１、Ｄ２、Ｄ３および抵抗器Ｒ４（典型的にはＬＯＯ
Ｋオーム）は、ＮＰプルアンプ・トランジスタＱ３のベ
ースをＢ十電圧（典型的にはＤＣ１１５ボルト）より約
１ダイオード降下低い値に保持する。これによりトラン
ジスタＱ３が最小コレクタ電流約１００マイクロアンペ
アで常にわずかずつ導通状態におかれ、これにより導通
遅れが回避される。プルアップトランジスタをこのよう
にバイアスすることにより、導通遅れが充分小さくなり
、プルアップ回路４の周波数応答が高まる。トランジス
タＱ３のエミッタとベースとの間に接続されている抵抗
器Ｒ５は約１．２にオームの値を備えており、ダイオー
ドＤ３を通して既知の電流（典型的には０．５ＬＬ＋Ａ
）を発生し、ダイオードＤ３に良く規定された電流、し
たがって実質上不変の電圧を与える。

過渡プルアップトランジスタＱ３を駆動するために電流
ミラーを用い、電流ミラーを抵抗器Ｒ２およびＲ６（典
型的には３０オーム）およびダイオードＤＩ、Ｄ２、Ｄ
３およびトランジスタＱ３のベース・エミッタ接合から
形成する。

電流Ｉｏｚの増加はコンデンサＣ２（典型的には１００
０ｐＰ　）を経てトランジスタＱ３のベースに結合され
、これによりＰＮＰプルアップトランジスタＱ３を利得
１の電流ミラー構成により導通させる。これによりかな
りな量の電流（典型的には約１００ｍＡ）が出力ノード
Ｎ１に加えられ、これによりｖｏｕｔが増大する。逆に
、■。２が減少すると、トランジスタＱ３が遮断され、
そのエミッタ電流が約１００マイクロアンペアの前述の
レベルまで低下する。

トランジスタＱ３を電流ミラー構成で駆動させるように
過渡プルアップサブ回路４を動作させることにより、プ
ルアップサブ回路４の周波数応答がトランジスタＱ３の
Ｆｔ（典型的には約２００ＭＨｚ　）と実質上同じにな
る。第４図はＡＣ電流ミラーとして動作するＰＮＰトラ
ンジスタＱ３の簡略モデルである。ダイオードＤＩ、Ｄ
２およびＤ３はＰＮＰプルアップ・トランジスタＱ３の
ベースをわずか導通するようにバイアスして所要待機電
流（典型的には１００μＡ）を発生する単一ダイオード
と同等に動作するように接続されており、これによりト
ランジスタＱ３の導通遅れを回避している。ＶＣＣは一
定であるから、入力電流Ｉ。２が増加すると、入力端子
Ｔ２にかかる電圧の変化は次式に等しい。

Δ■Ｔ２＝ＩΔＩｏｔＲｚ　　；　　　　　　　（１）
ただし、 ΔＶＴｔ””入力端子Ｔ２の電圧変化；ΔＩ０！””入
力電流■。２の変化；Ｒｔ　＝抵抗器Ｒ２の抵抗。

このΔ■ｏは結合用コンデンサＣ２を介してＰＮＰプル
アップトランジスタＱ３のベースに結合している。抵抗
器Ｒ２（３０オーム）を通しての過渡プルアップ電流は
約１００ｍＡであるから、抵抗器Ｒ２の両端間の過渡プ
ルアップ電圧は約３ボルトである。トランジスタＱ３の
コレクタ電流が約１００μへの遊び電流から約１００ｍ
Ａの過渡プルアップ電流まで変化する間、トランジスタ
Ｑ３のベース・エミッタ間電圧の変化は約１８０ｍＶで
ある。これは抵抗器Ｒ２の両端間の３ｖの変化と比較し
て極めて小さく、したがってトランジスタＱ３のベース
・エミッタ間電圧を実質上一定と仮定することができる
。このように、トランジスタＱ３のベース・エミッタ間
電圧が実質上一定であるから、ΔＶｔＺはトランジスタ
Ｑ３のエミッタと結合され、次式が成立する。

ΔＶｌｌｔ嬌ΔＶｌｌ、　　　　　　　　　　　＜２）
ここで、Ｉ　Ｃ１＃　Ｉ　＊ｈ　　　　　　　　　　　　　　　
　　（３）であるから Δ■６．−ΔＬａ　　　　　　　　　　　（４）また、 ΔＶｌｌ＆””’へＩＩＩ＆Ｒ＆であるからＲ＆また、Ｒ２ζＲ＆（７）であるから、式（６）、（２）および（７）を組合せて
したがって ΔＩ　Ｃ１’ｉ　ｆ　ａｘ　　　　　　　　　　　　（
９）ここで、 ΔＶａｔは抵抗器Ｒ２の両端間の電圧の変化であり、 ΔＶＲ＆は抵抗器Ｒ６の両端間の電圧の変化であり、 ΔＩＲＩは抵抗器Ｒ２を通る電流の変化であり、Ｐ、は
抵抗器Ｒ６の抵抗であり、１１１１＋は抵抗器Ｒ６を通る電流であり、ＩＣ３はト
ランジスタＱ３を通るコレクタ電流である。

したがって、トランジスタＱ３を通るコレクタ電流の変
化は入力電流ｌｏｚの変化に等しく、従ってＰＮＰプル
アップトランジスタＱ３は電流ミラーとして動作し、ト
ランジスタＱ３のコレクタ電流が入力電流■。２を反射
する。

本発明の重要な利点は入力電流■。１および■。２を、
たとえば、ビデオの処理及び制御回路がすべて含まれる
集積回路内の高速、低電位ＮＰＮトランジスタによって
、容易に供給可能であることである。これら制御電流Ｉ
。Ｉおよびｌ１ｌｌｔは次に、それぞれ電流ミラーおよ
びカスコード構成により比較的廉価な高電圧の個別トラ
ンジスタＱ３およびＱ４を駆動するのに使用され、これ
によりトランジスタＱ３及びＱ４をその周波数応答に有
害な影響を与えるベース供給信号により駆動する場合と
は異なり、トランジスタＱ３およびＱ４のＦｔを十分に
活用することが可能である。

フィードバックサブ回路３は端子Ｔ３にフィードバック
信号ｖｆｂを発生し、これは第１図の回路１００に加え
られるＶｆｅｅｄｂａｃｋ信号として働く。トランジス
タＱ５を通るコレクタ電流はトランジスタＱ５のベース
に加えられる■。ｕｔ　／Ｒｔ＋Ｒａ（ここでＲ１は抵
抗器Ｒの抵抗であり、Ｒ８は抵抗器Ｒ８の抵抗である）
により制御され、これにより関連電圧ｖｔｂを発生する
。このフィードバック信号は電流Ｉ。ＩおよびＩ。２を
本質的にパルスとして動作させるのに使用される。この
パルスはＶ。ｕｔがその所要レベルに達すると終了する
。ＹＯＵ？が所要レベルに達すると、■。１は小さな定
常状態電流を発生し、これは抵抗器Ｒ１と関連して、■
。。アを所要電圧レベルに固定する。

出版物および特許出願書はすべて、各個々の出版物また
は特許出願書が参照により取入れられるよう特別に且つ
個別に指示されている場合と同じ程度に、参照によりこ
こに取入れである。

本発明についてこれで完全に説明したことになるが、当
業者にはこれに対して付記の特許請求の範囲の精神また
は範囲から逸脱することなく多数の変更および修正を行
うことができることが明らかであろう。たとえば、代わ
りの実施例において、プルアップサブ回路４はカスコー
ド構成で駆動されるプルアップトランジスタを備えてい
る。成る実施例では、プルダウンサブ回路５が電流ミラ
ー構成で駆動されるプルダウントランジスタを備えてい
る。このようなすべての実施例において、トランジスタ
がそれらのベースにより駆動されるわけではないので、
回路の帯域幅はプルアップおよびプルダウンサブ回路に
使用される個別高電圧トランジスタのＦｔと実質上同じ
となる。

〔効果〕

以上のように、本発明に基づく増幅器はＡＢ級で動作す
るために、従来のＡ級増幅器と比較すると消費電力がか
なり節約される。さらに本発明によれば、従来の広帯域
増幅に比較して、発生する放射放出が少なく、必要な印
刷回路板の面積が少なく、電源雑音がかなり良く除去さ
れる増幅器が提供される０本発明の広帯域増幅器は低価
格の高周波集積回路ドライバで複雑な低電圧信号処理が
できるように構成されている。

集積回路ドライバは、低価格の個別トランジスタから最
大周波数応答を達成し、高電圧個別電力トランジスタを
駆動する出力電流を発生することが可能である。

また本発明によれば、相互コンダクタンス増幅器、ビデ
オ処理回路、電流乗算器、および加算器が１つの集積回
路内に形成され、処理技術及び回路設計技術の利便が図
れる。さらにまた本発明によれば、トランジスタの入力
ベースキャパシタンスがその周波数応答に有害な影響を
与えないように、トランジスタは別のプルアップ電流お
よびプルダウン電流からカスコード構成でまたは利得１
の電流ミラー構成で駆動されるため、非常に低い価格で
入手しやすいプルアップトランジスタおよびプルダウン
トランジスタを含む比較的少数の低電力構成要素を利用
して集積回路装置に形成可能である。

【図面の簡単な説明】

第１図は、本発明に基づき構成されたビデオ回路の実施
例を示すブロック図であり；第２図は、第１図の相互コ
ンダクタンス増幅器ｇ７の実施例を示す回路図であり；第３図は、第１図のＣＲＴ駆動回路３００の実施例を示
す回路図であり；さらに第４図は、電流ミラーとして動作されるＰＮＰトランジ
スタＱ３の実施例を示す略図を示している。１・・・ＣＲＴ。２・・・サブ回路、３・・・フィードバックサブ回路、４・・・過渡プルアップ回路、５・・・過渡プルダウン回路、１００・・・回路、１０１・・・黒レベル・クランプ／ピーク検出器、１０
２・・・ブランク／遮断回路、３００・・・ＣＲＴドライバ回路、

Claims

【特許請求の範囲】

（１）増幅されるべき入力信号を受信するための入力手
段と；前記入力信号の関数としての出力信号を発生させるため
の出力端子と；前記出力端子に過渡プルアップ信号を発生させるための
過渡プルアップ手段と；さらに、前記出力端子に過渡プ
ルダウン信号を発生させるための過渡プルダウン手段と
から成る広帯域増幅器であって：前記過渡プルアップ手段及び前記過渡プルダウン手段が
それぞれ、カスコード構成又は電流ミラー構成で動作さ
れるトランジスタを含むことを特徴とする、広帯域ＡＢ
級ＣＲＴ陰極ドライブ回路。
（２）増幅されるべき入力信号を受信するための入力手
段と；前記入力信号の関数としての出力信号を発生させるため
の出力端子と；前記出力信号に呼応して、フィードバック信号を発生さ
せるためのフィードバック手段と；前記入力信号と前記フィードバック信号を受信し、それ
らの信号に応じて、１又は２以上の制御信号を発生させ
るための手段と；さらに、前記出力端子と関連する供給電源との間に連結された１
又は２以上の過渡信号経路を含み、さらに前記過渡信号
経路がトランジスタを含み、前記トランジスタが前記過
渡信号経路の帯域を前記トランジスタの電流利得１の周
波数と概ね等しくするように駆動されて成る、前記出力
信号を供給するための出力ステージと；から成ることを
特徴とする、広帯域ＡＢ級ＣＲＴ陰極ドライブ回路。