JPH0573083B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、広周波数帯域かつ高出力が得られる
増幅回路に関し、特に各種デイスプレイ装置の如
き映像機器、計測機器等に用いるのに好適なもの
である。

〔発明の背景〕

映像機器としては、一般にテレビジヨン受信機
が知られているが、近年に至り、電子計算機から
供給される映像信号や色信号に基づき所望の画像
を受像管に表示するデイスプレイ装置が多々見ら
れるようになつてきた。上記映像機器では、高周
波数の映像信号、色信号を増幅するために高周波
数帯域かつ高増幅度の増幅回路、いわゆるビデオ
アンプが必要である。そして、テレビジヨン受信
機においては、「入門カラーテレビ」（昭和57.7.2.
第６版第１刷発行、発行所東京電気大学出版局、
pp137〜140）に示す如き増幅回路が使用されて
いる。

ところで、テレビジヨン受信機に使用されてい
るビデオアンプの周波数帯域は、当業者間に知ら
れているように4.5MHz程度である。このように
従来の映像信号の増幅回路は、コンデンサ結合を
必要条件としているため、コンデンサの特性やス
トレーキヤパシタによつて周波数帯域（数10Hz〜
数10MHz）が制限されると問題がある。

しかし、電子計算機のデータ処理用端末機器と
して使用されるデイスプレイ装置は、高分解能で
精細度の高い画像が要求される。このため走査線
が1000本以上に及ぶものもあり、また受像管（陰
極線管）のシヤドウマスクも微細化されている。

そして、高分解能かつ精細度の高い画像を表示
するには、受像管の電子ビームを微小に調整する
必要があり、このためには高出力のビテオアンプ
が要求されることが、本発明者等の検討により明
らかになつた。

また、高速度でデータ処理を行うために周波数
応答を早めなければならず、このためには周波数
帯域が広範囲（例えば200MHz）のビテオアンプ
が要求されることも、本発明者等の検討により明
らかになつた。

一方、デイスプレイ装置に限らず電子機器は一
般に小型かつ軽量化される傾向にあり、電気機器
を構成する各回路は半導体集積回路にて形成され
るようになつてきた。そして、上記ビデオアンプ
を半導体集積回路化する場合、ベース蓄積電荷が
多く遮断周波数の低いPNPトランジスタは上記
ビデオアンプには不向きなこと、高出力を得るに
は大電流を流すので、放熱には格別の配慮が必要
なこと、等が判明した。

また、ビデオアンプには入力信号として少なく
とも赤（Ｒ）信号、緑（Ｇ）信号、青（Ｂ）信号
のいわゆる三原色信号が供給されることが多い
が、上記各信号間の干渉を低減するためクロスト
ーク特性を良好にする必要のあることも判明し
た。更に上記三原色信号Ｒ，Ｇ，Ｂは、直流阻止
がなされた状態でビデオアンプに供給されるの
で、いわゆるペデイスタルレベルの変動を入力レ
ベルに対応して設定すれば、安定した映像を映し
得ることも判明した。

そして、本発明等は上記技術的な問題点と技術
的動向とを検討することにより、半導体集積回路
の形成にあたつては、超微細プロセスデバイスと
呼ばれている半導体集積回路技術が好適であり、
三原色信号のそれぞれについて個別に半導体集積
回路化されたビデオアンプを設け、発熱量を低減
するとともにクロストーク特性を良好にし得るこ
とに気付いた。

また、上記超微細プロセスデバイスにより
NPNトランジスタを形成し、ビデオアンプを構
成することにより、広帯域の周波数帯域が得られ
ることに気付いた。更に、いわゆる電力増幅回路
を半導体集積回路内に設ける事なく、高出力を得
る回路技術をも開発した。更に上記ペデイスタル
レベルの設定については、ペデイスタルレベルが
表れる期間において出力信号のレベル検出を行
い、そのレベルによつてビデオアンプのペデイス
タルレベルを安定化し得る回路技術を開発した。

〔発明の目的〕

本発明の目的は、広周波数帯域を有し、かつ半
導体集積回路化に好適な増幅回路を提供すること
にある。

本発明の上記ならびにその他の目的と新規な特
徴は、本明細書の記述および添付図面から明らか
になるであろう。

〔発明の概要〕

本発明において開示される発明の概要を述べれ
ば下記の通りである。すなわち、第１の特徴とし
て、出力回路をカレントミラーと高耐圧トランジ
スタのカスコード構成とし、カレントミラーが低
電圧電源で動作し得ることから、前置増幅器とこ
のカレントミラー出力までを一体化集積を達成
し、かつ、高周波化に必須の超微細化において表
面化する、内部素子の耐圧低下の制約を回避する
ことである。

更に、第２の特徴として、ペデイスタルレベル
（直流バイアス）変動を検知、増幅する検出回路
を内蔵させ、この検出回路出力でビデオアンプ初
段のバイアスを制御することで、低電圧電源動作
で表面化する、ダイナミツクレンジの低下、ある
いはビテオアンプに必須のリニアリテイ特性の低
下を阻止するとともに、複数台のデイスプレイ装
置を１台のＤ／Ａ変換器で駆動する場合必要とな
る、高入力インピーダンスの性能を達成すること
である。

尚、集積化にあたつては、ゲイン調整端子、バ
イアス調整端子、あるいは多入力マルチプレクサ
機能等を付加し、高集積化によつて応用範囲を狭
めることなく、かつ、より少ない外付部品で、デ
イスプレイ装置あるいは類似技術を要するプリン
タ等への応用を可能とするものである。

〔発明の実施例〕

以下、第１図〜第４図を参照して本発明を適用
した増幅回路の一実施例を説明する。なお、第１
図は上記増幅回路を適用したデイスプレイ装置の
ブロツクダイアグラム、第２図は上記増幅回路の
回路構成を示すブロツクダイアグラム、第３図は
上記増幅回路の回路図、第４図は回路動作を説明
するための波形図である。

先ず、第１図についてデイスプレイ装置の全体
構造を説明する。

１は電子計算機であり、Ｒ，Ｇ，Ｂの三原色を
表わす色信号をデイジタル信号によつてＤ／Ａ変
換器２に供給する。Ｄ／Ａ変換器２からは、アナ
ログ化されたＲ，Ｇ，Ｂの三原色信号が得られ、
それぞれラインl₁，l₂，l₃を介して増幅回路１１，
１２，１３に供給される。

増幅回路１１〜１３は、それぞれ個別の半導体
集積回路（以下においてICという）にて形成さ
れている。これは各増幅回路１１〜１３を同一半
導体基板上に形成した場合、三原色信号Ｒ，Ｇ，
Ｂが互いに隣接する増幅回路にリークしてクロス
トークが悪化することを低減するためである。

また、各増幅回路１１〜１３を個別のICに形
成することにより、１個のICから発生する熱が
低減されるので、放熱が容易になる、という利点
もある。

各増幅回路１１〜１３によつて増幅された三原
色信号Ｒ，Ｇ，Ｂは、受像管３の各カソードK₁，
K₂，K₃に供給され、三原色信号Ｒ，Ｇ，Ｂのレ
ベルに対応した色彩の画像が映し出される。

ところで、上記各増幅回路１１〜１３は、それ
ぞれ個別のICで形成されているが、実際には同
一の回路構成である。そこで、各増幅回路１１〜
１３の回路構成の説明は、説明の便宜のためＲ信
号を増幅するために設けられた同幅回路１１につ
いて述べる。

第２図について増幅回路１１の回路構成を述べ
る。なお、ICにおいて数字を囲んだ丸は外部接
続端子を示すものである。

２１は前置増幅手段である緩衝増幅器（バツフ
アアンプ）であり、２個の増幅器Ａ，Ｂが設けら
れているが、この回路構成は２個の映像を重複し
た状態で表示する等、いわばデイスプレイ装置の
付加価値を高めるためのものであり、基本的には
１個の増幅器であつてよい。そして、増幅器Ａに
は直流阻止用コンデンサC₁を介して上記Ｒ信号
が供給される。

２２はスイツチ回路であり、上記増幅器Ａ，Ｂ
の出力信号を選択的に後段に伝達するために設け
られている。そして、スイツチ回路２２は、２個
のスイツチS₁，S₂によつて構成されているが、２
個のスイツチS₁，S₂の切り換えは、制御信号Va，
Vbによつて行われる。なお、スイツチS₁，S₂は
両者をともにオン状態になすことができ、何れか
一方のみをオン状態になすことも可能である。

IC外に設けられた抵抗R₁は、増幅回路１１の
利得を所望の値に設定するものであるが、これは
基本値を設定するものであり、利得の微調整は次
段の利得制御回路２４によつて行われる。

利得制御回路２４は、電圧利得を制御する利得
回路２４ａと上記利得回路２４ａを駆動する駆動
回路２４ｂとによつて構成されている。なお、駆
動回路２４ｂは、基準電圧Vref₁と制御信号Vcと
の比較により利得回路２４ａの電圧利得を制御す
る。

２５は電圧−電流変換回路であり、複数のカレ
ントミラー回路、すなわち本実施例においては８
個の並列接続されたカレントミラー回路から構成
されている。この回路構成によれば、２個のカレ
ントミラー回路の出力電流が小電流であつても、
本発明でいう電流合成手段に相当するラインl_Aを
流れる電流は、カレントミラー回路の個数に比例
して大電流になる。

なお、ラインl_Aを流れる電流は、次段の出力回
路２６から電流を吸い込むものである。

出力回路２６は、電流−電圧変換を行うととも
に負荷抵抗R_Lの電圧降下として得られる出力電
圧V_OをカソードK₁に供給するものであり、出力
電圧V_Oの一部は帰還信号Vfを得るため可変抵抗
V_Rにも供給される。

すなわち、出力電圧V_Oは、Ｒ信号や周期信号
を含むものであり、その間にはペデイスタル期間
もある。そして、増幅器Ａ，Ｂの入力端をみると
Ｒ信号が交流成分として供給されているので、直
流バイアスを設定しなければならないが、その電
圧レベルはペデイスタルレベルに設定する必要が
ある。上記帰還信号Vfはこの目的で得るもので
あるが、実際には帰還する必要があるのはペデイ
スタルレベルのみでよい。以下に述べる検出回路
２７は上記目的を達成するために設けられてい
る。

検出回路２７は、基準電圧Vref₂と帰還信号V_O
との比較によりペデイスタルレベルを得る比較器
２７ａ、ペデイスタルレベルが得られる期間にお
いてオン状態に切り換えられるスイツチS₃、ペデ
イスタルレベル期間外においてペデイスタルレベ
ルを保持するコンデンサC₂、増幅器２７ｂ、そ
してペデイスタル期間においてスイツチS₃をオン
状態に切り換える制御回路２７ｃによつて構成さ
れている。なお、制御信号Vdはペデイスタル期
間においてハイレベルに変化する信号であつて、
Ｒ信号のペデイスタル期間に同期して供給される
ものである。

電圧Vpは、ペデイスタルレベルに対応した電
圧であつて、抵抗Ra，Rbを介して増幅器Ａ，Ｂ
のバイアス電圧を所定の電圧レベルに設定する。

なお、増幅回路１２，１３も上記増幅回路１１
と同一の回路構成になされているが、図示の便宜
のため５番端子から10番端子、及び上記各端子に
接続される外付け部品の図示を省略する。

次に第３図及び第４図を参照して、上記増幅回
路１１の回路動作を更に詳細に説明する。なお、
増幅器Ａ，Ｂは同一の回路構成であるので、それ
ぞれの回路部品に共通の符号を付し、増幅器Ｂに
ついては′を付すものとする。更に制御回路２３
ａ，２３ｂ，２７ｃも同一の回路構成であるの
で、それぞれの回路部品に共通の符号を付し、制
御信号２３ｂ，２７ｃに′及び″を付すものとす
る。

２１番端子に供給される電源電圧Vcc₂および
10番端子に供給される電源電圧Vcc₃は、出力回
路２６に供給されている電源電圧Vcc₁より低電
圧である。そして、22番端子と23番端子との２本
の接地ラインが設けられているが、これは電圧−
電流回路２５を流れる電流が大電流であり、この
電流によつてGNDレベルが変動するのを低減す
ることを目的としたものである。すなわち、IC
における接地ラインはインダクタンス分を有して
いるので、高周波分を含む電流が流れると、電圧
降下が発生してGNDレベルが変動し、ひいては
映像が変動する一因となる。しかし、本実施例の
如きIC構造になすことによつて、上記現象を低
減することが可能になる。

増幅器Ａにおいて、トランジスタQ₁は入力ト
ランジスタであつて、Ｒ信号の電圧レベルに対応
して抵抗R₁₁，R₁₂、トランジスタQ₂を流れる電
流を制御する。

トランジスタQ₂，Q₃はカレントミラー回路を
構成しているので、トランジスタQ₃〜Q₅、抵抗
R₁₃，R₁₄を流れる電流も上記トランジスタQ₁に
よつて制御されることになる。

一方、抵抗R₁₅，R₁₆，R₁₇とトランジスタQ₆，
Q₇もカレントミラー回路を構成しているが、こ
れはトランジスタQ₈，Q₉を流れる電流を規定す
るものである。

いま仮りに、Ｒ信号がハイレベルになつてトラ
ンジスタQ₁，Q₂を流れる電流が増大したとする
と、トランジスタQ₃を流れる電流も増大し、そ
の分トランジスタQ₈のベース電流が低減する。
そして、トランジスタQ₈からトランジスタQ₇に
流れていた電流が減少するので、その減少分をダ
イオード接続されたトランジスタQ₉から吸い込
むようになる。従つて、抵抗R₁₈の電圧降下分が
大になり、これが出力電圧として次段に供給され
る。

この場合、制御回路２３ａによつて上記出力電
圧の伝達が以下のように制御される。

制御信号Vaがハイレベルのとき、トランジス
タQ₁₁のエミツタ電圧が高レベルになるので、こ
のトランジスタQ₁₁はオフになり、電圧Vcc₂が抵
抗R₂₁を介してトランジスタQ₁₂に印加される。
そして、トランジスタQ₁₄がオン状態に動作し
て、トランジスタQ₁₅にベース電流が供給され、
オン状態に動作する。なお、トランジスタQ₁₃は
トランジスタQ₁₅のベース電圧がコレクタ電圧以
上に上昇するのを防止するためであり、抵抗R₂₂
はトランジスタQ₁₅にバイアス電圧を供給するも
のである。

このように、トランジスタQ₁₅がオン状態にな
ると、上記抵抗R₁₈を流れる電流が増大し、その
電圧降下分も大になる。この場合、スイツチS₁と
して動作するトランジスタQ₂₁のベース電圧が低
下するので、これがオフになり、増幅器Ａの出力
電圧の伝達が阻止される。

一方、制御信号Vaがローレベルに切り換えら
れたときは、トランジスタQ₁₁がオン状態にな
り、電源Vcc₂、抵抗R₂₁、トランジスタQ₁₁に電
流が流れ、トランジスタQ₁₂のコレクタ電圧が低
下して、トランジスタQ₁₃〜Q₁₅が全てオフにな
る。従つて、抵抗R₁₈には、トランジスタQ₇によ
る吸い込み電流とトランジスタQ₂₁のベース電流
とが流れ、トランジスタQ₂₁がオンとなる。換言
すれば、スイツチS₁が閉状態になり、増幅器Ａの
出力電圧の伝達が行われる。

上記回路動作は、増幅器Ｂ、制御回路２３ｂに
ついても同様に行われる。したがつて、ライン
l₁₁には、制御回路Va，Vbのレベルを変化せしめ
ることにより、増幅器Ａ，Ｂの何れか一方の出力
電圧、又は両方の出力電圧が選択的に表れること
になる。なお、増幅器Ｂは上記増幅器Ａと同様に
動作し、制御回路２３ｂは上記制御回路２３ａと
同様に動作する。

また、増幅器Ａ，Ｂの接地ラインと後述する定
電圧回路１００のラインとは、他の接地ラインと
は別に23番端子を介してGNDされている。これ
は、上記GNDラインのレベル変動が特に初段に
おいて発生すると、後段においてそのまま増幅さ
れ、映像の変動が大になるので、この減少を低減
するためになされたものである。

そして、ラインl₁₁に表れた出力電圧は、２個
の抵抗Ｒ，R₁を介して利得回路２４に供給され
る。

ところで、３１は定電流回路であり、抵抗
R₃₁，R₃₂はトランジスタQ₃₁にバイアス電圧を供
給し、トランジスタQ₃₁を介してトランジスタ
Q₃₂〜トランジスタQ₃₈に供給されるベース電流
を安定化する。そして、抵抗R₃₃，R₃₄はトラン
ジスタQ₃₂を流れる電流を規定し、抵抗R₃₅はバ
イアス電圧を供給する。トランジスタQ₃₃，Q₃₇，
Q₃₈はそれぞれＮ個のトランジスタからなり、そ
の個数によつて、換言すればエミツタ面積に比例
して、所望の電流量が得られるようになされてい
る。

ここで、利得回路２４ａについて述べると、ト
ランジスタQ₄₂，Q₄₃のエミツタ電圧Vxは、上記
出力電圧によつて決定され、トランジスタQ₄₁，
Q₄₄のエミツタ電圧VyはトランジスタQ₃₅及び抵
抗Ｒによつて決定される。抵抗R₃₆，R₃₇は、負
荷抵抗であるが、抵抗R₃₇の電圧降下分として出
力電圧が得られる。

上記利得回路２４ａの出力電圧は、上記エミツ
タ電圧VxとトランジスタQ₄₁〜Q₄₄のバイアス電
圧Vs，Vtとの差電圧によつて制御され、上記バ
イアス電圧Vs，Vtの設定は駆動回路２４ｂによ
つて行われる。

抵抗R₄₁，R₄₂、トランジスタQ₅₁、Q₅₂，Q₅₃及
びトランジスタQ₅₂，Q₅₃の各ベース抵抗Ｒは、
カレントミラー回路を構成し、トランジスタ
Q₅₄，Q₅₅等を流れる電流を決定する。また、抵
抗R₄₃，R₄₄はトランジスタQ₅₄にバイアス電圧を
供給するが、これと同時に電圧Vref₁₁も供給され
る。

一方、抵抗R₆₁，R₆₂、トランジスタQ₇₁，Q₇₂，
Q₇₃及びトランジスタQ₇₂、トランジスタQ₇₃の各
エミツタ抵抗Ｒは、カレントミラー回路を構成
し、トランジスタQ₆₁〜Q₆₄を流れる電流をエミ
ツタ側において規定する。また、上記トランジス
タQ₆₁〜Q₆₄のコレクタ側はトランジスタQ₆₅，
Q₆₆によつて所定の電流に規定される。なお、上
記トランジスタQ₆₅，Q₆₆のベース電圧は、抵抗
R₇₁，R₇₂、トランジスタQ₈₁，Q₈₂，Q₈₃によつて
構成された定電圧回路１００によつて所定電圧レ
ベルに保持される。

そして、トランジスタQ₆₁，Q₆₂を流れる電流
によつて決定される電圧Vsと、トランジスタ
Q₆₃，R₆₄を流れる電流によつて決定される電圧
Vtとは、以下に述べるように電圧Vref₁₁とVref₁₂
とによつて決定される。

すなわち、電圧Vref₁₂は、抵抗R₄₅を介してト
ランジスタQ₆₁，R₆₂の各ベースに供給される一
方、抵抗R₄₆〜R₄₈を介してトランジスタQ₆₃，
Q₆₄の各ベースに供給されている。したがつて、
この状態では、抵抗R₄₆〜R₄₈の電圧降下分だけ
トランジスタQ₆₁，Q₆₂は高レベルになる。

ところが、トランジスタQ₅₄はオン状態である
から、トランジスタQ₅₅，Q₅₆で構成されたカレ
ントミラー回路が動作し、トランジスタQ₅₇，
Q₅₈、抵抗R₄₉を介して出力電流が得られる。ト
ランジスタQ₅₃を流れる電流は所定の電流量に規
定されているので、上記出力電流は抵抗R₄₈を介
してトランジスタQ₆₃，Q₆₄のベースに流れる。
そこで、トランジスタQ₆₄，Q₆₅を流れる電流も
増大し、これに対応して電圧Vtが上昇する。故
に、抵抗R₄₅〜R₄₇は、いわゆるアツテネータと
して機能し、アツテネータの切り換え動作が電圧
Vref₁₁によつて行われ、電圧Vs，Vtがアツテネ
ータ出力に相当する。

利得回路２４ａにおいて、Vs−Vyの電圧差に
よつてトランジスタQ₄₁がオンになり、抵抗R₃₇
を流れる電流が決定され、これと同時にVt−Vx
の電圧差によつてトランジスタQ₄₃もオンにな
る。抵抗R₃₇には、トランジスタQ₄₁，Q₄₃の和の
電流が流れ、抵抗R₃₇による電圧降下分が拡大さ
れる。すなわち、電圧Vs，Vtよつて倍掛けの増
幅が行われることになる。また、上記回路動作か
ら明らかなように、利得回路２４ａは電流−電圧
変換動作も行うものである。

利得回路２４ａの出力電圧は、次段の電流−電
圧変換回路２５に供給されるが、この回路にはオ
フセツト電圧調整回路３１も関連している。

上記調整回路３１において、抵抗R₈₁，R₈₂は
トランジスタQ₉₁，Q₉₂にバイアス電圧を供給し、
抵抗R₈₃，R₈₄はトランジスタQ₉₃にバイアス電圧
を供給する。そして、抵抗VR₂を制御すると、ト
ランジスタQ₉₃のバイアス電圧が変化するので、
トランジスタQ₉₁，Q₉₂、抵抗R₈₆を流れる電流が
制御され、抵抗R₈₆の電圧降下分が調整される。
この電圧降下分が、電圧−電流変換回路２５のオ
フセツト調整に利用される。

次に、電圧−電流変換回路２５の回路動作を説
明する。しかし、本回路は８組の電圧−電流変換
回路２５ａ〜２５ｈによつて構成され、しかも回
路構成が同一であることから、回路２５ａに付い
て説明する。

トランジスタQ₁₁₁，Q₁₁₃には電源Vcc₃供給さ
れ、抵抗R₉₁，R₉₂、トランジスタQ₁₁₂，Q₁₁₃を流
れる電流は利得回路２４ａの出力電圧によつて制
御される。トランジスタQ₁₁₂とQ₁₁₄及びQ₁₁₅とは
カレントミラー回路を構成しているので、トラン
ジスタQ₁₁₃によつてトランジスタQ₁₁₂〜Q₁₁₅のベ
ース電流を制御することにより、トランジスタ
Q₁₁₆のベース電流も制御される。この際、上記調
整電圧によつて、トランジスタQ₁₁₇，Q₁₁₈を流れ
る電流が制御され、トランジスタQ₁₁₆のベース電
流の微調整がなされる。

トランジスタQ₁₁₆は、カレントミラー回路を構
成するトランジスタQ₁₂₁，Q₁₂₂にベース電流を供
給するが、その電流量は利得回路２４ａの出力電
圧に対応して変化するものである。従つて、出力
回路２６、ラインl_AからトランジスタQ₁₂₂，抵抗
R₉₇を介して流れる電流は、利得回路２４ａの出
力電圧、更に遡ればＲ信号の電圧レベルに対応し
て変化することになる。

説明の便宜のため、１個の電圧−電流変換回路
２５ａに吸い込み電流をIaとすると、これと同一
量の電流が各電圧−電流変換回路２５ｂ〜２５ｈ
によつて吸い込まれる。この結果、ラインl_Aを介
して出力回路２６から吸い込まれる電流は、8Ia
の電流量になる。

そして、電流Vcc₁から抵抗R_L、出力コンデン
サの影響を排除するＮチヤネルのMOSトランジ
スタQ_a、ベースが交流的に接地されているトラ
ンジスタQbを介して、上記8Iaの電流が電圧−電
流変換回路２５によつて吸い込まれる。そして、
上記の如く出力電圧Voが得られ、これが受像管
のカソードK₁に供給される。抵抗R₁₀₀、VRはペ
デイスタルレベルをクランプするための帰還回路
を構成し、第４図に示すように波形の帰還信号
Vfが検出回路２７に供給される。なお、ペデイ
スタルレベルは、同図のＰに相当する。

次に、検出回路２７の回路動作を説明する。

抵抗R₁₁₁、トランジスタQ₁₃₁〜Q₁₃₈、そして各
トランジスタQ₁₃₁〜Q₁₃₈のベースに接続された抵
抗Ｒは、定電流回路を構成するものである。

トランジスタQ₁₄₁，Q₁₄₂は比較回路２７ａを構
成し、抵抗R₁₂₁，R₁₂₂は基準電圧Vref₂を得るも
のである。トランジスタQ₁₄₃，Q₁₄₄はクランパー
であり、そのバイアス電圧は抵抗R₁₂₃，R₁₂₄、ト
ランジスタQ₁₂₅によつて供給される。

比較回路２７ａによつてペデイスタルレベルＰ
が検出されると、トランジスタQ₁₄₆が駆動され、
スイツチS₃に電流が供給される。

一方、スイツチS₃を構成するトランジスタ
Q₁₄₇，Q₁₄₈にはトランジスタQ₁₄₉，Q₁₅₁，Q₁₅₂抵
抗R₁₂₆で構成された定電流回路からベース電流が
供給されるが、スイツチS₃は制御回路２７ｃによ
つて開閉制御がなされる。

制御信号Vdは、上記ペデイスタルレベルＰの
期間に対応してローレベルになり、その他の期間
ではハイレベルを保持するようになされている。
制御信号Vdがハイレベルのとき、上記制御回路
２３ａで述べたような回路動作が制御回路２７ｃ
においても行われ、トランジスタQ₁₅″がオン状
態に動作する。

一方、制御信号Vdがローレベルの期間におい
ては、上記トランジスタQ₁₅″はオフ状態となる。
そして、トランジスタQ₁₅″がオフのときは、レ
ベルシフターとして設けられたトランジスタ
Q₁₅₃，Q₁₅₄を介しての電流吸い込みがなく、トラ
ンジスタQ₁₄₇がオン状態になり、トランジスタ
Q₁₄₈がオフになる。

従つて、比較回路２７ａの出力信号のペデイス
タルレベルは、抵抗R₁₂₇を介して記憶素子として
設けられたコンデンサC₂に充電され、そのレベ
ルが記憶される。

上記動作に対し、トランジスタQ₁₅″がオン状
態のときは、トランジスタQ₁₄₈がオン状態にな
り、抵抗R₁₂₇、トランジスタQ₁₄₈，Q₁₃₇、抵抗Ｒ
を介してコンデンサC₂の放電を行う。この動作
は繰り返して行われ、抵抗R₁₂₈を介して比較回路
を構成するトランジスタQ₁₆₁に帰還信号Vfのレ
ベルに対応した直流電圧が供給されることにな
る。トランジスタQ₁₆₂のバイアス電圧は、抵抗
R₁₃₂、トランジスタQ₁₆₃等で構成された定電圧回
路によつて所定の電圧レベルに保持される。従つ
て、トランジスタQ₁₆₄，Q₁₆₂を流れる電流は、コ
ンデンサC₂の充電電圧によつて変化し、その変
化レベルは帰還信号Vfのレベル変化に対応する。

トランジスタQ₁₆₄，Q₁₆₅，Q₁₆₆、抵抗R₁₃₆はカ
レントミラー回路を構成しているので、上記電流
変化はトランジスタQ₁₆₆から抵抗Ra，Rbを介し
てトランジスタQ₁，Q₁′に供給されるベース電流
の変化となる。すなわち、増幅器Ａ，Ｂの直流バ
イアスは、Ｒ信号のペデイスタルレベルによつて
所定のレベル値に保持される。したがつて、上記
のようにＲ信号を交流成分で供給しても、受像管
に映しだされる映像の変動を低減し得る。

以上、本発明の実施例について詳細に説明し
た。以下では、、前記実施例を基に本発明の特徴
と、それによつて得られる効果を具体的に説明す
る。

第３図において、本ビデオアンプの出力回路構
成は、カレントミラーの出力側トランジスタQ₁₁₂
と、バイポーラトランジスタQ_B、およびMOSト
ランジスタQ_Aのカスコード結合としている。ト
ランジスタQ_AおよびQ_Bは、そのいずれかを省略
しても実用化可能であるが、実施例では、Q₁₁₂の
アーリ効果によるゲインの非直線性化を改善する
ため、先ずコンダクタンス（gm）の小さいバイ
ポーラトランジスタQ_Bをカスコードし、さらに
高耐圧化のためMOSトランジスタQ_Aをカスコー
ド化したものである。この様な構成によれば、出
力のリニアリテイは、出力のエミツタ抵抗R₉₇の
値には依らず、R₉₇は例えば1Ω程度でも充分実用
化でき、例えば0.3Aの電流を流しても、その電
圧降下は0.3Aである。従つて、Q₁₂₂に必要なコレ
クタ電圧も5V程度で充分であり、このカレント
ミラー出力トランジスタQ₁₂₂を前置増幅回路と一
体化しても、電力消費は微小であり、低電源電圧
で動作し得るから、高周波化に有利な微細化プロ
セスを使用して、前置増幅器と出力部電流駆動ト
ランジスタとを同一チツプに集積できる効果があ
る。

次にQ₁₄₁を入力とし、Q₁₆₆およびQ₁₃₃を出力と
する検出回路２７は、その出力で増幅器初段の
Q₁のバイアスを制御するように構成されており、
又、緩衝増幅器２１から電圧−電流変換回路２５
および出力部２６は全て直流結合されている。こ
の構成によれば、直流阻止された入力を受信して
も、直流阻止によつて生起される動作バイアス電
圧の変動を生ずることなく、各部のペデイスタル
レベルのバイアス電圧は一定に動作し得るから、
動作ダイナミツクレンジを最小化でき、低電圧電
源で動作し得る効果がある。

また、トランジスタQ₁のバイアスを制御する
ため、検出回路２７と接続される抵抗Raは、例
えば100KΩ程度の高抵抗値としても、充分その
目的を達成し得るから、固定バイアス方法に比
べ、緩衝増幅器の入力インピーダンスを約１桁増
加することができる効果があり、入力の反射ロス
を小さくでき、反射歪の小さい高精度画面を再生
し得る効果がある。

さらに、前記ペデイスタルレベルのバイアス電
圧一定の効果は、利得制御回路２４ａの入力にも
適用されているから、以下の効果がある。すなわ
ち、利得制御部３１の入出力電圧ゲインG_Aは、
駆動回路２４ｂの出力条件一定のもとでは近似的
に G_A≒ＫR₃₇／R₁ …(1) 但し、Ｋは駆動回路２４ｂの出力条件によつて
定まる比例定数 で表わすことができる。

ところが、さらに厳密には、 G_A＝ＫR₃₇／R₁＋r_E43 …(2) 但し、r_E43はトランジスタQ₄₃のエミツタ抵抗
となり、このr_E47はQ₄₃に流れるエミツタ電流に
よつて変わる。

従つて、もし、ペデイスタルレベルにおける入
力すなわち、Q₄₃のエミツタ電圧とQ₂₂のエミツ
タ電圧の差が一定していないと、Q₄₃のエミツタ
電流が変動して、これによつて(2)式から明らかな
様にゲイン変動を生ずることになるが、本発明に
よれば、検出回路２７の出力は、利得制御回路２
４ａの入力部以前の緩衝増幅器初段にフイードバ
ツクされているから、上記ゲインの変動を阻止で
きる効果がある。

次に、第２図において、緩衝増幅器２１は、
Ａ，Ｂの２つを持ち、マルチプレクサスイツチ２
２を通して出力に接続する構成をもち、各緩衝増
幅器ＡおよびＢは検出回路２７の出力によつてバ
イアスが制御されている。本構成によれば、各緩
衝増幅器Ａ，Ｂには、同一バイアスが印加されて
いるから、ＡとＢを切替えたとき、出力電位が変
動して出力画像にちらつきを与える等のハザード
を防止する効果がある。

また、第２図において、緩衝増幅器２１から利
得回路２４ａの結合のために各々端子を引出し、
各部抵抗R₁により結合する構成としている。本
構成によれば、R₁の抵抗を変えることにより、
結合ゲインの設定利用範囲を拡大し得るばかりで
なく、例えばR₁と並列にコンデンサを接続する
等によつて周波数−ゲイン特性を容易に調整し得
る効果がある。

次に第３図のオフセツト調整回路３１は、外部
制御端子を有し、その制御極性は、検出回路２
７の出力と結合したとき、ペデイスタルレベルを
一定化できる様に構成されている。本構成によれ
ば、検出回路２７の24番出力端子と該端子とを
外部抵抗等で結合することにより、出力ペデイス
タルレベルを安定化できる効果がある。すなわち
先に説明した、検出回路２７を緩衝増幅器２１に
のみ結合した場合では、中間の利得制御回路２４
ａで利得を零に絞つたとき、出力ペデイスタルレ
ベルの安定化機能を逸脱する可能性を有するが、
上記の外部結合を付加することで、これを防止す
ることができ、利得制御範囲を零まで絞つても、
出力ペデイスタルレベルを安定化できる効果があ
る。

以上に本発明者によつてなされた発明を実施例
に基づき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることは言うまでも
ない。

例えば、緩衝増幅器は更に多数設けてもよい。
また、制御回路２３についても同様である。更
に、電圧−電流変換回路の数についても、使用目
的に合わせて任意に変更し得る。先にも述べた
が、Ｒ，Ｇ，Ｂの増幅回路を同一チツプ上に設け
てもよい。

以上の説明では、主として本発明者等によつて
なされた発明をその背景となつた利用分野である
ビデオアンプに適用した場合について説明した
が、それに限定されることなく、例えばオシロス
コープの如く広帯域の増幅回路を必要とする計測
機器に利用することができる。

更に、デイジタル信号による通信機能にも利用
することができる。

また、オーデイオ機器に利用してもよい。

〔発明の効果〕

本発明である半導体集積化した増幅器により、
広周波数帯域かつ高出力の増幅を行うことができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すデイスプレイ
装置にブロツクダイアグラムを示し、第２図は上
記デイスプレイ装置に応用される増幅回路のブロ
ツクダイアグラムを示し、第３図は上記増幅回路
の回路図を示し、第４図は回路動作を説明する波
形図を示す。 １……電子計算機、２……Ｄ／Ａ変換器、３…
…受像管、１１……増幅回路、２１……緩衝増幅
器、２２……スイツチ回路、２３……制御回路、
２４……利得制御回路、２５……電圧−電流変換
回路、２６……出力回路、２７……検出回路、l_A
……信号合成手段、Vf……帰還信号、Vd，Va，
Vb……制御信号、Vo……出力電圧、Q₁〜Q₁₆₆…
…トランジスタ、R₁〜R₁₃₇……抵抗、IC……半
導体集積回路。

Claims (1)

1. 【特許請求の範囲】 １ 広周波数帯域の信号を増幅する増幅回路にお
   いて、入力信号を増幅する広周波数帯域の前置増
   幅手段と、オフセツト電圧調整手段と、前記前置
   増幅手段からの出力信号と前記オフセツト電圧調
   整手段により設定されたオフセツト調整電圧との
   偏差の電圧レベル変化を電流変化に変換し、該電
   流信号をトランジスタの実効面積比に比例した電
   流増幅作用を有するカレントミラー回路により増
   幅する複数の電圧−電流変換手段とを有し、前記
   前置増幅手段と、前記複数の電圧−電流変換手段
   とを同一半導体基板上に形成したことを特徴とす
   る増幅回路。 ２ 広周波数帯域の信号を増幅する増幅回路にお
   いて、入力信号を増幅する広周波数帯域の前置増
   幅手段と、該前置増幅手段からの出力信号の利得
   を制御する利得制御手段と、該利得制御手段から
   の出力信号の電圧レベル変換を電流変化に変換し
   該電流信号をトランジスタの実効面積比に比例し
   た電流増幅作用を有するカレントミラー回路によ
   り増幅する複数の電圧−電流変換手段と、該複数
   の電圧−電流変換手段の出力電流を合成し、高出
   力電圧を得る電流合成手段と、該電流合成手段か
   らの高出力電流を電流−電圧変換して得られる出
   力信号と基準電圧とを比較して所定の電圧レベル
   を規定し、該電圧レベルを前記前置増幅手段の入
   力に印加して、入力信号の直流レベルを規定する
   検出手段とを有し、前記前置増幅手段と、前記利
   得制御手段と、前記複数の電圧−電流変換手段
   と、前記電流合成手段と、前記検出手段とを同一
   半導体基板上に形成したことを特徴とする増幅回
   路。 ３ 特許請求の範囲第２項において、入力信号と
   して映像信号を入力し、前記検出手段の基準電圧
   をペデイスタルレベルに設定して、出力信号を受
   像管のカソードに印加することを特徴とする増幅
   回路。 ４ 特許請求の範囲第２項において、前記検出手
   段は、出力信号と基準電圧とを比較する比較回
   路、前記比較回路の出力電圧の伝達を制御するス
   イツチ回路、前記スイツチ回路の開閉を前記出力
   信号の所定のレベル位置に対応して制御する制御
   回路、前記スイツチ回路を介して供給される電圧
   信号の電圧レベルを記憶する記憶素子、前記記憶
   された電圧レベルに基づき前記前置増幅手段の入
   力側の直流レベルを規定する信号伝達経路、とか
   らなる負帰還経路で構成したことを特徴とする増
   幅回路。 ５ 特許請求の範囲第２項において、前記前置増
   幅器の出力および利得制御手段の入力に端子を設
   けて外部に引出し、前記前置増幅器と利得制御手
   段の結合を外部で行うようにしたことを特徴とす
   る増幅回路。 ６ 特許請求の範囲第２項において、検出手段の
   出力、および電圧−電流変換手段のオフセツトを
   調整するための調整制御端子を設けて外部に引出
   し、検出手段出力とオフセツト調整制御端子を外
   部で結合できるようにしたことを特徴とする増幅
   回路。