KR930004638B1 - 고주파 보상을 갖는 비디오 신호 처리 장치 - Google Patents

고주파 보상을 갖는 비디오 신호 처리 장치 Download PDF

Info

Publication number
KR930004638B1
KR930004638B1 KR1019850006154A KR850006154A KR930004638B1 KR 930004638 B1 KR930004638 B1 KR 930004638B1 KR 1019850006154 A KR1019850006154 A KR 1019850006154A KR 850006154 A KR850006154 A KR 850006154A KR 930004638 B1 KR930004638 B1 KR 930004638B1
Authority
KR
South Korea
Prior art keywords
signal
output
video
video signal
high frequency
Prior art date
Application number
KR1019850006154A
Other languages
English (en)
Other versions
KR860002211A (ko
Inventor
힌 베르너
Original Assignee
알 씨 에이 라이센싱 코포레이션
글렌 에이취.브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 라이센싱 코포레이션, 글렌 에이취.브르스틀 filed Critical 알 씨 에이 라이센싱 코포레이션
Publication of KR860002211A publication Critical patent/KR860002211A/ko
Application granted granted Critical
Publication of KR930004638B1 publication Critical patent/KR930004638B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
    • H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

내용 없음.

Description

고주파 보상을 갖는 비디오 신호 처리 장치
제1도는 본 발명의 원리에 따라 디지탈 비디오 신호 처리 기술을 사용하며 키네스코프에 대한 구동 장치를 포함하는 칼라텔레비젼 수상기의 부분도.
제2a도 및 제2b도는 제1도의 키네스코프 구동 장치와 함께 사용하는 출력 회로의 도시도.
* 도면의 주요부분에 대한 부호의 설명
10 : 비디오 신호원 20 : 구동수단
25 : 영상 디스플레이 수단 24a : 휘도 조절 전극
31,32 : 결합수단 38,40,41 : 접속수단
본 발명은 소정의 고주파 응답을 유지하도록 설계된 비디오 신호 처리 시스템의 영상 디스플레이 장치를 구동하는 비디오 출력 회로에 관한 것이다. 특히 본 발명은 디지탈 비디오 신호 처리 기술을 사용하는 시스템에 유용하게 이용되는 고주파 보상 구동 증폭기에 관한 것이다.
텔레비젼 수상기 혹은 비디오 모니터와 같은 비디오 신호 처리 시스템에서, 디스플레이될 비디오 신호 정보는 비디오 출력 구동 증폭단의 고레벨 출력으로부터 예를 들면 키네스코프와 같은 영상 디스플레이 장치의 휘도 조절 전극에 인가된다. 상기 구동단은 처리되는 비디오 신호의 대역폭과 일치하는 충분히 넓은 대역폭을 가져야 한다. 특히 구동단은 비디오 신호의 고주파 성분과 관련된 정밀한 영상의 상세 정보가 디스플레이된 영상에서 보존되도록 충분한 고주파 응답을 나타내야 한다.
키네스코프 구동단의 고주파 응답을 유지하기 위한 공지된 기술은 키네스코프 구동단을 궤환 구성에 사용하는 것이다. 또다른 공지된 기술은 고주파 신호 성분에 대한 구동단의 응답을 향상시키기 위하여 구동단의 출력 회로에 포함된 하나이상의 “피킹”(peaking)코일을 사용하는 것이다. 그러나 여기에서 알 수 있듯이 궤환 구동 증폭기 혹은 피킹 코일의 사용이 적절하지 못하거나 바람직하지 못할 수도 있다. 구동 증폭기에 궤환을 사용하는 것은 초단파 신호를 처리하기 위한 광대역 시스템에서와 같이 구동기의 불안정성을 초래할 수 있다. 어떤 상황에서 피킹 코일은 예를 들면 텔레비젼 수상기의 편향 회로에 의해 발생된 자기장에 관련된 방해성분을 픽업(pick up)할 수도 있다. 이러한 방해 성분은 비디오 신호의 블랙 기준 레벨을 왜곡시킬 수 있으며 따라서 자동적으로 바이어스를 제어하기 위해 비디오 신호 블랙 레벨이 모니터되는 시스템에서 특히 문제가 된다.
따라서, 여기에서는 향상된 고주파 응답을 발생하기 위해 궤환 또는 피킹 코일을 필요로 하지 않는 구동장치를 서술하고 있다. 여기에 기술된 구동장치에서는 구동단에 의해 처리되는 비디오 신호가 구동단으로부터의 비디오 출력 신호와 주어진 진폭 및 위상관계에 따라 결합되어 비디오 출력 신호에 없는 고주파 성분을 나타내는 합성 고주파 신호를 발생시키도록 되어 있다. 합성 신호는 그렇지 않으면 비디오 출력 신호가 나타내는 고주파 결핍을 보상하기 위해 구동단의 입력에 인가된다.
기술된 구동단의 한 실시예에서, 구동기는 고레벨 신호 출력 및 이 고레벨 신호 출력에 대해서 상보 위상을 갖는 비교적 저레벨의 비디오 신호 출력을 나타내며, 비디오 신호는 상기 고레벨 신호 출력으로부터 키네스코프에 연결되어 있다. 저레벨 비디오 신호는 주어진 비율로 고레벨 비디오 신호와 결합되며 합성 고주파 결합 신호는 비디오 출력 구동기의 고주파 응답을 개선하기 위해 구동기의 입력에 AC접속된다(AC coupled).
본 발명의 특징에 따르면, 구동단은 아날로그 비디오 신호의 디지탈 입력값을 수신하여 키네스코프의 휘도 조절 전극을 직접 구동시키기 위한 크기를 갖는 고레벨 출력 아날로그 비디오 신호를 제공하는 디지탈 대 아날로그 신호 변환기에 해당한다.
제1도에서, 비디오 신호원(10)으로부터의 아날로그 칼라 텔레비젼 비디오 신호는 아날로그 대 디지탈 변환기(ADC)(12)에 의해 디지탈(2진수) 형태로 변환된다. ADC(12)로부터의 디지탈 신호는 휘도 및 색도 신호 처리 회로망을 포함하는 디지탈 비디오 신호처리기(14)와 처리된 휘도 및 색도 신호를 결합하는 회로망에 의해 처리되어 복수의 출력 칼라 영상 대표 신호(r, g 및 b)를 발생시킨다. 이 실시예에서 r, g 및 b신호는 각각 2진수형태(20…27)의 8비트 디지탈 신호로 나타내어진다. ADC회로망(12)과 디지탈 비디오 신호 처리기(14)는 ITT상사 공보 “VLSI디지탈 TV시스템-DIGIT 2000”에 기술된 바와 같이 세계적인 반도체 그룹(서독, 프라이부르크)인 ITT상사(International Telephone and Telegraph Corporation)에 의해 최근 소개된 것과 같은 디지탈 텔레비젼 신호 처리 시스템에서 사용된 형태의 것이 될 수 있다. 상기 시스템에서, 칼라 비디오 신호는 디지탈(2진수) 형태로 처리된 후에 영상 디스플레이 키네스코프에 접속되기 전에 디지탈 대 아날로그 변환기에 의해 아날로그 형태로 변환된다. 아날로그 칼라 비디오 신호는 키네스코프의 휘도 조절 캐소드 전극을 구동하기에 적당한 높은 레벨로 비디오 신호를 제공하는 아날로그 버퍼 증폭기 및 비디오 출력 키네스코프 구동 증폭기를 통하여 키네스코프에 접속된다.
하지만 본 시스템에서, 처리기(14)로부터의 r, g 및 b디지탈 비디오 신호는 각각 디지탈 대 아날로그 변환기/구동기단(20R, 20G 및 20B)의 2진 입력에 인가된다. 구동기(20R, 20B 및 20G)로부터의 고레벨 R, G 및 B아날로그 출력 신호는 각각 칼라 키네스코프(25)의 캐소드 휘도 조절 전극(24a, 24b 및 24c)에 직접 인가된다. 변환기/구동기단이 구조나 동작에 있어서 서로 유사하므로, 구동기(20R)의 구조 및 동작에 대하여만 상세히 기술한다.
8비트(20…27)디지탈 신호(r)는 버퍼와 레벨 시프트 회로를 포함하는 입력 인터페이스 회로망(30)에 접속된다. 인터페이스(30)로부터의 디지탈 출력 신호는 각각 전자 전류 스위치(S0-S7)의 제어 입력에 접속되며, 이들 스위치의 입력은 각각 2진 가중 정전류원(binary weighted constant current source)(I0-I7)에 접속되어 있다. 각 스위치(S0-S7)는 제1 및 제2신호 출력을 갖는다. 제1아날로그 출력은 공통으로 단자(T1)를 통하여 저항(31 및 32)을 포함하는 저항성 전압 분배기에 연결되어 있다. 제2출력은 각각 관련 고전압 MOS출력 트랜지스터(Q0-Q7)의 소오스 전극에 별개로 연결되어 있으며, 이 트랜지스터는 서독 무니히의 지멘스로부터 입수가능한 BSS93형 소자나 서독, 프라이부르크의 ITT로부터 입수가능한 BS107형 소자와 같은 증가형 VMOS(수직형 MOS)FET이다.
WMOS트랜지스터(Q0-Q7)는 그 자체만 또는 스위치(S0-S7), 전류원(I0-I7) 및 인터페이스 회로망(30)과 함께 공통 집적 회로 기판에 직접 구성될 수 있는 수직 구조(수평 구조에 대하여)의 반도체 소자이다.
VMOS소자의 구조에 관한 정보는 예를 들면 미국 특허 제4,364,073호에 기재되어 있다. 한 형태의 VMOS소자의 물리적 구조는 또한 발명의 명칭이 “디지탈 대 아날로그 변환기”인 1984년 8월 27일 제출된 미국 특허 출원 제644,397호에 도시되어 있다. 후자의 출원은 텔레비젼 수상기의 키네스코프와 같은 영상 디스플레이 장치의 고전압 휘도 조절 전극을 직접 구동시킬 수 있는 VMOS디지탈 대 아날로그 신호 변환기에 대해 기술하고 있다. 특히 후자의 출원에는 복수의 VMOS출력 소자의 소오스 영역의 크기가 고주파 응답을 유지하고 전력 소모를 감소기키도록 설계된 유용한 변환기/구동기단에 대하여 기술되어 있다.
VMOS출력 소자의 수직 구조는 높은 브레이크다운 전압 규격을 가져 키네스코프의 고전압 캐소드 전극을 직접 구동시키는 것이 가능한 이들 소자의 제조를 용이하게 한다. VMOS FET출력 소자는 동일한 턴온 및 턴오프 지연을 가지며 특히, 바이폴라 트랜지스터의 고전압 스위칭 특성에 비해서 불필요한 스위칭 과도현상(글리치“glitch”)을 피하는 상호 균일한 고전압 고속 스위칭 특성을 나타낸다. VMOS출력 소자의 턴온 및 턴오프 시간은 스위칭되는 전압의 크기에 의해 영향받지 않으며, 그로인해서 고전압 키네스코프 구동이 가능하다. 게다가, VMOS기술은 공통 게이트 전극 및 공통 드레인 전극을 가진 저렴한 직접 VMOS소자 어레이의 제조를 가능하게 한다.
출력 소자(Q0-Q7)의 게이트 전극들은 기준 전원(+V)에 공통 접속되어 있고 출력소자(Q0-Q7)의 출력 드레인 전극들은 출력 부하 임피던스(35)에 공통으로 접속되어 있으며 고레벨 아날로그 신호(R)가 출력 부하 임피던스 양단에 발생되어 출력단자(T2)에 나타난다. 이와 같이 소자(Q0-Q8)는 스위치(S0-S7)를 경유하여 각각의 소오스전극에 전도되는 전류에 대하여 이득 1인 전류 증폭기로서 공통 게이트 구성으로 접속되어 있다.
전류원(I0-I7)으로부터의 전류는 인터페이스(30)로부터의 2진수 출력신호(20…27)의 논리 상태에 의해 결정되는 스위치(S0-S7)의 개별 위치에 따라 전류 스위치(S0-S7)에 의해 단자(T1) 또는 출력소자(Q0-Q8)로 흐른다. 아날로그 키네스코프 캐소드 구동 전압은 부하저항(35)값과 부하저항(35)에 흐르는 소자(Q0-Q7)의 결합 드레인 전류의 크기의 함수로서 단자(T2)에서 나타난다. 단자(T2)에 발생된 신호의 적절한 저역통과 필터링은 부하저항(35)은 키네스코프 캐소드에 연관된 캐패시턴스에 의해 제공된다.
단자(T1)에서 저항(32)의 양단에 발생한 아날로그 신호 전압 성분(
Figure kpo00001
)은 저항(35) 양단에 발생한 아날로그 캐소드 구동 신호 전압의 반대(상보) 위상의 것에 해당하는데, 그것은 전압 성분(S)이 스위치(S0-S7)의 작용에 의하여 소자(Q0-Q7)의 공통 접속된 드레인 전극에 연결되어 있지 않은 전류(I0-I7)의 합에 응답하여 발생하기 때문이다. 저항(35)의 양단에 발생된 구동 신호 전압의 상보 위상을 갖는 신호(
Figure kpo00002
)는 다음에 기술될 구동단의 고주파 응답을 개선하기 위해 사용된다.
상술된 고전압 변환기/구동기 장치는 변환기/구동기단의 다음에 부가적인 증폭단이 없이 직접 키네스코프의 캐소드 전극을 구동할 수 있으며, 직접 회로로 구성될 수 있다. 전류 스위치(S0-S7) 및 전류원(I0-I7)으로서 사용하기 적절한 회로는 1984년 8월 27일 제출된 미국 특허 출원 제644,398호, 명칭 “디지탈 비디오 신호 처리 시스템에서의 키네스코프 구동기 Kinescope Driver in a Digital Video Signal Processing System”에 기술되어 있다.
단자(T2)에 발생된 비디오 출력 신호의 고주파 보상은 여러가지 이유로 요구된다. 예를 들면, 큰값의 부하저항(35)이 전력을 보존하기 위해 선택될 수도 있으나, 이러한 큰값의 저항은 기생 출력 캐패시턴스와의 상호 작용에 기인하여 출력 신호의 고주파 응답의 열화를 야기시킨다. 출력 고주파 응답은 또한 특히 매우 넓은 신호 대역폭이 요구될 때, 출력 저항(35)값이 비교적 작은데도 불구하고 큰값의 기생 출력 캐패시턴스의 존재로 인해 열화될 수도 있다.
구동단의 고주파 보상은 드레인 출력 전극이 출력 단자(T2)에 접속된 VMOS 트랜지스터(Q8), 출력단자(T2)와 접지 기준 전위 사이에 접속된 전압 분배 저항(31 및 32), AC결합 캐패시터(38) 및 트랜지스터(Q8)의 게이트 및 소오스 전극에 각각 접속된 콜렉터 출력을 갖는 에미터 접속 트랜지스터(40 및 41)를 포함하는 회로에 의해 이루어진다. 캐패시터(38)에 의해 단자(T1)에서 트랜지스터(41)의 베이스 입력 전극으로 전달되는 신호는 트랜지스터(40 및 41)의 상대 전도(relative conduction)를 제어하는 역할을 하며, 그에 의하여 출력 저항(35)에 의해 전도되는 전류의 크기와 트랜지스터(Q8)의 전도를 제어한다. 트랜지스터(43)는 트랜지스터(40 및 41)에 대한 전류원으로 동작한다. 트랜지스터(40 및 41)의 베이스 전극에 대한 바이어스는 기준전압(VR)의 전원(45)과 바이어스 결합 저항(46 및 48)에 의해 제공된다.
출력단자(T2)로부터 비디오 출력 신호의 전압 분배된 것은 단자(T1)에 나타난다. 단자(T2)에 발생된 비디오 신호 및 그에따라 단자(T1)에 발생된 비디오 신호는 출력 저항(35)의 값이 전력 소모를 감소시키기 위하여 크게될 때 감쇠된 고주파 응답을 나타낸다. 저항(32)은 스위치(S0-S7)의 상보 출력에서 유도되는 비교적 광대역, 저레벨인 상보위상을 갖는 비디오 신호(
Figure kpo00003
)를 단자(T1)에 발생시키도록 비교적 낮은 값을 나타낸다. 따라서 낮은 임피던스의 단자(T1)에서의 “광대역”신호(
Figure kpo00004
)는 단자(T2)에서 발생된 “협대역”비디오 출력 신호에 비해서 비교적 비감쇠된 고주파 특성(unattenuated high frequency characteristic)을 나타낸다.
단자(T2)로부터의 비디오 출력 신호의 소정의 부분이 단자(T1)에서 상보 위상이 광대역 비디오 신호(
Figure kpo00005
)와 결합되도록 하기 위해 저항(31 및 32)의 상대값이 선택된다. 특히, 결합되는 상보 위상을 갖는 신호의 상대 크기는 더 낮은 저주파 신호 성분이 단자(T1)에서 상쇄되어, 결합되는 신호의 고주파 성분에서의 차이를 나타내는 잔류 고주파 성분을 남기도록 되어 있다. 이 잔차(residual difference) 신호는 캐패시터(38)를 통해 트랜지스터(41)의 베이스 입력에 접속된 고주파 에러 정정 신호에 해당한다. 캐패시터(38)는 출력 단자(T2)에 나타날 수 있는 불필요한 DC 레벨 시프트가 고주파 보상 과정에 영향을 미치지 않도록 하는 역할을 한다. 이러한 레벨 시프트는 예를 들면 구동단의 출력 바이어스가 관련 키네스코프 캐소드에 대한 소정의 블랙 레벨 바이어스를 확립하도록 자동적으로 또는 수동적으로 변화될 때 발생될 수 있다.
고주파 정정 신호는 트랜지스터(41)를 통하여 트랜지스터(Q8)에 전도되며 출력 저항(35)의 양단에 증폭된 형태로 나타난다. 저항(35)의 양단에 발생된 고주파 정정 신호는 그렇지 않으면 감쇠되는 비디오 출력 신호의 고주파 특성을 보상하며, 이로인해 단자(T2)의 비디오 출력 신호는 소망의 비감쇠된 고주파 특성을 나타낸다.
제2a도 및 제2b도는 제1도의 고주파 보상 회로망에 사용될 수 있으며 더 큰값의 출력 부하저항(35)이 과도한 고주파 신호 손실을 겪지 않고 사용될 수 있는 선택적 출력 버퍼단을 도시한다. 제2a도에서 NPN트랜지스터(50) 및 PNP트랜지스터(51)는 구동단의 출력 단자(T2)에 접속된 베이스 입력 및 키네스코프 캐소드에 접속된 에미터 출력을 가진 상보형 에미터 폴로워단으로서 연결되어 있다. 제2b도는 도시된 바와 같이 배치된 NPN트랜지스터(55) 및 다이오우드(56)를 포함하는 능동 부하형 출력 버퍼를 나타낸다. 좀더 대칭적인 응답 특성을 갖도록 하기 위해 제2a도의 상보형 폴로워단이 선호된다.

Claims (8)

  1. 고주파 성분과 낮은 저주파 성분을 포함하는 비디오 신호원(10), 휘도 조절 전극에 인가되는 비디오 신호에 응답하는 영상 디스플레이 장치(25), 상기 신호원에서의 비디오 신호에 응답하여 상기 디스플레이 장치의 상기 휘도 조절 전극을 직접 구동시키기에 충분한 크기를 가지며 감쇠된 고주파 성분을 나타내는 제1비디오 출력 신호를 발생하기 위한 신호 구동기를 포함하는 비디오 출력 회로(20), 상기 휘도 조절 전극(24)에 상기 구동기를 접속시키기 위한 수단을 구비하고 있는 비디오 신호 처리 장치에 있어서, 상기 비디오 신호원의 비감쇠된 고주파 신호 성분을 포함하고 있는 또 하나의 비디오 신호를 발생시키는 발생 회로(S0-S7, 32)를 갖고 있는 상기 비디오 출력 회로(20)와, 상기 신호 구동기에 접속되어 있으며 상기 제1비디오 출력 신호의 감쇠된 형태를 발생하는 신호 감쇠 회로(31, 35)와, 상기 감쇠기에 접속되어 있으며 상기 또 하나의 비디오 신호에 응답하여 상기 고주파 성분을 포함하는 합성 신호를 발생하는 위상 응답 신호 결합 회로(31, 32) 및 상기 합성 신호를 상기 신호 구동기의 출력단(Q8)에 접속시키는 신호 접속 회로(38, 40, 41)를 포함하는 것을 특징으로 하는 비디오 신호 처리 장치.
  2. 제1항에 있어서, 상기 결합 회로(31, 32)에 의해 결합된 상기 비디오 신호가 상호 상보 위상관계를 나나태는 것을 특징으로 하는 비디오 신호 처리 장치.
  3. 제1항에 있어서, 상기 합성 신호에 대한 상기 신호 접속기가 AC결합 회로(38)를 구비하며 상기 결합회로에 의해 결합된 상기 비디오 신호들은 상호 상보 위상관계를 나타내는 것을 특징으로 하는 비디오 신호 처리 장치.
  4. 제1항에 있어서, 부하저항(35)은 상기 또 하나의 출력에 접속되어 있으며 상기 제1출력에 나타난 임피던스 값보다 더 큰값을 나타내는 것을 특징으로 하는 비디오 신호 처리 장치.
  5. 제4항에 있어서, 저항성 전압 분배기(31, 35)가 상기 또 하나의 출력으로부터 기준 전위점에 접속되어 있고, 상기 제1출력은 상기 감쇠된 비디오 신호가 발생되고 상기 제1출력의 상기 임피던스가 나타나는 상기 전압 분배기상의 점에 접속되어 있으며, 상기 합성 신호는 상기 전압 분배기상의 점(T1)에서 발생되며 그로부터 상기 출력단에 접속되어 있는 것을 특징으로 하는 비디오 신호 처리 장치.
  6. 제1항에 있어서, 상기 제1출력(T2)은 상기 제2출력(T1)에 비해 저레벨, 광대역 출력에 해당하는 것을 특징으로 하는 비디오 신호 처리 장치.
  7. 제1항에 있어서, 상기 신호원(10)이 디지탈 비디오 신호(12)의 신호원이며, 상기 출력 신호는 상기 디지탈 비디오 신호에 응답하는 입력과 상기 휘도 조절 전극을 직접 구동시키기에 적당한 크기를 가진 아날로그 비디오 출력 신호를 상기 휘도조절 전극에 제공하기 위한 출력을 가진 디지탈-대-아날로그 신호 변환기/구동기 수단(I0-I7, S0-S7, Q0-Q7) 및 상기 비디오 출력 신호(T2)에 결핍된 고주파 성분을 나타내는 합성 고주파 신호를 발생시키기 위해 주어진 상호 진폭 및 위상 관계로 상기 아날로그 비디오 출력 신호와 상기 변환기/구동기 수단에 의해 처리된 아날로그 비디오 신호를 결합하기 위한 수단(31, 32)을 포함하는 것을 특징으로 하는 비디오 신호 처리 장치.
  8. 제7항에 있어서, 상기 신호원으로부터의 상기 디지탈 비디오 신호가 복수의 영상정보 비트를 포함하며, 상기 구동기 수단이 상기 디지탈 비디오 신호의 상기 정보 비트를 각각 수신하기 위한 신호 입력(20-27)을 포함하고, 상기 구동기 수단에 포함된 복수의 입력스위칭 수단(S0-S7)이 상기 정보 비트의 개별 하나하나에 각각 응답하고 한 입력 및 한 출력을 가지며, 상기 변환기/구동기 수단에 포함된 복수의 전류원(I0-I7)이 상기 스위칭 수단의 상기 입력에 각각 접속되고, 상기 변환기/구동기 수단에 포함된 복수의 출력 소자(Q0-Q8)가 상기 디스플레이 장치의 상기 휘도 조절 전극에 공통으로 접속된 한 출력과, 상기 스위칭 수단의 출력에 각각 접속된 한 입력을 가지며, 상기 각 스위칭 수단은 상기 스위칭 수단의 제2출력에서의 신호가 상기 제1출력에서의 신호의 2진 보수가 되도록 상기 입력 디지탈 정보 비트의 상태에 따라 상기 전류원에 선택적으로 접속되는 제1 및 제2출력을 가지며 상기 수위칭 수단의 상기 제1출력은 공통으로 결합점(T1)에 접속되어, 상기 변환기/구동기 수단에 의해 처리된 비디오 신호를 제공하며, 상기 스위칭 수단의 상기 제2출력은 상기 출력 소자의 상기 입력에 각각 접속되어 있는 것을 특징으로 하는 비디오 신호 처리 장치.
KR1019850006154A 1984-08-27 1985-08-26 고주파 보상을 갖는 비디오 신호 처리 장치 KR930004638B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US64445384A 1984-08-27 1984-08-27
US644.453 1984-08-27
US644,453 1984-08-27

Publications (2)

Publication Number Publication Date
KR860002211A KR860002211A (ko) 1986-03-26
KR930004638B1 true KR930004638B1 (ko) 1993-06-02

Family

ID=24584973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850006154A KR930004638B1 (ko) 1984-08-27 1985-08-26 고주파 보상을 갖는 비디오 신호 처리 장치

Country Status (17)

Country Link
US (1) US4599655A (ko)
JP (1) JPH0666899B2 (ko)
KR (1) KR930004638B1 (ko)
AT (1) AT400086B (ko)
AU (1) AU582783B2 (ko)
BE (1) BE903132A (ko)
CA (1) CA1233561A (ko)
DD (1) DD236427A5 (ko)
DE (1) DE3530442C2 (ko)
ES (1) ES8702102A1 (ko)
FI (1) FI78589C (ko)
FR (1) FR2569509B1 (ko)
GB (1) GB2163921B (ko)
HK (1) HK31293A (ko)
IT (1) IT1185289B (ko)
SE (1) SE455457B (ko)
ZA (1) ZA856472B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281889B1 (en) * 1998-03-02 2001-08-28 Motorola, Inc. Moire cancellation circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1069209A (en) * 1975-11-25 1980-01-01 Rca Corporation Video amplifier
GB1582138A (en) * 1976-07-19 1980-12-31 Rca Corp Video amplifier circuit
JPS53145517A (en) * 1977-05-25 1978-12-18 Hitachi Ltd Video amplifier circuit
US4158852A (en) * 1978-05-11 1979-06-19 Rca Corporation Video signal translating circuit
US4263622A (en) * 1979-01-30 1981-04-21 Rca Corporation Automatic kinescope biasing system
AU7065181A (en) * 1980-06-02 1981-12-10 Dindima Group Pty. Ltd., The Video signal-to-noise improving system
DE3126084C2 (de) * 1981-07-02 1990-07-12 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum Herstellen analoger Fernsehsignale mit Amplitudeneinstellung
JPS587980A (ja) * 1981-07-06 1983-01-17 Matsushita Electric Ind Co Ltd アパ−チヤ補償回路
US4450476A (en) * 1982-06-23 1984-05-22 Rca Corporation Delayed reaction automatic kinescope biasing system
US4494146A (en) * 1983-07-21 1985-01-15 Rca Corporation Wideband kinescope driver amplifier

Also Published As

Publication number Publication date
GB8520853D0 (en) 1985-09-25
FI78589B (fi) 1989-04-28
AU582783B2 (en) 1989-04-13
BE903132A (fr) 1985-12-16
ES546282A0 (es) 1986-12-01
DD236427A5 (de) 1986-06-04
HK31293A (en) 1993-04-08
DE3530442C2 (de) 1994-06-23
KR860002211A (ko) 1986-03-26
SE8503871L (sv) 1986-02-28
FR2569509B1 (fr) 1991-02-01
IT1185289B (it) 1987-11-04
FI853190A0 (fi) 1985-08-20
GB2163921A (en) 1986-03-05
FR2569509A1 (fr) 1986-02-28
ATA246785A (de) 1995-01-15
AT400086B (de) 1995-09-25
ES8702102A1 (es) 1986-12-01
FI853190L (fi) 1986-02-28
US4599655A (en) 1986-07-08
SE455457B (sv) 1988-07-11
JPS6162279A (ja) 1986-03-31
FI78589C (fi) 1989-08-10
ZA856472B (en) 1986-04-30
AU4643785A (en) 1986-03-06
GB2163921B (en) 1988-01-13
JPH0666899B2 (ja) 1994-08-24
IT8521647A0 (it) 1985-07-19
SE8503871D0 (sv) 1985-08-19
CA1233561A (en) 1988-03-01
DE3530442A1 (de) 1986-03-06

Similar Documents

Publication Publication Date Title
US4118731A (en) Video amplifier with suppressed radio frequency radiation
US4549214A (en) Video signal DC restoration circuit
US4442458A (en) CRT Video drive circuit with beam current stabilization
US4642690A (en) Digital video signal processor with analog level control
JPH0642728B2 (ja) 信号処理装置
US4641194A (en) Kinescope driver in a digital video signal processing system
KR930004638B1 (ko) 고주파 보상을 갖는 비디오 신호 처리 장치
CA1078504A (en) Video amplifier including an a-c coupled voltage follower output stage
US4547799A (en) Feedback kinescope driver
KR0136886B1 (ko) 비디오 표시 구동장치 및 그 신호처리 시스템
US4682233A (en) Video output signal clamping circuit
PL150252B1 (ko)
US4631595A (en) Feedback display driver stage
EP1046282B1 (en) Display driver apparatus
US6424324B1 (en) Display driver apparatus
JP2973910B2 (ja) 信号のコアリング閾値を調整する回路
KR790001792B1 (ko) 제어가능 이득신호 증폭기
KR800001094B1 (ko) 색도 버어스트 분리 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990428

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee