FR2569509A1 - Systeme de traitement d'un signal video a compensation en haute frequence - Google Patents
Systeme de traitement d'un signal video a compensation en haute frequence Download PDFInfo
- Publication number
- FR2569509A1 FR2569509A1 FR8512687A FR8512687A FR2569509A1 FR 2569509 A1 FR2569509 A1 FR 2569509A1 FR 8512687 A FR8512687 A FR 8512687A FR 8512687 A FR8512687 A FR 8512687A FR 2569509 A1 FR2569509 A1 FR 2569509A1
- Authority
- FR
- France
- Prior art keywords
- output
- video
- signals
- signal
- aforementioned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
- H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
Abstract
LA PRESENTE INVENTION CONCERNE UN SYSTEME DE TRAITEMENT DE SIGNAUX VIDEO. LE SYSTEME EST CARACTERISE EN CE QU'IL COMPREND UN TUBE-IMAGE 25 ET UN ETAGE D'ATTAQUE DU TUBE-IMAGE 20, UNE VERSION S DE SIGNAUX T2 TRAITES PAR L'ETAGE D'ATTAQUE ET DES SIGNAUX DE SORTIE VIDEO DE L'ETAGE D'ATTAQUE ETANT COMBINES POUR PRODUIRE UN SIGNAL RESULTANT DE HAUTE FREQUENCE REPRESENTATIF DES COMPOSANTES HAUTE FREQUENCE DEFECTUEUSES DANS LE SIGNAL DE SORTIE VIDEO. LE SIGNAL RESULTANT EST APPLIQUE A UNE ENTREE 40, 41, Q8 DE L'ETAGE D'ATTAQUE POUR COMPENSER LA DEFECTUOSITE EN HAUTE FREQUENCE AUTREMENT MANIFESTEE PAR LE SIGNAL DE SORTIE VIDEO. L'INVENTION S'APPLIQUE NOTAMMENT AUX RECEPTEURS DE TELEVISION COULEUR.
Description
La présente invention concerne un circuit de sortie vidéo pour attaquer un
dispositif de visualisation d'image dans un système de traitement d'un signal vidéo, et agencé pour maintenir une réponse souhaitée en haute fréquence. En particulier, la présente invention concerne un amplificateur d'attaque compensé en haute fréquence qui est avantageusement utilisé dans un système utilisant des
techniques de traitement numérique d'un signal vidéo.
Dans un système de traitement d'un signal vidéo tel que par exemple un récepteur de télévision ou un moniteur vidéo, l'information du signal vidéo à visualiser est appliquée aux électrodes de commande d'intensité d'un dispositif de visualisation d'image, tel que par exemple un tubeimage, à partir d'une sortie de niveau haut d'un étage amplificateur d'attaque de sortie vidéo. L'étage d'attaque doit présenter une largeur de bande suffisamment large compatible avec la largeur de bande des signaux vidéos en traitement. En particulier, l'étage d'attaque doit présenter une réponse suffisante à haute fréquence de sorte que l'information de fin détail d'image, comme associée aux composantes haute fréquence du signal vidéo,
soit préservée dans une image visualisée.
Une technique connue pour maintenir la réponse à haute fréquence d'attaque d'un tube-image est d'utiliser un étage d'attaque du tube-image en configuration de contre-réaction. Une autre technique connue implique l'utilisation d'une ou plusieurs bobines "à hausser la pointe" inclues dans des circuits de sortie de l'étage d'attaque pour augmenter, ou réhausser, la réponse de l'étage d'attaque pdur des composantes d'un signal haute fréquence. Il est ici reconnu, cependant, que dans certains cas l'utilisation d'un amplificateur d'attaque de contre-réaction ou l'utilisation de bobines d'écrétage peut être inappropriée ou non souhaitable. L'utilisation de contre-réaction par un amplificateur d'attaque peut résulter en une instabilité d'attaque telle que dans un système à bande large pour traiter des signaux de très haute fréquence. Des bobines d'écrétage dans certaines
circonstances peuvent prélever des composantes d'inter-
férence associées aux champs magnétiques produits par les circuits de déviation d'un récepteur de télévision, par exemple, de telles composantes d'interférence peuvent déformer le niveau de référence du noir du signal vidéo et sont de ce fait particulièrement gênantes dans un système o le niveau du noir du signal vidéo est contrôlé dans des
buts de contrôle de polarisation automatique, par exemple.
En conséquence, il est décrit ici un agencement d'attaque qui n'exige pas de contre réaction ou de bobine d'écrétage pour produire une réponse en haute fréquence améliorée. Dans l'agencement d'attaque décrit, une version de signaux vidéo traités par l'étage d'attaque est combinée aux signaux de sortie vidéo de l'étage d'attaque selon une amplitude donnée et une relation de phase donnée pour produire un signal de haute fréquence résultant représentatif des composantes haute fréquence défectueuses dans le signal de sortie vidéo. Le signal résultant est appliqué à une entrée de l'étage d'attaque pour compenser la défectuosité haute fréquence autrement présentée par le
signal de sortie vidéo.
Dans un exemple d'exécution de l'étage d'at-
c taque décrit, le dispositif d'attaque présente une sortie de signal de niveau haut de laquelle des signaux vidéo sont reliés à un tube-image, et une sortie de signal vidéo de niveau relativement bas de phase complémentaire par rapport à la sortie de niveau haut. Le signal vidéo de niveau bas est combiné au signal vidéo de niveau haut dans un rapport donné, et un signal combiné résultant de haute fréquence est alternativement couplé à une entrée du dispositif d'attaque pour améliorer la réponse à haute
fréquence du dispositif d'attaque de sortie vidéo.
Selon une caractéristique de l'invention, l'étage d'attaque correspond à un convertisseur de signal
numérique-analogique qui reçoit des représentations numé-
riques d'entrée des signaux vidéo analogiques et produit des signaux vidéo analogiques de sortie de niveau haut à une grandeur pour directement-attaquer une électrode de
commande d'intensité du tube-image.
L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention, et dans lesquels: - la figure 1 représente une partie d'un récepteur de télévision couleur utilisant des techniques numériques de traitement d'un signal vidéo, et comprenant un agencement d'attaque, pour un tube-image, selon le principe de la présente invention; et - les figures 2a et 2b représentent des circuits de sortie pour utilisation avec l'agencement d'attaque du
tube-image de la figure 1.
En figure 1, des signaux vidéo analogiques de télévision couleur d'une source 10 sont convertis sous forme numérique (binaire) au moyen d'un convertisseur analogique-numérique 12 (ANC). Les signaux numériques du convertisseur analogique-numérique 12 sont traités par un dispositif de traitement 14 du signal vidéo numérique
comprenant des réseaux de traitement du signal de lumi-
nance et de chrominance et un réseau pour combiner les signaux traités de luminance et de chrominance pour produire plusieurs signaux de sortie représentatifs de l'image couleur r, v et b. Dans cet exemple, les signaux r, v et b sont chacun représentés par un signal numérique à huit bits sous forme binaire (2... 27). Le réseau de conversion analogique- numérique et le dispositif de traitement du signal vidéo numérique 14 peuvent être du type utilisé dans le système de traitement d'un signal de télévision numérique tel que récemment introduit par le Worldwide Semiconductor Group (Fribourg, Allemagne de l'Ouest) de International Telephone and Telegraph Corporation comme décrit dans une publication de ITT
Corporation ayant pour titre "VLSI Digital TV System -
DIGIT 2000". Dans ce système les signaux vidéo couleurs, après avoir été traités sous forme numérique (binaire),
sont convertis sous forme analogique au moyen de conver-
tisseurs numérique-analogique avant d'être reliés à un tube de visualisation d'image. Les signaux vidéos de couleur analogiques sont reliés au tube-image par l'intermédiaire d'amplificateurs tampon analogique et aux amplificateurs d'attaque du tube-image de sortie vidéo qui produit des signaux vidéo à un niveau haut convenable pour attaquer les électrodes de cathode de commande d'intensité
du tube-image.
Cependant, dans le présent système, les signaux vidéo numériques r, v et b du dispositif de traitement 14 sont appliqués aux entrées binaires des étages convertisseur numérique-analogique/d'attaque 20R, 20V et B, respectivement. Les signaux de sortie analogique de niveau haut R, V et B des dispositifs d'attaque 20R, 20B et 20V sont respectivement directement appliqués aux électrodes de cathode de commande d'intensité 24a, 24 b et 24c du tube-image couleur 25. Puisque les étages convertisseur/d'attaque sont similaires en structure et fonctionnement, seulement la structure et fonctionnement
du dispositif d'attaque 20R sera décrit en détail.
Le signal numérique à huit bits r de (20... 27 est relié à un réseau d'interface d'entrée 30 comprenant des circuits tampons et de décalage de niveau. Les signaux de sortie numérique de l'interface 30 sont respectivement reliés aux entrées de commande de commutateurs de courant électroniques SO-S7, dont les entrées sont respectivement reliées aux sources de courant constant à poids binaire -17. Chacun des commutateurs SO-S7 a des première et
seconde sorties de signal. Les premières sorties analo-
giques sont reliées en commun à un diviseur de tension
résistif comprenant les résistances 31 et 32 par l'inter-
médiaire d'une borne T1. Les secondes sorties sont reliées séparément aux électrodes de source respectivement de transistors de sortie associés MOS de tension élevée QO-Q7, qui de préférence sont des dispositifs FET à mode amélioré VMOS (vertical MOS) tels que le dispositif du type BS 107 disponible chez ITT à Friboug, Allemagne de l'Ouest o le dispositif du type BSS 93 disponible chez
Siemens à Munich, Allemagne de l'Ouest.
Les transistors VMOS QO-Q7 sont des-dispositifs semiconducteurs structurés verticalement (en contraste à
la structure latérale) qui peuvent 8tre facilement cons-
truits sur un substrat de circuit intégré commun, soit seuls soit ensemble avec les commutateurs S0-S7, les
sources de courant 10-17 et le réseau d'interface 30.
L'information concernant la structure des dispositifs VMOS se trouve par exemple dans le brevet US 4 364 073. La structure physique d'une forme d'un dispositif VMOS est également décrite dans la demande de brevet US numéro de série 644 397, déposée le 27 Août 1984, ayant pour titre "Digital-To-Analog Converter". Cette dernière demande décrit un convertisseur VMOS de signal numérique-analogique capable d'attaquer directement une électrode de commande d'intensité de tension élevée d'un dispositif de visualisation d'image tel qu'un tube-image dans un récepteur de télévision. En particulier, la dernière demande décrit un étage avantageux convertisseur-attaque ou un certain nombre de dispositifs de sortie VMOS ont des zones de source dimentionnées afin de préserver la réponse à haute fréquence et de réduire la
consommation d'énergie.
La structure verticale des dispositifs de sortie VMOS facilite la fabrication de ces dispositifs avec une limite de tension de claquage élevée, permettant aux dispositifs de directement attaquer l'électrode de cathode de tension élevée du tube-image. Les dispositifs de sortie
FET VMOS présentent également avantageusement des caracté-
ristiques de commutation rapide de tension élevée mutuel-
lement uniforme avec des retards de mise en service et de mise hors service sensiblement égaux, et qui évitent sensiblement des transitoirs de commutation non voulue ("pointes de tension"), particulièrement en comparaison aux caractéristiques de commutation de tension élevée des transistors bipolaires. Les temps de mise en oeuvre et de mise hors service des dispositifs de sortie VMOS sont sensiblement non affectés par la grandeur de la tension en train d'être commutée, ainsi l'attaque du tube-image de tension élevée est possible. De plus, la technologie VMOS permet facilement la fabrication à faible colt des zones de dispositifs intégrés VMOS à électrode de porte commune
et de drain commun.
Les électrodes de porte des dispositifs de sor-
tie Q0-Q7 sont reliées en commun à une source de potentiel de référence + V, et les électrodes de sortie de drain des dispositifs Q0-Q7 sont reliées en commun à une impédance
de charge de sortie 35 à travers laquelle le signal analo-
gique de niveau haut R est produit et apparaît à la borne de sortie T2. Ainsi les dispositifs QO-Q8 sont reliés en configuration de porte commune comme amplificateurs de courant de gain unitaire par rapport aux courants conduits aux électrodes de source respectives via les commutateurs
S0-S7.
Les courants des sources 10-17 sont envoyés au moyen des commutateurs de courant S0-S7 soit à la borne
TI, soit au dispositif de sortie Q0-Q8, selon les posi-
tions individuelles des commutateurs S0-S7 telles que déterminées par l'état logique des signaux de sortie binaire (20... 27) de l'interface 30. Une tension d'attaque analogique de la cathode du tube-image apparaît à la borne T2 comme fonction de la valeur de la résistance de charge 35 et de la grandeur des courants drain combinés des dispositifs Q0-Q7 tels que s'écoulant dans la résistance de charge 35. Un filtrage passe-bas convenable du signal produit à la borne T2 est produit au moyen de la résistance de charge 35 et de la capacité associée à la
cathode du tube-image.
Une composante de tension de signal analogique S
produite à travers la résistance 32 à la borne T1 corres-
pond à une version de phase opposée (complémentaire) de la tension analogique d'attaque de cathode produite à travers la résistance 35 puisqu'elle est produite en réponse à la
somme des courants 10-17 qui, par l'action des commuta-
teurs S0-S7, ne sont pas reliés aux électrodes de drain reliées en commun des dispositifs Q0-Q7. La version de phase complémentaire (S) de la tension du signal d'attaque
produite à travers la résistance 35 est utilisée pour amé-
liorer la réponse à haute fréquence de l'étage d'attaque
comme il sera décrit subséquemment.
L'agencement convertisseur/d'attaque haute tension décrit est avantageusement capable d'attaquer l'électrode de cathode d'un tube-image directement sans nécessité d'étages amplificateurs additionnels suivant l'étage convertisseur/d'attaque, et est capable d'être
construit comme un circuit intégré. Des circuits conve-
nables pour utilisation comme commutateurs de courant S0-S7 et de source de courant 10-17 sont décrits dans la demande de brevet US n 644 398, déposée le 17 Août 1984, et ayant pour titre: "Kinescope Driver in a Digital Video
Signal Processing System".
La compensation en haute fréquence du signal de sortie vidéo produit à la borne T2 peut être exigée pour diverses raisons. Par exemple, une grande valeur de la résistance de charge 35 peut être choisie pour conserver la puissance mais une telle résistance de grande valeur peut conduire à dégrader la réponse à haute fréquence du signal de sortie à cause de l'interaction avec la capacité
de sortie parasite. La réponse de sortie en haute fré-
quence peut également être dégradée à cause de la présence d'une grande valeur de capacité de sortie parasite même avec une valeur relativement petite de la résistance de sortie 35, particulièrement lorsqu'une largeur de bande
d'un signal très large est souhaitée.
La compensation en haute fréquence de l'étage d'attaque est accomplie au moyen d'un circuit comprenant un transistor VMOS Q8 à une électrode de sortie de drain
reliée à la borne de sortie T2, des résistances du divi-
seur de tension 31 et 32 reliées entre la borne de sortie T2 et le potentiel de référence de masse, une capacité d'accouplement alternatif 38, et des transistors couplés en émetteur 40 et 41 qui ont des sorties collecteurs respectivement reliées aux électrodes de porte et source du transistor Q8. Un signal transmis par la capacité 38 de la borne T1 à l'entrée de base du transistor 41 sert à contr8ler la conduction relative des transistors 40 à 41, et contr8le ainsi la conduction du transistor Q8 et la grandeur de courant conduite par la résistance de sortie 35. Un transistor 43 agit comme source de courant aux transistors 40 et 41. La polarisation des bases des transistors 40 et 41 est produite au moyen d'une source 45 de tension de référence VR et des résistances
d'accouplement de polarisation 46 et 48.
Une version divisée de tension du signal de sortie vidéo de la borne de sortie T2 apparaît à la borne Tl. On peut s'attendre à ce que le signal vidéo produit à la borne T2, et ainsi le signal vidéo produit à la borne T1, présente une réponse atténuée en haute fréquence lorsque la valeur 'de la résistance de sortie 35 est grande pour réduire la consommation d'énergie, par exemple. La résistance 32 présente une valeur relativement faible pour produire une largeur de bande relativement large, de niveau bas, un signal vidéo S de phase complémentaire e la borne T1 tel que dérivé des sorties complémentaires des commutateurs S0-S7. Ainsi le signal S de "bande large" à
la borne T1 de faible impédance présente une caractéris-
tique à haute fréquence relativement non atténuée en comparaison au signal de sortie vidéo de "bande étroite"
produit à la borne T2.
Les valeurs relatives des résistances 31 et 32 sont choisies de manière qu'une partie prédéterminée du signal de sortie vidéo de la borne T2 se combine à la borne T1 avec le signal vidéo S de bande large et de phase complémentaire. Spécifiquement, les grandeurs relatives des signaux de phase complémentaire y sont combinés de manière telle que les composantes du signal de fréquence basse soient sensiblement supprimées à la borne 31, laissant une composante haute fréquence résiduelle représentative de la différence dans le contenu haute fréquence des signaux qui sont combinés. Le signal de différence résiduelle correspond à un signal de correction d'erreurs haute fréquence qui est relié via la capacité 38 à la base du transistor T1. La capacité 38 sert à empêcher des décalages du niveau continu non voulus tels qu'ils peuvent apparaitrent à la borne de sortie T2 d'affecter le processus de compensation en haute fréquence. De tels décalages de niveau peuvent se produire, par exemple, lorsque la polarisation de sortie de l'étage d'attaque est variée manuellement ou automatiquement pour établir une polarisation de niveau du
noir souhaité à la cathode du tube-image associée.
il Le signal de correction en haute fréquence est conduit via le transistor 41 au transistor Q8, et apparait
sous forme amplifiée à travers la résistance de sortie 35.
Le signal de correction en haute fréquence produit à travers la résistance 35 compense la caractéristique haute fréquence autrement atténuée du signal de sortie vidéo, ainsi le signal de sortie vidéo à la borne T2 présente la
caractéristique haute fréquence non atténuée souhaitée.
Les figures 2a et 2b montrent des étages tampons de sortie optionnels qui peuvent être utilisés avec le réseau de compensation haute fréquence de la figure 1, et permettent des valeurs plus grande de la résistance de charge de sortie 35 d'être utilisées sans subir une perte excessive du signal haute fréquence. En figure 2a,,un transistor NPN 50 et un transistor PNP 51 sont reliés en étage émetteur suiveur complémentaire avec les entrées de base reliées à la borne de sortie T2 de l'étage d'attaque et avec les sorties émetteur reliées à la cathode du tube-image. La figure 2b illustre un dispositif tampon de sortie du type à charge active comprenant un transistor NPN 55 et une diode 56 agencés comme représentés. L'étage suiveur complémentaire de la figure 2a est préféré car
ayant une caractéristique de réponse plus symétrique.
Claims (15)
1.- Système de traitement d'un signal vidéo, caractérisé par une source (10) de signaux vidéo comprenant des composantes de haute fréquence et des composantes de relativement basse fréquence; un moyen de visualisation d'image (25) pour produire une visualisation d'image en réponse aux signaux vidéo appliqués à une électrode de commande d'intensité de celui-ci; un moyen de sortie vidéo comprenant un moyen d'attaque (20) sensible aux signaux vidéo de ladite source pour produire des signaux de sortie vidéo d'une grandeur suffisante pour directement attaquer l'électrode de commande d'intensité (24a) dudit moyen d'affichage un moyen (35) pour relier les signaux de sortie vidéo à l'électrode de commande d'intensité; des moyens (31, 32) pour combiner une version des signaux de sortie vidéo à une version des signaux vidéo traitée par ledit moyen de sortie vidéo en relation d'amplitude et de phase mutuelle donnée pour produire un signal haute fréquence résultant représentatif des composantes haute fréquence défectueuse dans ledit signal de sortie vidéo; et des moyens (38, 40, 41) pour relier ledit signal résultant au moyen de sortie vidéo pour produire des signaux de sortie vidéo compensés de la défectuosité de la
composante de haute fréquence.
2.- Système selon la revendication 1, caracté-
risé en ce que les signaux précités combinés par le moyen de combinaison précité présentent une relation de phase
mutuellement complémentaire.
3.- Système selon la revendication 1, caractéri-
sé en ce que le moyen précité pour relier le signal résultant précité au moyen de sortie vidéo comprend un moyen d'accouplement alternatif; en ce que la version des signaux de sortie vidéo précitée correspond à une version atténuée des signaux de sortie vidéo précités; et en ce
que les signaux combinés par le moyen de combinaison pré-
sentent une relation de phase mutuellement complémentaire.
4.- Système selon la revendication 1, caractérisé en ce que le moyen d'attaque précité comprend
des première et seconde sorties en phase mutuellement com-
plémentaires; et en ce que les signaux combinés précités par le moyen de combinaison précité sont respectivement
dérivés des première et seconde sorties.
5.- Système selon la revendication 4, caractérisé en ce que les signaux de sortie vidéo précités sont produits à la seconde sortie précitée; en ce que la version des signaux vidéo traités par le moyen de sortie vidéo précité est produite à la première sortie précitée et en ce qu'une impédance de charge est reliée à la seconde sortie, ladite impédance de charge présentant une valeur plus grande que la valeur d'une impédance présentée
à la première sortie.
6.- Système selon la revendication 5, caractérisé en ce qu'un diviseur de tension à résistances est relié de la seconde sortie précitée à un point de potentiel de référence; en ce que la première sortie précitée est reliée à un point du diviseur de tension auquel une version atténuée du signal de sortie vidéo précité de la seconde sortie est produite; et en ce que le signal résultant précité est produit au point du diviseur de tension et est relié de celui-ci au moyen de
sortie vidéo.
7.- Système selon la revendication 4, carac-
térisé en ce que la première sortie précitée correspond à une sortie de bande large de niveau bas par rapport à la
seconde sortie précitée.
8.- Système de traitement d'un signal vidéo numérique, caractérisé par: une source de signaux vidéo comprenant des composantes de haute fréquence et des composantes de relativement basse fréquence; un moyen de visualisation d'image sensible aux signaux vidéo appliqués à une électrode de commande d'intensité de celui-ci; un moyen d'attaque de conversion de signal numérique-analogique avec une entrée sensible aux signaux vidéo numérique et une sortie pour produire à l'électrode
de commande d'intensité un signal de sortie vidéo analo-
gique d'une grandeur convenable pour attaquer directement l'électrode de commande d'intensité; un moyen pour combiner une version du signal de sortie vidéo analogique à une version des signaux vidéos
analogique traités par ledit moyen d'attaque en une rela-
tion d'amplitude et de phase mutuelle donnée pour produire un signal de haute fréquence résultant représentatif des composantes haute fréquence défectueuse dans le signal de sortie vidéo; et un moyen pour relier ledit signal résultant au moyen d'attaque pour produire des signaux vidéo de sortie compensés de la défectuosité de la composante de haute fréquence.
9.- Système selon la revendication 8, caracté-
risé en ce que les signaux précités combinés par le moyen de combinaison précité présentent une relation de phase
mutuellement complémentaire.
10.- Système selon la revendication 8, caractérisé en ce que le moyen d'attaque précité comprend des première et seconde sorties de phase complémentaire; et en ce que les signaux précités combinés par le moyen de combinaison précité sont respectivement dérivés des
première et seconde sorties.
11.- Système selon la revendication 10, caractérisé en ce que le signal vidéo numérique précité de la source précitée contient plusieurs bits d'information d'image;
le moyen d'attaque comprend des entrées de si-
gnaux pour respectivement recevoir les bits d'information du signal vidéo numérique; plusieurs moyens de commutation d'entrée, inclus dans ledit moyen d'attaque sont respectivement sensibles aux bits individuels des bits d'information et ont une entrée et une sortie;
plusieurs sources de courant, incluses dans le-
dit moyen d'attaque, sont respectivement reliées auxdites entrées des moyens de commutation; et
en ce qu'il comprend de plus plusieurs dispo-
sitifs de sortie, inclus dans ledit moyen d'attaque, chacun ayant une sortie reliée en commun à l'électrode de commande d'intensité du moyen d'affichage, et une entrée respectivement reliée aux sorties des moyens de commutation; et o
chacun desdits moyens de commutation a des pre-
mière et seconde sorties reliées sélectivement aux sources de courant selon l'état des bits d'information numérique d'entrée de sorte que les signaux à ladite seconde sortie - soient le complémentaire binaire des signaux à la première sortie; lesdites premières sorties des moyens de commutation sont reliées en commun et à un point de combinaison, lesdites premières sorties des moyens de commutation produisant une version des signaux vidéo traitée par le moyen d'attaque; et o lesdites secondes sorties des moyens de commutation sont respectivement reliées aux entrées des
dispositifs de sortie.
12.- Système selon la revendication 11, caracté-
risé en ce que les premières sorties reliées en commun des moyens de commutation précités correspondent à des sorties de bande large, de niveau bas par rapport aux sorties
reliées en commun des dispositifs de sortie précités.
13.- Système selon la revendication 12, carac-
térisé en ce qu'une impédance de charge est reliée aux
dispositifs de sortie ladite impédance de charge présen-
tant une valeur plus grande que la valeur d'une impédance présentée aux premières sorties reliées en commun des
moyens de commutation précités.
14.- Système selon la revendication 13, caractérisé en ce que le moyen de combinaison précité combine une version atténuée des signaux de sortie vidéo aux signaux vidéo produits des premières sorties reliées
en commun des moyens decommutation précités.
15.- Système de traitement de signaux vidéo, caractérisé par: une source de signaux vidéo numériques; un dispositif de reproduction d'image ayant une entrée de commande'd'intensité;
un moyen de conversion de signaux numériques-
analogiques à une entrée pour recevoir les signaux vidéo numériques et une sortie reliée à l'entrée de commande d'intensité du dispositif de reproduction d'image; un moyen de compensation de réponse en fréquence sensible au complément des signaux vidéo numériques pour produire un signal de compensation en fréquence; et un moyen pour relier ledit signal de compensation haute fréquence au dispositif de reproduction d'image.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US64445384A | 1984-08-27 | 1984-08-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2569509A1 true FR2569509A1 (fr) | 1986-02-28 |
| FR2569509B1 FR2569509B1 (fr) | 1991-02-01 |
Family
ID=24584973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR858512687A Expired - Fee Related FR2569509B1 (fr) | 1984-08-27 | 1985-08-23 | Systeme de traitement d'un signal video a compensation en haute frequence |
Country Status (17)
| Country | Link |
|---|---|
| US (1) | US4599655A (fr) |
| JP (1) | JPH0666899B2 (fr) |
| KR (1) | KR930004638B1 (fr) |
| AT (1) | AT400086B (fr) |
| AU (1) | AU582783B2 (fr) |
| BE (1) | BE903132A (fr) |
| CA (1) | CA1233561A (fr) |
| DD (1) | DD236427A5 (fr) |
| DE (1) | DE3530442C2 (fr) |
| ES (1) | ES8702102A1 (fr) |
| FI (1) | FI78589C (fr) |
| FR (1) | FR2569509B1 (fr) |
| GB (1) | GB2163921B (fr) |
| HK (1) | HK31293A (fr) |
| IT (1) | IT1185289B (fr) |
| SE (1) | SE455457B (fr) |
| ZA (1) | ZA856472B (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281889B1 (en) * | 1998-03-02 | 2001-08-28 | Motorola, Inc. | Moire cancellation circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53145517A (en) * | 1977-05-25 | 1978-12-18 | Hitachi Ltd | Video amplifier circuit |
| JPS587980A (ja) * | 1981-07-06 | 1983-01-17 | Matsushita Electric Ind Co Ltd | アパ−チヤ補償回路 |
| GB2102644A (en) * | 1981-07-02 | 1983-02-02 | Philips Nv | Circuit arrangement for producing analogue television signals with amplitude adjustment |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1069209A (fr) * | 1975-11-25 | 1980-01-01 | Rca Corporation | Amplificateur video |
| GB1582138A (en) * | 1976-07-19 | 1980-12-31 | Rca Corp | Video amplifier circuit |
| US4158852A (en) * | 1978-05-11 | 1979-06-19 | Rca Corporation | Video signal translating circuit |
| US4263622A (en) * | 1979-01-30 | 1981-04-21 | Rca Corporation | Automatic kinescope biasing system |
| AU7065181A (en) * | 1980-06-02 | 1981-12-10 | Dindima Group Pty. Ltd., The | Video signal-to-noise improving system |
| US4450476A (en) * | 1982-06-23 | 1984-05-22 | Rca Corporation | Delayed reaction automatic kinescope biasing system |
| US4494146A (en) * | 1983-07-21 | 1985-01-15 | Rca Corporation | Wideband kinescope driver amplifier |
-
1984
- 1984-08-27 US US06/544,453 patent/US4599655A/en not_active Expired - Lifetime
-
1985
- 1985-06-21 CA CA000484885A patent/CA1233561A/fr not_active Expired
- 1985-07-19 IT IT21647/85A patent/IT1185289B/it active
- 1985-08-19 SE SE8503871A patent/SE455457B/sv not_active IP Right Cessation
- 1985-08-20 ES ES546282A patent/ES8702102A1/es not_active Expired
- 1985-08-20 AU AU46437/85A patent/AU582783B2/en not_active Ceased
- 1985-08-20 GB GB08520853A patent/GB2163921B/en not_active Expired
- 1985-08-20 FI FI853190A patent/FI78589C/fi not_active IP Right Cessation
- 1985-08-23 DD DD85279938A patent/DD236427A5/de not_active IP Right Cessation
- 1985-08-23 AT AT0246785A patent/AT400086B/de not_active IP Right Cessation
- 1985-08-23 FR FR858512687A patent/FR2569509B1/fr not_active Expired - Fee Related
- 1985-08-26 ZA ZA856472A patent/ZA856472B/xx unknown
- 1985-08-26 KR KR1019850006154A patent/KR930004638B1/ko not_active IP Right Cessation
- 1985-08-26 JP JP60188315A patent/JPH0666899B2/ja not_active Expired - Lifetime
- 1985-08-26 DE DE3530442A patent/DE3530442C2/de not_active Expired - Fee Related
- 1985-08-27 BE BE0/215511A patent/BE903132A/fr not_active IP Right Cessation
-
1993
- 1993-04-01 HK HK312/93A patent/HK31293A/xx not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53145517A (en) * | 1977-05-25 | 1978-12-18 | Hitachi Ltd | Video amplifier circuit |
| GB2102644A (en) * | 1981-07-02 | 1983-02-02 | Philips Nv | Circuit arrangement for producing analogue television signals with amplitude adjustment |
| JPS587980A (ja) * | 1981-07-06 | 1983-01-17 | Matsushita Electric Ind Co Ltd | アパ−チヤ補償回路 |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN, vol. 3, no. 17 (E-90), 14 février 1979; & JP-A-53 145 517 (HITACHI SEISAKUSHO K.K.) 18-12-1978 * |
| PATENT ABSTRACTS OF JAPAN, vol. 7, no. 80 (E-168)[1225], 2 avril 1983; & JP-A-58 7980 (MATSUSHITA DENKI SANGYO K.K.) 17-01-1983 * |
Also Published As
| Publication number | Publication date |
|---|---|
| AU4643785A (en) | 1986-03-06 |
| IT1185289B (it) | 1987-11-04 |
| FI78589C (fi) | 1989-08-10 |
| JPH0666899B2 (ja) | 1994-08-24 |
| DD236427A5 (de) | 1986-06-04 |
| GB8520853D0 (en) | 1985-09-25 |
| KR930004638B1 (ko) | 1993-06-02 |
| GB2163921B (en) | 1988-01-13 |
| ATA246785A (de) | 1995-01-15 |
| GB2163921A (en) | 1986-03-05 |
| ES8702102A1 (es) | 1986-12-01 |
| FI853190A0 (fi) | 1985-08-20 |
| FI853190L (fi) | 1986-02-28 |
| AT400086B (de) | 1995-09-25 |
| DE3530442A1 (de) | 1986-03-06 |
| AU582783B2 (en) | 1989-04-13 |
| CA1233561A (fr) | 1988-03-01 |
| FI78589B (fi) | 1989-04-28 |
| DE3530442C2 (de) | 1994-06-23 |
| FR2569509B1 (fr) | 1991-02-01 |
| IT8521647A0 (it) | 1985-07-19 |
| JPS6162279A (ja) | 1986-03-31 |
| SE455457B (sv) | 1988-07-11 |
| US4599655A (en) | 1986-07-08 |
| ES546282A0 (es) | 1986-12-01 |
| BE903132A (fr) | 1985-12-16 |
| KR860002211A (ko) | 1986-03-26 |
| SE8503871D0 (sv) | 1985-08-19 |
| ZA856472B (en) | 1986-04-30 |
| HK31293A (en) | 1993-04-08 |
| SE8503871L (sv) | 1986-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920009077B1 (ko) | 다이나믹 신호 코어링 회로 | |
| FR2554661A1 (fr) | Circuit de restauration du courant continu d'un signal video | |
| FR2546699A1 (fr) | Reseau de traitement de signaux video avec systemes de reglage automatique de l'equilibre du blanc et du limiteur du courant des faisceaux du tube-image | |
| FR2490896A1 (fr) | Amplificateur d'echantillonnage lineaire a gain eleve | |
| FI62446B (fi) | Automatisk kontrollanordning foer frekvensaotergivning i en luinanskanal | |
| KR100256885B1 (ko) | 디스플레이 영상의 평균화상 레벨에 응답하는 비선형 휘도신호 프로세서 | |
| FR2554300A1 (fr) | Amplificateur d'attaque pour un dispositif de visualisation d'une image | |
| FR2598577A1 (fr) | Recepteur de television avec visualisation retardee | |
| FR2547474A1 (fr) | ||
| FR2561051A1 (fr) | Systeme de traitement de signaux video avec limiteur automatique des courants des faisceaux | |
| FR2530395A1 (fr) | Etage d'attaque a gain pouvant etre preetabli a la main pour un tube-image dans un systeme de reglage automatique de la polarisation du tube-image | |
| US4642690A (en) | Digital video signal processor with analog level control | |
| FR2569509A1 (fr) | Systeme de traitement d'un signal video a compensation en haute frequence | |
| FR2669786A1 (fr) | Dispositif doubleur de frequence. | |
| FR2569511A1 (fr) | Systeme de traitement de signaux video numeriques | |
| FR2524734A1 (fr) | Amplificateur ou est incorpore un reglage de distribution du gain pour des etages amplificateurs en cascade | |
| US4106054A (en) | Automatic chroma level system | |
| FR2547143A1 (fr) | ||
| FR2522455A1 (fr) | Televiseur avec systeme de visualisation de caracteres sur l'ecran a inhibition selective | |
| FR2517144A1 (fr) | Circuit de translation pour signaux de visualisation de signes graphiques sur l'ecran d'un televiseur | |
| EP0711034B1 (fr) | Dispositif de génération de fonctions de transfert définies par intervalles | |
| FR2535550A1 (fr) | Circuit d'echantillonnage de signaux | |
| FR2485848A1 (fr) | Amplificateur a frequence intermediaire pour television | |
| FR2524753A1 (fr) | Systeme d'accentuation de signaux video | |
| FR2467509A1 (fr) | Oscillateur regle a dephasage compense |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |