JPS6161570A - デジタル・ビデオ信号処理装置 - Google Patents
デジタル・ビデオ信号処理装置Info
- Publication number
- JPS6161570A JPS6161570A JP60188312A JP18831285A JPS6161570A JP S6161570 A JPS6161570 A JP S6161570A JP 60188312 A JP60188312 A JP 60188312A JP 18831285 A JP18831285 A JP 18831285A JP S6161570 A JPS6161570 A JP S6161570A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- video signal
- digital
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/04—Colour television systems using pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、デジタル・ビデオ信号処理技術を使用した
ビデオ信号処理装置における画像表示装置駆動用回路に
関するものである。
ビデオ信号処理装置における画像表示装置駆動用回路に
関するものである。
インタナショナル−テレホン・アンドeテレグラフ(I
TT)社の国際半導体グループ(西ドイツ、フライプル
ク)が最近提案したデジタル・テレビジョン信号処理方
式が、ITT社発行の刊行物「VLSI デジタルT
Vシステヘーデイジット2000Jに紹介されている。
TT)社の国際半導体グループ(西ドイツ、フライプル
ク)が最近提案したデジタル・テレビジョン信号処理方
式が、ITT社発行の刊行物「VLSI デジタルT
Vシステヘーデイジット2000Jに紹介されている。
この方式では、カラー・ビデオ信号が、デジタル(2進
数)形式で処理された後1画像表示用映像管に供給され
る前にデジタル−アナログ変換器によってアナログ形式
に変換される。このアナログ・カラー・ビデオ信号は、
アナログ・バッファ増幅器とビデオ出力映像管W、動増
幅器を介して映像管に供給されるもので、上記駆動増幅
器は映像管の強度制御電極を駆動するに適した高レベル
のビデオ出力信号を生成する。
数)形式で処理された後1画像表示用映像管に供給され
る前にデジタル−アナログ変換器によってアナログ形式
に変換される。このアナログ・カラー・ビデオ信号は、
アナログ・バッファ増幅器とビデオ出力映像管W、動増
幅器を介して映像管に供給されるもので、上記駆動増幅
器は映像管の強度制御電極を駆動するに適した高レベル
のビデオ出力信号を生成する。
そこで、出力デジタル−アナログ変換器と映像管駆動器
の両機能が組合わせられていて、それによシアナログ映
1以官駆動増幅器の必要が無くかつアナログ映像管部!
Iti+段に付帯する種々の問題が無くなるような、デ
ジタル・ビデオ信号処理方式を提供することが望まれて
いる。
の両機能が組合わせられていて、それによシアナログ映
1以官駆動増幅器の必要が無くかつアナログ映像管部!
Iti+段に付帯する種々の問題が無くなるような、デ
ジタル・ビデオ信号処理方式を提供することが望まれて
いる。
従って、この発明の原理に従って、デジタル・ビデオ信
号処理技術を使用した。テレビジョン受像機または同様
なビデオ信号処理方式における映像管の陰極のような強
度制御電極を直接、駆動し得るビデオ信号用デジタル−
アナログ変換器を、こ\に提供するものである。こ\に
開示する駆動段の一実施例においては、高電圧VMO8
FET出力装置を使用し、この装置はデジタル・ビデオ
人力で切換えられる定電流源と共に動作して、加算され
た切換えられた定電流信号から映像管の陰極強度制御電
極を直°接駆動するに適した出力高電圧アナログ信号を
発生させるように作用する。
号処理技術を使用した。テレビジョン受像機または同様
なビデオ信号処理方式における映像管の陰極のような強
度制御電極を直接、駆動し得るビデオ信号用デジタル−
アナログ変換器を、こ\に提供するものである。こ\に
開示する駆動段の一実施例においては、高電圧VMO8
FET出力装置を使用し、この装置はデジタル・ビデオ
人力で切換えられる定電流源と共に動作して、加算され
た切換えられた定電流信号から映像管の陰極強度制御電
極を直°接駆動するに適した出力高電圧アナログ信号を
発生させるように作用する。
以下、添付の図面を参照して詳細に説明する。
第1図に示すカラーテレビジョン受像機の要部において
、信号源10から供給されるアナログ・カラーテレビジ
ョン・ビデオ信号は、アナログ−デジタル変換器(AD
C) 12によってデジタル(2進′ 数)形式に
変換され、次いで、輝度およびクロミナンス信号処理回
路と処理された輝度およびクロミナンス信号を合成する
ための回路とを含むデジタル・ビデオ信号処理器14で
処理されて、複敬の出力カラー画法表示信号r、gおよ
びbとなる。
、信号源10から供給されるアナログ・カラーテレビジ
ョン・ビデオ信号は、アナログ−デジタル変換器(AD
C) 12によってデジタル(2進′ 数)形式に
変換され、次いで、輝度およびクロミナンス信号処理回
路と処理された輝度およびクロミナンス信号を合成する
ための回路とを含むデジタル・ビデオ信号処理器14で
処理されて、複敬の出力カラー画法表示信号r、gおよ
びbとなる。
この例では、各r、gおよびb信号はそれぞれ2進数の
8ビツト・デジタル信号(2・・・・・・2)で表ワサ
れておシ、デジタル−アナログ変換駆動器(コンバータ
/ドライバ)段2OR,,20Gおよび2013の2進
数人力にそれぞれ供給される。駆動器20R120Bお
よび20Gから供給される高レベルのR,GおよびBア
ナログ出力信号は、それぞれ、カラー映像管25の陰極
強度制御電極に直接印加される。
8ビツト・デジタル信号(2・・・・・・2)で表ワサ
れておシ、デジタル−アナログ変換駆動器(コンバータ
/ドライバ)段2OR,,20Gおよび2013の2進
数人力にそれぞれ供給される。駆動器20R120Bお
よび20Gから供給される高レベルのR,GおよびBア
ナログ出力信号は、それぞれ、カラー映像管25の陰極
強度制御電極に直接印加される。
上記の変換ffi動器段はすべて同様な構成および動作
をもつものであるから、駆動器20Rの構成と動作につ
いてのみ詳しく説明する。
をもつものであるから、駆動器20Rの構成と動作につ
いてのみ詳しく説明する。
この8ビツト(2°・・・・・・27)rデジタル信号
は。
は。
バッファおよびレベルシフト回路を含む人力インタフェ
ース回路30に結合される。インタフェース30とこれ
に含まれる上記回路とは変換、駆’fJjJ!5段自身
の一部であって、上記含まれている回路は、信号源14
から供給されるデジタル信号の論理レベルをこの変換駆
動段中の他の回路の要求と両立するような別の論理レベ
ルにシフトすることによって。
ース回路30に結合される。インタフェース30とこれ
に含まれる上記回路とは変換、駆’fJjJ!5段自身
の一部であって、上記含まれている回路は、信号源14
から供給されるデジタル信号の論理レベルをこの変換駆
動段中の他の回路の要求と両立するような別の論理レベ
ルにシフトすることによって。
論理回路に融通性を与えるものである。
インタフェース30からのデジタル出力信号はそれぞれ
電子的電流スイッチ5o−87(簡単化のため電気機械
的スイッチとして図示しである)の制御入力に印加され
る。これらの入力は2進的に重み付けされた定電流源工
0−47にそれぞれ結合されている。スイッチ5o−8
7は、各々第1と第2の出力を有し、第1出力は共通に
接続されて端子T1を介して抵抗32に接続されている
。第2の出力はそれぞれ付属の高電圧MO8出力トラン
ジスタQO〜Q7のソース電極に別々に接続されている
。これらのトランジスタは、西ドイツの7ライブルク市
のITTから市販されているB51oq型装置或いは西
ドイツのミュンヘン市のシーメンス社から市販されてい
るB5593型装置のよう外、エンハンスメント・モー
ドVMO8(縦型MO8) FET装置であることか好
ましい。
電子的電流スイッチ5o−87(簡単化のため電気機械
的スイッチとして図示しである)の制御入力に印加され
る。これらの入力は2進的に重み付けされた定電流源工
0−47にそれぞれ結合されている。スイッチ5o−8
7は、各々第1と第2の出力を有し、第1出力は共通に
接続されて端子T1を介して抵抗32に接続されている
。第2の出力はそれぞれ付属の高電圧MO8出力トラン
ジスタQO〜Q7のソース電極に別々に接続されている
。これらのトランジスタは、西ドイツの7ライブルク市
のITTから市販されているB51oq型装置或いは西
ドイツのミュンヘン市のシーメンス社から市販されてい
るB5593型装置のよう外、エンハンスメント・モー
ドVMO8(縦型MO8) FET装置であることか好
ましい。
VMO8)ランジスタQo −Q7は、並列結合された
縦型に(横型ではなくて)構成された半導体装置に相当
するもので、これら単独でまたはスイッチSo −Bq
、電流源IO〜エフおよびインタフェース回路30と一
緒に共通の集積回路基板上に容易に形成することかでき
る。
縦型に(横型ではなくて)構成された半導体装置に相当
するもので、これら単独でまたはスイッチSo −Bq
、電流源IO〜エフおよびインタフェース回路30と一
緒に共通の集積回路基板上に容易に形成することかでき
る。
VMOS装置QO〜Q7は縦軸に沿って配列されたドレ
ンおよびソース電極を有し、この構造はゲート、ソース
およびドレン素子を同じ面に有する横型装置の構造とは
対照的である。VMO8装置の構造に関する情報は、た
とえば、米国特許第436407.3号明細書中に開示
されている。一つの型式のVMOS装置の物理的構造は
、また、1984年8月27日付の米国特許出願第64
4397号明細書にも記載されている。この米国出願に
は、テレビジョン受像機の映像管のような画暉表示装置
の高電圧強度制御電極を直接駆動することのできるVM
O8デジタル−アナログ信号変換器が開示されている。
ンおよびソース電極を有し、この構造はゲート、ソース
およびドレン素子を同じ面に有する横型装置の構造とは
対照的である。VMO8装置の構造に関する情報は、た
とえば、米国特許第436407.3号明細書中に開示
されている。一つの型式のVMOS装置の物理的構造は
、また、1984年8月27日付の米国特許出願第64
4397号明細書にも記載されている。この米国出願に
は、テレビジョン受像機の映像管のような画暉表示装置
の高電圧強度制御電極を直接駆動することのできるVM
O8デジタル−アナログ信号変換器が開示されている。
特に、この米国出願には、ソース領域の寸法形状が高周
波応答を呈すると共に電力消費を小さくするように形成
されている複数個のVMOS出力装曾を持った優れた変
換駆動段中記・1αされている。
波応答を呈すると共に電力消費を小さくするように形成
されている複数個のVMOS出力装曾を持った優れた変
換駆動段中記・1αされている。
このVMO8出力装置の縦型構造は、映像管の高電圧陰
極を直接駆動できるような、定格降伏電圧の高いこれら
装置の!R造を容易化する。VMO5FET出力装置は
、また、特にバイポーラトランジスタの高電圧スイッチ
ング特性に比較した場合に。
極を直接駆動できるような、定格降伏電圧の高いこれら
装置の!R造を容易化する。VMO5FET出力装置は
、また、特にバイポーラトランジスタの高電圧スイッチ
ング特性に比較した場合に。
実質的に相等しいターンオンおよびターンオフ遅延を持
つ相互に均一な高電圧高速スイッチング特性を呈する利
点があシまた好ましくないスイッチング過渡現象(グリ
ッチ)が事実上除かれる特徴がある。VMO8出力装置
のターンオン時間とターンオフ時間は、被スイッチ電圧
の大きさには実質的に影響を受けないので、高電圧映像
管の駆動ができるのである。更に、VMO8技法によれ
ば、共通のゲート電極および共通のドレン電極を持った
低原価の集積VMOS装置アレイを容易に作ることがで
きる。
つ相互に均一な高電圧高速スイッチング特性を呈する利
点があシまた好ましくないスイッチング過渡現象(グリ
ッチ)が事実上除かれる特徴がある。VMO8出力装置
のターンオン時間とターンオフ時間は、被スイッチ電圧
の大きさには実質的に影響を受けないので、高電圧映像
管の駆動ができるのである。更に、VMO8技法によれ
ば、共通のゲート電極および共通のドレン電極を持った
低原価の集積VMOS装置アレイを容易に作ることがで
きる。
出力装置Qo、Q7のゲート電極は基準電位源+V讐
に共通に接続され、また出力ドレン電極は出力負荷イン
ピーダンス35に共通に接続されていて、その負荷イン
ピーダンス350両端間には高レベルのアナログ信号比
が発生して出力端子T2に現われる。
ピーダンス35に共通に接続されていて、その負荷イン
ピーダンス350両端間には高レベルのアナログ信号比
が発生して出力端子T2に現われる。
従って、装置QO〜Q7は、スイッチSO〜S7を介し
て各ソース電極に流れる電流に対して利得1の電流増幅
器として共通ゲート形に接続されている。
て各ソース電極に流れる電流に対して利得1の電流増幅
器として共通ゲート形に接続されている。
電流源■0〜エフからの電流は、インタフェース30か
らの2進出力信号(2・・・・・・2)の論理状態によ
って決まるスイッチSO〜S7の個々のとる位置に従っ
て、このスイッチ群によシ、端子T1と抵抗32か出力
装置QOx Q’7の同れかへ導かれる。アナログ映像
管陰極駆動電圧は、負荷抵抗35の値とこの抵抗35中
を流れる装置QO、、、Q7の合成ドレン電流の大きさ
の関数として、端子T2に生ずる。この出力端子T2に
生成される信号は、負荷抵抗35と映像管陰極に付帯す
るキャパシタンスとによって適切な低域通過濾波作用を
受ける。
らの2進出力信号(2・・・・・・2)の論理状態によ
って決まるスイッチSO〜S7の個々のとる位置に従っ
て、このスイッチ群によシ、端子T1と抵抗32か出力
装置QOx Q’7の同れかへ導かれる。アナログ映像
管陰極駆動電圧は、負荷抵抗35の値とこの抵抗35中
を流れる装置QO、、、Q7の合成ドレン電流の大きさ
の関数として、端子T2に生ずる。この出力端子T2に
生成される信号は、負荷抵抗35と映像管陰極に付帯す
るキャパシタンスとによって適切な低域通過濾波作用を
受ける。
端子T1に現われる抵抗32上に生ずる電圧は、抵抗3
5の両端間に生ずる陰極駆動電圧の相補(逆)位相分に
相当するもので、たとえば陰極、駆動電圧を低電圧点で
モニタする必要があるよりな装置や。
5の両端間に生ずる陰極駆動電圧の相補(逆)位相分に
相当するもので、たとえば陰極、駆動電圧を低電圧点で
モニタする必要があるよりな装置や。
1984年8月27日付米国特許出願第644453号
明細書中に開示されている形式の高周波補償回路に関連
して信号処理用に相補信号を用いる装置などに七つでは
、有効なものでおる。上記の米国特許出願明細書中に記
載されているように、端子T2に発生したビデオ出力信
号の−3は抵抗32の両端間に生じた相補信号と合成さ
れた後、出力回路の寄生キャパシタンス効果のためにビ
デオ出力陰極駆動信号中に不足している高周波数成分を
表わす高周波数信号を生成する。この生成された信号は
駆動段の入力に供給されて、ビデオ出力信号に現われる
高周波数の不足を補なう。
明細書中に開示されている形式の高周波補償回路に関連
して信号処理用に相補信号を用いる装置などに七つでは
、有効なものでおる。上記の米国特許出願明細書中に記
載されているように、端子T2に発生したビデオ出力信
号の−3は抵抗32の両端間に生じた相補信号と合成さ
れた後、出力回路の寄生キャパシタンス効果のためにビ
デオ出力陰極駆動信号中に不足している高周波数成分を
表わす高周波数信号を生成する。この生成された信号は
駆動段の入力に供給されて、ビデオ出力信号に現われる
高周波数の不足を補なう。
以上説明した高電圧変換駆動装置は、後続する付加増幅
段を必要とせずに映像管の陰極を直接駆動することがで
きると共に集積回路として構成できる利点がある。更に
、この装置は、アナログ映像管駆動段に付帯する多くの
不利を蒙らないという特長もある。たとえば、アナログ
映像管駆動段は、映像管1駆動回路に帰還回路を設けて
補償しない限り非直線性を呈する可能性がある。しかし
、帰還を使用すると特に広帯域の、駆動段では安定性の
点で問題が生ずる。アナログ駆動段は、また、信号振幅
の振れ(エクスカーション)の上昇および下降時間か等
しくなく、更に帰還によシ補償しないと大信号状態のと
きに立上シ速度(スリューレート)に問題を生ずる可能
性がある。
段を必要とせずに映像管の陰極を直接駆動することがで
きると共に集積回路として構成できる利点がある。更に
、この装置は、アナログ映像管駆動段に付帯する多くの
不利を蒙らないという特長もある。たとえば、アナログ
映像管駆動段は、映像管1駆動回路に帰還回路を設けて
補償しない限り非直線性を呈する可能性がある。しかし
、帰還を使用すると特に広帯域の、駆動段では安定性の
点で問題が生ずる。アナログ駆動段は、また、信号振幅
の振れ(エクスカーション)の上昇および下降時間か等
しくなく、更に帰還によシ補償しないと大信号状態のと
きに立上シ速度(スリューレート)に問題を生ずる可能
性がある。
第2a図は、第1図に示した電流スイッチのうちの1つ
(たとえば、S7)でバイポーラ素子温のものを示す。
(たとえば、S7)でバイポーラ素子温のものを示す。
このバイポーラ型電流スイッチは、エミッタを相互に結
合した差動入力形の構成をとるNPN )ランジスタ4
0と41を具えている。2進情報ビツト2に関係をもち
同ピットから取出される逆相の信号がインタフェース3
0の出力に現われ、トランジスタ40と41のベース電
極を駆動して、これらトランジスタのコレクタ出力電流
を互に逆相関係に変化させる。トランジスタ40と41
に流れるこの電流は定電流源17から供給される。トラ
ンジスタ40のコレクタ出力電流は第1図の出力装置Q
7の人力ソース電極に馬えられ、またトランジスタ41
のコレクタ出力電流は第1図の端子T1と抵抗32に流
される。
合した差動入力形の構成をとるNPN )ランジスタ4
0と41を具えている。2進情報ビツト2に関係をもち
同ピットから取出される逆相の信号がインタフェース3
0の出力に現われ、トランジスタ40と41のベース電
極を駆動して、これらトランジスタのコレクタ出力電流
を互に逆相関係に変化させる。トランジスタ40と41
に流れるこの電流は定電流源17から供給される。トラ
ンジスタ40のコレクタ出力電流は第1図の出力装置Q
7の人力ソース電極に馬えられ、またトランジスタ41
のコレクタ出力電流は第1図の端子T1と抵抗32に流
される。
第2b図は、第1図の電流スイッチのうちの1つ(たと
えば、S7)のMOS FET fiのものを示す。
えば、S7)のMOS FET fiのものを示す。
この電流スイッチは、ソースが相互結合された1対のM
O8装置42と43を有し、これらは電流源17から動
作電流の供給を受けるもので、トランジスタ43のゲー
トに結合されるスイッチング信号を介してシングルエン
デツド形駆動を受ける。スイッチング信号はインタフェ
ース30からの2進数情報の2ピント出力信号から取出
される。トランジスタ42と43のドレン出力電流は、
第1図の出力装置Q7の入力ソース電極に、および31
図の端子T1と抵抗32に、それぞれ供給される。第2
b図の構成では抵抗32は端子T1と正電位点間に接続
されている。
O8装置42と43を有し、これらは電流源17から動
作電流の供給を受けるもので、トランジスタ43のゲー
トに結合されるスイッチング信号を介してシングルエン
デツド形駆動を受ける。スイッチング信号はインタフェ
ース30からの2進数情報の2ピント出力信号から取出
される。トランジスタ42と43のドレン出力電流は、
第1図の出力装置Q7の入力ソース電極に、および31
図の端子T1と抵抗32に、それぞれ供給される。第2
b図の構成では抵抗32は端子T1と正電位点間に接続
されている。
第2c図は、第1図における2進重み付けされた電流の
電流源工O〜エフに適当する構成を示す。各電流源は、
たとえば電流源エフについてはトランジスタ50である
ようなNPN )ランジスタを含み、そのコレクタ出力
を付属電流スイッチに、エミッタ電極を2進重み付けR
/2R抵抗ラダー回路に、結合して込る。これらの電流
源は、NPN電流源トラン得制御電圧GCに応じて、利
得制御することもできる。従って、第1図のデジタル−
アナログ変換駆動器段の利得は、たとえば視聴者の手動
コントラスト調節器から取出されるコントラスト制御電
圧を表わすものであるような、制御電圧GCの大きさの
開破として、変化させることかできる。
電流源工O〜エフに適当する構成を示す。各電流源は、
たとえば電流源エフについてはトランジスタ50である
ようなNPN )ランジスタを含み、そのコレクタ出力
を付属電流スイッチに、エミッタ電極を2進重み付けR
/2R抵抗ラダー回路に、結合して込る。これらの電流
源は、NPN電流源トラン得制御電圧GCに応じて、利
得制御することもできる。従って、第1図のデジタル−
アナログ変換駆動器段の利得は、たとえば視聴者の手動
コントラスト調節器から取出されるコントラスト制御電
圧を表わすものであるような、制御電圧GCの大きさの
開破として、変化させることかできる。
第3図は、第1図のトランジスタQO〜Q7から成る変
換駆動器段と組合せ使用される出力DC安定化回路を示
し、第1図と共通の素子には同一参照数字が付されてい
る。このDC安定化回路は、B+動作電源電圧の変動と
、他のB十変動源の中でもB十電源中の垂直周波数リッ
プルと、の補償を行ない、安定化されたB+動作電源電
圧の必要性を除くものである。
換駆動器段と組合せ使用される出力DC安定化回路を示
し、第1図と共通の素子には同一参照数字が付されてい
る。このDC安定化回路は、B+動作電源電圧の変動と
、他のB十変動源の中でもB十電源中の垂直周波数リッ
プルと、の補償を行ない、安定化されたB+動作電源電
圧の必要性を除くものである。
このDC安定化回路は、たとえば、各水平消去期間のい
わゆるバンクポーチ部分をカバーするサンプリング・パ
ルスSPに応動して各水平画像消去期間の間導通するよ
うにキー制御される、演算相互コンダクタンス増幅器6
2を持っている。コノ増幅器62は、サンプリング・パ
ルスSPKよりi通するようにキー制御されると、基準
電圧源65からの入力端子と分圧抵抗60と61の接続
点から得られる入力電圧とを比較する。上記の両抵抗は
、映隊管陰極信号路と駆動器の負荷抵抗35とに結合さ
れているので、両抵抗60と61の接続点に生ずる電圧
は、ビデオ信号変調が存在しない水平消去期間中のこの
駆動段のDC出力レベルの大きさに関係したものとなる
。増幅器62への両入力間の大きさの差を表わす誤差信
号はキャパシタ68に蓄積されて、高電圧VMOS制御
トランジスタQ8のゲート人力に印加される。この誤差
信号は、負荷抵抗35中の電流が増幅器620両入力端
子間のレベル差を最小に減らすような極性に変化させら
れるように、トランジスタQ8の導通を変えて、水平消
去レベルと出力一端子T2のDCレベルを安定化させる
。こうして、増幅器62とトランジスタQ8を含む安定
化回路は帰還作用によシ増幅器62の両入力電圧を実質
的に同じレベルに維持する。これは出力端子T2におけ
る静的DCレベルが実質的に一定の所望状態に相当する
。
わゆるバンクポーチ部分をカバーするサンプリング・パ
ルスSPに応動して各水平画像消去期間の間導通するよ
うにキー制御される、演算相互コンダクタンス増幅器6
2を持っている。コノ増幅器62は、サンプリング・パ
ルスSPKよりi通するようにキー制御されると、基準
電圧源65からの入力端子と分圧抵抗60と61の接続
点から得られる入力電圧とを比較する。上記の両抵抗は
、映隊管陰極信号路と駆動器の負荷抵抗35とに結合さ
れているので、両抵抗60と61の接続点に生ずる電圧
は、ビデオ信号変調が存在しない水平消去期間中のこの
駆動段のDC出力レベルの大きさに関係したものとなる
。増幅器62への両入力間の大きさの差を表わす誤差信
号はキャパシタ68に蓄積されて、高電圧VMOS制御
トランジスタQ8のゲート人力に印加される。この誤差
信号は、負荷抵抗35中の電流が増幅器620両入力端
子間のレベル差を最小に減らすような極性に変化させら
れるように、トランジスタQ8の導通を変えて、水平消
去レベルと出力一端子T2のDCレベルを安定化させる
。こうして、増幅器62とトランジスタQ8を含む安定
化回路は帰還作用によシ増幅器62の両入力電圧を実質
的に同じレベルに維持する。これは出力端子T2におけ
る静的DCレベルが実質的に一定の所望状態に相当する
。
分圧抵抗61は、図示のように可変型として、端子T2
に生ずる映像管陰極のDCバイアスを手動調節する手段
とすることもできる。すなわち、抵抗61を調節すれば
、帰還DC安定化回路の動作を通じて映像管陰極バイア
スを所望のレベルに設定することかできる。
に生ずる映像管陰極のDCバイアスを手動調節する手段
とすることもできる。すなわち、抵抗61を調節すれば
、帰還DC安定化回路の動作を通じて映像管陰極バイア
スを所望のレベルに設定することかできる。
画像コントラスト制御と白バランス制御とを。
fs4図に示すような構成で、各変換駆動器段2OR1
20Gおよび20Bに対して行なうことかできる。各駆
動段における+VRと−vR人力は、第2C図に示しか
つ説明したように各電流源回路に対属している入力に相
当するものである。視聴者か調節できるポテンシオメー
タ71はその可動腕にアナログ・コントラスト制御電圧
CCを生成する。このコントラスト制(IiIITL圧
は、バッファ増幅器70を介し、更に可調整抵抗ワ2a
、72I)および72cを経て各、駆動器段の電流源の
+V几人力に供給される。これらの可調整抵抗は、装置
の調整設定期間に各駆動器段の信号利得を11+1別に
調整するための手切白バランス制御器として働き、白画
鎌を表わすビデオ信号の入力かあったとき映像管が適正
な白画像表示を行なうようにする。すなわち、各鹿切器
段の利得は、第2c図に示されるように各駆動6段に対
する電流源■0〜エフの導通を制御することによシ、コ
ントラスト制御ポテンシオメータ71と各可調整抵抗7
2a、?2bおよび72(の設定に従って、アナログ式
に変えることができる。
20Gおよび20Bに対して行なうことかできる。各駆
動段における+VRと−vR人力は、第2C図に示しか
つ説明したように各電流源回路に対属している入力に相
当するものである。視聴者か調節できるポテンシオメー
タ71はその可動腕にアナログ・コントラスト制御電圧
CCを生成する。このコントラスト制(IiIITL圧
は、バッファ増幅器70を介し、更に可調整抵抗ワ2a
、72I)および72cを経て各、駆動器段の電流源の
+V几人力に供給される。これらの可調整抵抗は、装置
の調整設定期間に各駆動器段の信号利得を11+1別に
調整するための手切白バランス制御器として働き、白画
鎌を表わすビデオ信号の入力かあったとき映像管が適正
な白画像表示を行なうようにする。すなわち、各鹿切器
段の利得は、第2c図に示されるように各駆動6段に対
する電流源■0〜エフの導通を制御することによシ、コ
ントラスト制御ポテンシオメータ71と各可調整抵抗7
2a、?2bおよび72(の設定に従って、アナログ式
に変えることができる。
デジタル・ビデオ信号処理装置におけるこのアナログ利
得制御の仕方は、コントラスト制御と白バランス制御に
必要な付加的なダイナミック範囲に対応させるための1
個またはそれ以上の余分なデジタル情報ビット(たとえ
ば、8ピツトでなく9ピツト)を必要としないという長
所がある。すなわち、こ\に説明した利得制御機構はデ
ジタル情報ビットを節約して、デジタル処理回路の大き
さと複雑さを不要に増加させることはない。表示される
画像の明るさとコントラストを制御するために視聴者の
操作で生ずる制御信号か、ビデオ信号の大きさを制御す
るためにデジタル形式でなくアナログ形式で利用される
ような、ビデオ出力VMO8変換駆肋器段を使用したデ
ジタル・ビデオ信号処理および表示装置に関するこれ以
上の説明は、1984年8月27日付の米国特許出@第
644400号明細書に記載されている。
得制御の仕方は、コントラスト制御と白バランス制御に
必要な付加的なダイナミック範囲に対応させるための1
個またはそれ以上の余分なデジタル情報ビット(たとえ
ば、8ピツトでなく9ピツト)を必要としないという長
所がある。すなわち、こ\に説明した利得制御機構はデ
ジタル情報ビットを節約して、デジタル処理回路の大き
さと複雑さを不要に増加させることはない。表示される
画像の明るさとコントラストを制御するために視聴者の
操作で生ずる制御信号か、ビデオ信号の大きさを制御す
るためにデジタル形式でなくアナログ形式で利用される
ような、ビデオ出力VMO8変換駆肋器段を使用したデ
ジタル・ビデオ信号処理および表示装置に関するこれ以
上の説明は、1984年8月27日付の米国特許出@第
644400号明細書に記載されている。
第5a図と第5b図は任意に選択使用できる出カバソフ
ァ回路で、駆動6段の高周波数応答特性を改善できるも
のである。特に、この図示したバッファ回路によれば、
高周波数信号の応答に余シ大きな損失を生ずることなし
に、駆動6段の負荷インピーダンス35(第1図の抵抗
35)の値を増大させることができる。
ァ回路で、駆動6段の高周波数応答特性を改善できるも
のである。特に、この図示したバッファ回路によれば、
高周波数信号の応答に余シ大きな損失を生ずることなし
に、駆動6段の負荷インピーダンス35(第1図の抵抗
35)の値を増大させることができる。
第5a図において、NPNトランジスタ80とPNP
)ランジスタ81は、相Mli形エミッタホロワ段とし
て接続されていてその両ベース人力は、駆動6段の出力
端子T2にまた両エミッタ出力は映塚管の陰極に結合さ
れる。第5b図は、NPN )ランジスク85とダイオ
ード86を図示のように接続した能動負荷型出力バッフ
ァである。453図の相補形ホロワ段は一層対称的な応
答特性を呈する点で好ましい。
)ランジスタ81は、相Mli形エミッタホロワ段とし
て接続されていてその両ベース人力は、駆動6段の出力
端子T2にまた両エミッタ出力は映塚管の陰極に結合さ
れる。第5b図は、NPN )ランジスク85とダイオ
ード86を図示のように接続した能動負荷型出力バッフ
ァである。453図の相補形ホロワ段は一層対称的な応
答特性を呈する点で好ましい。
【図面の簡単な説明】
第1図はこの発明によるm個デシタルーアナログ変換駆
動器を含むカラーテレビジョン受像機の一部輪成を示す
図、第2a図乃至第2C図は第1図に示した変換駆動器
の部分の回路の詳細を示す図、第3図は請1図に示した
変換駆動器の出力DCレベルを安定化させるための構成
を示す図、第4図は第1図に示された変換駆動器に付属
するコントラスト制御および白バランス制御器の構成を
示す図、第5a図および第5b図は第1図の変換駆動器
と共に使用することのできる出力回路を示す図である。 12・・・デジタル・ビデオ信号の信号源、25・・・
画像表示手段、20R120Q、 20B・・・信号変
換駆動手段。 30・・・信号変換駆動手段の入力、 T2・・・出力
。 特許出願人 アールシーニー コーポレーション化 理
人 清 水 哲 ほか2名才20図
才2b図 GC −■ 才2c図 才3図 へ60 0図 十 〒 →喰才虫へ 一部ゴ虫へ
動器を含むカラーテレビジョン受像機の一部輪成を示す
図、第2a図乃至第2C図は第1図に示した変換駆動器
の部分の回路の詳細を示す図、第3図は請1図に示した
変換駆動器の出力DCレベルを安定化させるための構成
を示す図、第4図は第1図に示された変換駆動器に付属
するコントラスト制御および白バランス制御器の構成を
示す図、第5a図および第5b図は第1図の変換駆動器
と共に使用することのできる出力回路を示す図である。 12・・・デジタル・ビデオ信号の信号源、25・・・
画像表示手段、20R120Q、 20B・・・信号変
換駆動手段。 30・・・信号変換駆動手段の入力、 T2・・・出力
。 特許出願人 アールシーニー コーポレーション化 理
人 清 水 哲 ほか2名才20図
才2b図 GC −■ 才2c図 才3図 へ60 0図 十 〒 →喰才虫へ 一部ゴ虫へ
Claims (1)
- (1)デジタル・ビデオ信号の供給源と、強度制御電極
に印加されたビデオ信号に応動する画像表示手段と、上
記デジタル・ビデオ信号に応動する入力と上記デジタル
・ビデオ信号のアナログ化信号を上記強度制御電極を直
接駆動するに適した大きさで上記強度制御電極に供給す
る出力とを有する信号変換駆動手段と、を具備してなる
デジタル・ビデオ信号処理装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US644398 | 1984-08-27 | ||
US06/644,398 US4641194A (en) | 1984-08-27 | 1984-08-27 | Kinescope driver in a digital video signal processing system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6161570A true JPS6161570A (ja) | 1986-03-29 |
JPH07105899B2 JPH07105899B2 (ja) | 1995-11-13 |
Family
ID=24584756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60188312A Expired - Lifetime JPH07105899B2 (ja) | 1984-08-27 | 1985-08-26 | デジタル・ビデオ信号処理装置 |
Country Status (25)
Country | Link |
---|---|
US (1) | US4641194A (ja) |
JP (1) | JPH07105899B2 (ja) |
KR (1) | KR930011509B1 (ja) |
AU (1) | AU582782B2 (ja) |
BE (1) | BE903131A (ja) |
BR (1) | BR8504029A (ja) |
CA (1) | CA1233558A (ja) |
CS (1) | CS270203B2 (ja) |
DD (1) | DD236428A5 (ja) |
DE (1) | DE3530444C2 (ja) |
DK (1) | DK385685A (ja) |
ES (1) | ES8700822A1 (ja) |
FI (1) | FI79223C (ja) |
FR (1) | FR2569511B1 (ja) |
GB (1) | GB2163922B (ja) |
HK (1) | HK55493A (ja) |
IT (1) | IT1185305B (ja) |
MY (1) | MY100505A (ja) |
NL (1) | NL8502343A (ja) |
NZ (1) | NZ213230A (ja) |
PL (1) | PL255149A1 (ja) |
PT (1) | PT80802B (ja) |
SE (1) | SE464847B (ja) |
SU (1) | SU1382413A3 (ja) |
ZA (1) | ZA856473B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61228780A (ja) * | 1985-04-03 | 1986-10-11 | Hitachi Ltd | 増幅回路 |
JPS61228778A (ja) * | 1985-04-03 | 1986-10-11 | Hitachi Ltd | 増幅回路 |
JP2008060746A (ja) * | 2006-08-30 | 2008-03-13 | Shindengen Electric Mfg Co Ltd | アンプ回路 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4603319A (en) * | 1984-08-27 | 1986-07-29 | Rca Corporation | Digital-to-analog converter with reduced output capacitance |
US4942397A (en) * | 1988-07-26 | 1990-07-17 | Signal Processing Technologies, Inc. | Elimination of linearity superposition error in digital-to-analog converters |
JP3062035B2 (ja) * | 1995-03-31 | 2000-07-10 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | D/aコンバータ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55102983A (en) * | 1979-01-31 | 1980-08-06 | Fuji Denko Kk | Digital television set |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2015160A1 (de) * | 1969-04-01 | 1970-11-12 | Mobil Oil Corp., New York, N.Y. (V.St.A.) | Videodarstellungsanlage |
US4387405A (en) * | 1971-01-26 | 1983-06-07 | Rca Corporation | Automatic kinescope bias control system with digital signal processing |
US4240039A (en) * | 1979-06-11 | 1980-12-16 | National Semiconductor Corporation | MOS Differential amplifier |
US4257068A (en) * | 1979-11-29 | 1981-03-17 | Rca Corporation | System for periodically reversing the order of video data in a flat panel display device |
US4364073A (en) * | 1980-03-25 | 1982-12-14 | Rca Corporation | Power MOSFET with an anode region |
SE451780B (sv) * | 1981-01-26 | 1987-10-26 | Princeton | Anordning for automatisk bildrorforspenningsreglering med digital signalbehandling |
DE3126084C2 (de) * | 1981-07-02 | 1990-07-12 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum Herstellen analoger Fernsehsignale mit Amplitudeneinstellung |
FR2520177B1 (fr) * | 1982-01-15 | 1986-05-23 | Pierre Jutier | Dispositif de saisie et de restitution en temps reel d'une image formee de trames successives de lignes de balayage |
GB2121658A (en) * | 1982-05-28 | 1983-12-21 | Linotype Paul Ltd | Mapping ram for a modulated display |
JPS5937775A (ja) * | 1982-08-25 | 1984-03-01 | Sony Corp | 倍走査テレビジヨン受像機 |
JPS5954322A (ja) * | 1982-09-22 | 1984-03-29 | Hitachi Ltd | D/a変換器 |
US4503454A (en) * | 1982-11-26 | 1985-03-05 | Rca Corporation | Color television receiver with a digital processing system that develops digital driver signals for a picture tube |
JPS59151510A (ja) * | 1983-02-18 | 1984-08-30 | Hitachi Ltd | C−mos負荷型増幅器 |
US4528585A (en) * | 1983-03-30 | 1985-07-09 | Rca Corporation | Television receiver having picture magnifying apparatus |
US4556900A (en) * | 1983-05-25 | 1985-12-03 | Rca Corporation | Scaling device as for quantized B-Y signal |
EP0135274A3 (en) * | 1983-08-12 | 1987-12-16 | Trw Inc. | Digital-to-analog converter |
GB2145903A (en) * | 1983-08-30 | 1985-04-03 | Rca Corp | Sampled data signal processing apparatus |
-
1984
- 1984-08-27 US US06/644,398 patent/US4641194A/en not_active Expired - Lifetime
-
1985
- 1985-06-21 CA CA000484881A patent/CA1233558A/en not_active Expired
- 1985-07-11 PT PT80802A patent/PT80802B/pt not_active IP Right Cessation
- 1985-07-23 SU SU853930799A patent/SU1382413A3/ru active
- 1985-07-25 IT IT21712/85A patent/IT1185305B/it active
- 1985-08-19 SE SE8503872A patent/SE464847B/sv not_active IP Right Cessation
- 1985-08-20 AU AU46436/85A patent/AU582782B2/en not_active Ceased
- 1985-08-20 FI FI853192A patent/FI79223C/fi not_active IP Right Cessation
- 1985-08-20 ES ES546284A patent/ES8700822A1/es not_active Expired
- 1985-08-20 GB GB08520854A patent/GB2163922B/en not_active Expired
- 1985-08-21 CS CS856029A patent/CS270203B2/cs unknown
- 1985-08-22 BR BR8504029A patent/BR8504029A/pt not_active IP Right Cessation
- 1985-08-23 DD DD85279939A patent/DD236428A5/de not_active IP Right Cessation
- 1985-08-23 FR FR858512686A patent/FR2569511B1/fr not_active Expired - Fee Related
- 1985-08-23 DK DK385685A patent/DK385685A/da not_active Application Discontinuation
- 1985-08-26 ZA ZA856473A patent/ZA856473B/xx unknown
- 1985-08-26 NZ NZ213230A patent/NZ213230A/xx unknown
- 1985-08-26 DE DE3530444A patent/DE3530444C2/de not_active Expired - Fee Related
- 1985-08-26 KR KR1019850006152A patent/KR930011509B1/ko not_active IP Right Cessation
- 1985-08-26 JP JP60188312A patent/JPH07105899B2/ja not_active Expired - Lifetime
- 1985-08-26 NL NL8502343A patent/NL8502343A/nl not_active Application Discontinuation
- 1985-08-27 BE BE0/215510A patent/BE903131A/fr not_active IP Right Cessation
- 1985-08-27 PL PL25514985A patent/PL255149A1/xx unknown
-
1987
- 1987-05-08 MY MYPI87000608A patent/MY100505A/en unknown
-
1993
- 1993-06-10 HK HK554/93A patent/HK55493A/xx not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55102983A (en) * | 1979-01-31 | 1980-08-06 | Fuji Denko Kk | Digital television set |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61228780A (ja) * | 1985-04-03 | 1986-10-11 | Hitachi Ltd | 増幅回路 |
JPS61228778A (ja) * | 1985-04-03 | 1986-10-11 | Hitachi Ltd | 増幅回路 |
JP2008060746A (ja) * | 2006-08-30 | 2008-03-13 | Shindengen Electric Mfg Co Ltd | アンプ回路 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60117880A (ja) | 直流回復回路 | |
US4651064A (en) | Video amplifier with foreground and background controls | |
JPS6161570A (ja) | デジタル・ビデオ信号処理装置 | |
US4442458A (en) | CRT Video drive circuit with beam current stabilization | |
JPH0145767B2 (ja) | ||
US4642690A (en) | Digital video signal processor with analog level control | |
JPH0642728B2 (ja) | 信号処理装置 | |
US4599655A (en) | Kinescope driver with high frequency compensation | |
PL150252B1 (ja) | ||
US5757340A (en) | Amplifier with a second active element being cascode connected to a first active element and having a control electrode connected to a constant voltage | |
JPH0394505A (ja) | 相補トランジスタ回路及びそれを用いた増幅器並びにcrtデイスプレイ装置 | |
JP2973910B2 (ja) | 信号のコアリング閾値を調整する回路 | |
JPH06197241A (ja) | ガンマ補正回路及び輪郭補正装置 | |
JPH06105961B2 (ja) | 増幅回路 | |
CN1011181B (zh) | 数字视频信号处理系统 | |
JPH0832989A (ja) | レベルシフト回路 | |
JPS60227291A (ja) | 表示装置 | |
JPH0547027B2 (ja) | ||
JPH06105962B2 (ja) | 増幅回路 | |
JPS61228781A (ja) | 増幅回路 | |
JPH0312833B2 (ja) | ||
JPH0628384B2 (ja) | 増幅回路 | |
JPS62270995A (ja) | イルミネ−シヨン表示回路 | |
JPH10248025A (ja) | ガンマ補正回路 | |
JPH0340508A (ja) | 電圧制御型可変利得調整回路 |