JPH0394505A - 相補トランジスタ回路及びそれを用いた増幅器並びにｃｒｔデイスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、相補トランジスタ回路、及びその相補トラン
ジスタ回路を用いた増幅器（特にビデオ信号を増幅する
ビデオ増幅器）並びにＣＲＴディスプレイ装置に係り，
特にＣＲＴディスプレイ装置の高精細化、低消費電力化
に好適に要素回路及びシステムを提供するものである。

〔従来の技術〕

いわゆるコンピュータ用ＣＲＴディスプレイ装置として
知られる高精細ＣＲＴディスプレイ装置は，現在主流と
なっているＩＭピクセル表示から２Ｍ，４Ｍピクセルへ
と高精細化の要求があり、それに伴ってビデオ増幅系は
１００ＭＨｚから１５０ＭＨｚ，３００ＭＨｚへと益々
広帯域化が必要となってきている。また、出力は４０〜
５ｏＶｐｐの大振幅とＩＯＯＶ及ぶ直流バイアスレベル
を必要とするため高精度，低消費電力化も併せて要求さ
れている。

本発明の主たる対象の一つであるビデオ増幅器について
は、本願の発明者の一部を含む発明者らによる、例えば
特開昭６１−　２２８７７８号公報「増幅回路」に記載
されており、ビデオマルチプレクサ，ゲインコントロー
ラ，電流増幅器等の機能を含むモノリシツク段により駆
動される高電圧カスコード増幅器として開示されている
。

また、ＵＳＰ４，４９４，０７５には、乗算器の負荷側
の反対極性からなるカレントミラーの一方をダーリント
ン形回路にして信号電流の変化に応じてカレントミラー
のＶＢＥが変化して歪が生じるのを除去するものが記載
されている。また、ＵＳＰ４　，　２９３　，　８７５
には、ＣＲＴのカソードをレベルシフトを施したバイア
ス回路を用いた相補トランジスタプッシュプル回路で駆
動する形式のビデオアンプが記載されている。更に．　
ＵＳＰ４，０５１，５２１には低電圧のコンブリメンタ
リエミッタホロワアンプで高電圧のカスコードアンプを
駆動する複合信号のビデオ増幅器が記載されている。

更には、「新・低周波高周波回路設計マニュアルＪＣＱ
出版、１９８８，４．３０初版発゛行）ｐ２５８〜２５
９には、相補トランジスタ回路を差動アナログスイッチ
として用いたものが記載されている。

また、高精細ＣＫＴディスプレイ装置の広帯域ビデオ増
幅系の比較的最近の研究成果は，高精度の高周波出力段
帰還を行なう型式として、■９８９年、アイ・イー・イ
ー・イー・インタナショナル・ソリツドステート・サー
キット・カンファレンス・ダイジェスト・オブ・テクニ
カル・ペーパーズ，７０頁から７１頁（１　９　８　９
　１ＥＥＥ　ＩｎｔｅｒｎａｔｉｏｎａｌＳｏｌｉｄ−
Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ　Ｃｏｎｆｅｒｅｎｃｅ
　Ｄｉｇｅｓｔ　ｏｆＴｅｃｈｎｉｃａｌ　Ｐａｐｅｒ
ｓ　ｐ　ｐ　．　７　０　−　７　１　（Ｆｅｂ．１９
８９））において論じられている。

さらに、高周波出力段から高周波帰還を行なわないカス
コード形式のものについてはアイ・イー・イー・イー・
トランザクション・オン・コンシューマ・エレクトロニ
クス第３４巻，第３号１９８９年８月４２６頁から４３
３頁（ＩＥＥＥ　ＴｒａｎｓａｃｔｉｏｎｓｏｎＣｏｎ
ｓｕｍｅｒ　Ｅｌｅｃｔｒｏｎｉｃｓ，　Ｖｏｌ．　３
　４　，　Ｎａ　３　ｒ　ＡＵＧＵＳＴ１９８８　　ｐ
ｐ４２６−４３３）に開示されている．〔発明が解決し
ようとする課題〕 ここで、上記特開昭６１−　２２８７７８号公報に記載
された従来技術は機能面では必要を満たしうるち、各機
能回路の簡略化や増幅段数の削減については十分な配慮
がなされておらず、回路構成が複雑化して将来の動作周
波数の広帯域化に応じ難い問題があった。また、先に挙
げたＵＳＰ３件及び差動アナログスイッチなどの文献は
，相補トランジスタ回路などの要素技術が個々に記載さ
れているものの、本発明のように、相補トランジスタ回
路をビデオ増幅器のゲインコントローラや、出力段のカ
レントミラー回路等に全面的に用いて簡略化することに
関しては何等言及されていない．更に、上記従来技術の
うち、高周波負帰還方式は回路の一巡ループの遅れのた
めに高周波において利得余裕、位相余裕が不足して発振
等の不安定現象が顕在化し、また高電圧出力段からの負
帰還ループ自体が増幅器の負荷となって高周波電力を消
費するため、広帯域動作を制限する要因となつている。

前述の従来技術のうちカスコード増幅方式ではカスコー
ド段の信号電流を精度良く維持することにより出力段か
らの高周波信号負帰還路は省略することが可能であり、
高周波負帰還に伴う前述の不安定性の問題を回避できる
ためより広帯域化が可能である。しかしながらカスコー
ド方式も増幅器出力電圧にビデオ信号のバンクポーチ点
に対応して基準直流電圧を発生するための直流再生用の
負帰還路は省略し得ないから依然として高電圧高帯域出
力段に接続される帰還路は残って負荷となるため、広帯
域化，低消費電力化の制限要因となっている。それは、
高電圧出力段に接続される高精度の帰還用抵抗は比較的
大きな消費電力に耐えるため大形となりその寄生容量に
よる消費電力（−ΔＣＶ２ｆ）が大きいためである。ま
たこの寄生負荷（１例として１〜２ＰＦ）は高精細ＣＲ
Ｔのカソード負荷容量（１例として４〜６ＰＦ）が技術
進歩により年々小さくなる傾向にあってその比率を増す
結果になっている。

本発明の目的は、回路構成を簡略化する相補トランジス
タ回路、及びそれを用いた増幅器を提供することにある
。

また、本発明の他の目的は、広帯域，低消費電力のビデ
オ増幅器及びディスプレイ装置を提供することにある。

更に、本発明の別の目的は，小形，経済的で信頼性の高
いビデオ増幅器及びディスプレイ装置を提供することに
ある。

〔課題を解決するための手段〕

上記目的を達或するために、広帯域，低消費電力化のた
めに主な高周波回路に相補形のバイポーラトランジスタ
回路を採用して集積化し可及的に電流動作形とし、併せ
て回路を簡略化したものである。また、広帯域回路中に
おいて高周波利得と直流バイアス成分を干渉なく調節し
うるようにしたものである。更に，広帯域信号を帯域劣
化なく取り出しうるような回路パッケージ法を採用した
ものである。

更には、本発明は新規な低電圧高精度帰還法を用いて高
電圧広帯域ビデオ出力段からの帰還路を総て除去したも
のである。

〔作用〕

カスコード増幅器の低電圧側回路はモノリシツク集積回
路（以下ＬＳＩという）しており回路は高速のＮＰＮト
ランジスタとＰＮＰトランジスタの相補トランジスタ回
路で構成する電流動作形回路である。相補形バイポーラ
トランジスタ回路は多段接続してもレベルシフト回路が
不要なので回路が簡単になり、高速，高精度になる。ま
た電流動作形回路は信号変換に伴う回路の電圧振幅が小
さいため、回路のストレーキャパシタの充放電による影
響が僅少であり、従って広帯域，低消費電力化し、回路
が小形になる。さらに回路を定電流動作形にしているの
で信号の加算、分流が容易になり、高周波回路の利得と
直流バイアスを相互干渉なく自由に調節することが可能
になる等の結果、広帯域と高精度を両立できる。

本発明中のＬＳＩ化した電流出力段の外部への引出しは
、並列化され、等しい電流が互いに逆方向となるように
隣接して引き出される。そのため隣接電流間で相殺し合
う方向の相互誘作用が生じる結果、等価的に電流引出し
部のリードインダクタンスが低減され、帯域少化なく信
号を引き出すことを可能にする。

更に、本発明の大きな特徴である間接帰還方式はカスコ
ード増幅段において高電圧出力段と相似な関係を有する
帰還用の低電圧出力回路を設けて間接的に出力と等価な
信号を帰還することにより高電圧出力段からの直接帰還
を総て省略することになり、高電圧出力段の負荷を軽減
し、それによって広帯域，低消費電力化を実現する。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。

まず，全体の回路方式などについて説明し、その後、詳
細回路変形例について述べることとする。

第１図は本発明の間接帰還型のビデオ増幅器とそれを用
いたＣＲＴディスプレイ装置の回路ブロック図を示して
いる。

第１図におけるビテオ増幅器は、相補形゜バイポーラト
ランジスタのＬＳＩ回路で構成されている低電圧の駆動
段８０と高電圧増幅の出力段７０で構成され、駆動段８
０と高電圧出力段７０はカスコード増幅器を構成するよ
うに接続されている。

低電圧の駆動ＬＳＩ８０の入力には信号源Ｅｓから７５
Ωの終端抵抗Ｒｓ　．大容量の結合キャパシタＣｘ１を
介してアナログビデオ信号が印加されている。高電圧出
力段７０の出力はブライトネス制御のバイアス電圧源７
５を介してＣＲＴのカソード電極へ接続されており、駈
動段ＬＳＩ８０の入力端子Ｔｌｌに印加されたビデオ信
号は増幅されてＣＲＴのカソード電極を駆動し、印加さ
れた信号に応じてＣＲＴを表示する。

駆動段ＬＳＩ８０は相補形バイポーラトランジスタのＬ
ＳＩで作られており，その構成は、入力段の２入力バッ
ファ付マルチプレクサ１０、その出力側に接続される変
換インピーダンスＺＸを有する電圧／電流（Ｖ／Ｉ）変
換回路２０、さらに、その次には乗算機能を用いたゲイ
ンコントローラ３工が接続されている。ゲインコントロ
ーラ３１は制御回路３２，抵抗ＲＯ１を介して抵抗ＲＧ
２から制御電圧が与えられている。

ゲインコントローラ３１の出力は互いに逆相の２つの電
流出力を有しており、その出力は補助カレントミラーア
ンプ４０で減算され、出力段カレントミラーアンプ５１
〜５４を駆動するよう接続されている。

帰還用カレントミラーアンプ６９は外付抵抗ＲＦを介し
て５ｖ電源Ｖｃｃへ接続されると共に、その出力はトラ
ンスファースイッチ６１，キャパシタＣＸ２，アンプ６
２，抵抗Ｒ８０，Ｒ９０を介して入力に負帰還されるよ
う接続されている。

出力段カレントミラーアンプ５１〜５４の出力はまとめ
られてカスコード高電圧出力段７ｏへ接続されている。

高電圧出力段７０は高電圧パワー１一ランジスタ７１，
ダイオード７２，負荷抵抗Ｒしから成るカスコード回路
とトランジスタ７３，７４から戊るバッファアンプで構
成されている。

以上のように構成されているビデオ増幅器は利得が１０
０倍余の高電圧出力の反転形アンプで，その入出力の利
得は次の関係で表せる。

ただし、ＺｘはＶ／Ｉ変換部の外付インピーダンス、Ｒ
しはカスコードの高電圧出力段の負荷抵抗、Ｋはビデオ
ＬＳＩの利得でゲインコントローラの制御電圧によって
変化する値である。

さて、第２図（ａ），（ｂ）で示すようにビデオ入力信
号は最大ＩＶｐｐ程度の交流信号として与えられるのに
対し、ＣＲＴのカソードを制御する出力信号は所定の直
流の高電圧が重畳された直流信号として与える必要があ
るため、安定かつ正確な直流分を再生する必要がある。

この基準直流レベルは第２図（ａ），（ｂ）の波形、水
平同期パルス後のバックポーチとして示されている時点
で行なわれる。第１図の本発明の実施例における動作は
次のようにして行なわれる。

第１図のサンプルホールドスイッチ６１のサンプリング
制御端子Ｔ６１にバックボーチ時点の周期的なサンプリ
ングパルスが加えられると帰還用カレントミラー回路６
９からの帰還電圧はスイッチ６１を介してホールド回路
のキャパシタＣＸ２を充電し、アンプ６２，バイアス抵
抗Ｒ８９を介し入力へ帰還される。この帰還ループの直
流一巡利得は数１００倍である。この帰還は、正相のカ
レントミラー６９の外付抵抗ＲＦｌ２による電圧降下を
帰還する負帰還であるから入力段のＣＸＩ・Ｒ８９の時
定数よりも十分長い時間後には増幅器は一定値に落ちつ
く。この時の出力段のカレントミラーの電流をＩＯ．帰
還用カレントミラーの電流をＩｏ／Ｎとすると、高電圧
出力段の直流電圧をＶＯ、帰還用カレントミラーからの
帰還電圧をＶＦ　、高電圧段の電源電圧をＶＨ、低電圧
段の電源電圧をＶｃｃとして次の関係が成り立つ。

Ｉｏを消去すると次のように表せる。

ＶＨ　　ＶＯ　　ＮＲＬ すなわち、（２）式は高電圧出方段のＶｏを帰還せずど
も低電圧のＶＦを帰還することでＶｃを正確に定めるこ
とを示している。具体的なＶｏの設定は，所望のＶｏと
なるようにＲＦを変えるか、若しくはＶＦを変える（ア
ンプ６２の基準端子Ｔ６３の電圧で変える）方法の何れ
かで行なえる。この帰還は、出力電流と相似な帰還用の
電流を発生させて行なう間接帰還であるが、カレントミ
ラー回路を利用した場合の比，ＩＮはトランジスタのエ
ミッタ寸法比に依存しているため電流Ｉｏの大，小範囲
に拘らず安定なため高精度な出カ電圧の制御が可能であ
る。

かくして、高電圧出力段には一切の帰還用インピーダン
ス素子が不要となり、その分の寄生容量による消費電力
（ΔＣｖｚｆ）が無くなり、低消費電力で広帯域動作が
可能になる。また低電圧振幅の帰還なので帰還の応答が
高速である。さらに、小形化や信頼性の面でも有用であ
る。

次により詳細な実施例回路図を基に、本発明の他の実施
例を説明する。第３図は既に説明した第１図に対応した
詳細な実施例回路図である。同一部所若しくは等効部所
は同一符号を付してある。

高速，高精度な帰還回路にあっては、サンプルホールド
においても同様な工夫が必要とされる。

第３図のサンプルスイッチ部６１においては高精度化の
アナログスイッチ４と高速化の低出力インピーダンス充
電スイッチを組合せて構成している。

サンプルスイッチ部６１のアナログスイッチとしてのト
ランジスタＱ７３はそのベースがトランジスタＱ７０，
Ｑ７１対による定電流回路に接続されると共に、差動ト
ランジスタ対の一方のＱ７６に接続されている。トラン
ジスタＱ７３のコレクタは抵抗ＲＦを介して電極Ｖｃｃ
に接続されている帰還用カレントミラートランジスタＱ
６９のコレクタに接続されている。またＱ７３のエミッ
タ側はエミツチホロワのトランジスタＱ７２を介してホ
ールドキャパシタＣｘｚへ接続されている。前述の定電
流回路Ｑ７１の電流はスイツチトランジスタＱ７３のオ
フセット電圧が最小となる約１０μＡ程度の電極に設定
されており、別に庚動時にはスピードアップ用のキャパ
シタＣｌｌが接続され、最大３００μＡの微分電流を加
えて最小サンプル時間（実施例では約５０ｎｓ）で整定
する値に選ばれている。トランジスタＱ７２のエミッタ
にはパルス電流バイアイ源としての差動対のもう一方の
トランジスタＱ７５が接続されている。

以上のように接続されているサンプルスイッチ部６↓の
動作は次のようになる。定常状態ではトランジスタ対の
Ｑ７６はオン、Ｑ７５はオフであり、したがってトラン
ジスタＱ７３，Ｑ７２は共にオフしている。サンプル制
御端子Ｔ６１に“Ｌ″′レベルのサンプル信号が加えら
れると差動対のトランジスタＱ７６はオフ、Ｑ７５はオ
ンしてＱ７３を微分的に駆動して導通させると共に０７
２にパルス電流を流して０７２のエミッタ出力インピー
ダンスを下げて急速にサンプリングを行なう。サンプリ
ング期間は後半ではＱ７３のベース・コレクタ逆方向電
流はＱ７３が最小オフセット電圧を与える定常値（約１
０μＡ）に達しスイッチ４の低オフセットと高速サンプ
リングが両立した動作となる。

ホールドキャパシタＣＸ２の端子電圧はトランジスタＱ
７８，Ｑ７９．Ｑ８０からなる差動アンプを介してビデ
オ増幅器の入力側へ帰還される。サンプルホールド回路
の精度はサンプリングスイッチ部６１とホールドアンプ
６２を合せたものとして管理される必要があるため，ト
ランジスタＱ７２のＶＢＥとトランジスタＱ８１のＶＢ
ＥはマッチングするようＱ７２に流れる電流とＱ８１に
流れる電流は可及的に等しく設計されている。それゆえ
、このサンプルホールド回路の精度は１ｍＶで最小サン
プル時間は５０ｎｓが可能である．本発明の特徴の一つ
は相補形バイポーラトランジスタ回路による回路の簡略
化と性能の向上である。以下、Ｖ／Ｉ変換回路の一部を
兼ねる２人力バッファ付マルチプレクサ１０の実施例を
説明する。第３図の２入力バッファ付マルチプクレサ１
０は、３つの差動対トランジスタ回路で構成している。

すなわち、トランジスタＱｌ，０２対、トランジスタＱ
３，Ｑ４対、トランジスタＱ５，Ｑ６対で、このうちＱ
ｌ，０２対、Ｑ３，０４対は入力スイッチでＮＰＮ　ト
ランジスタで構成しており．Ｑ５，０６対は反対極性の
ＰＮＰトランジスタで構成しておりＶ／Ｉ変換器の一部
を兼ねている。Ｑｌ，０２対及びＱ３，０４対はそれぞ
れＲｌ，Ｒ２のエミッタ抵抗でバイアスされており、Ｖ
／Ｉ変換を兼ねるＱ５，Ｑ６対はトランジスタＱ１２に
よる定電流回路でバイアスされている。

各バイアス電流は各トランジスタのしゃ断周波数ｆｒ　
が高く，かつ動作点におけるｎｐｎトランジスタとｐｎ
ｐトランジスタのベース・エミッタ間電圧の温度変化率
が等しくなるような相補性を考慮して決定され、一例と
して共に約１ｍＡ程度である。入力のトランジスタ対Ｑ
ｌ，Ｑ２でＱｌのベースは信号入力端子Ｔｌｌへ接続さ
れ、Ｑ２のベースは抵抗Ｒ３でＶｃｃヘバイアスされる
と共に制御端子Ｔ１３へ接続される。そして共通エミッ
タの出力はｐｎｐ｝−ランジスタ対の０５’のベースへ
接続される。同様にして他方の０３，Ｑ４対のベースは
Ｑ３が入力端子Ｔ１２、Ｑ４が制御端子Ｔ１４で，共通
エミッタはＶ／Ｉ変換のトランジスタ対のＱ６のベース
へ接続されている。

次にこの回路の動作を説明する。端子Ｔｌｌからの入力
を選択し、端子Ｔ１２の信号を非選択にするには，制御
入力端子Ｔ１３を１１　Ｌ　Ｉ＋レベル、端子Ｔ１４を
ｉｉ　Ｈ　ｕレベルにする。するとトランジスタ対Ｑｌ
，Ｑ２は、Ｑ２がカットオフし、Ｑｌがエミッタホロア
としてその信号がＱ５に伝えられる。また、もう一方の
トランジスタ対Ｑ３，Ｑ４はベース電圧のより高いＱ４
のみが導通し、そのエミッタ電圧はＱ６に入力される。

したがってｐｎｐｌ”ランジスタ対Ｑ５，Ｑ６はベース
電圧が相対的に低いＱ５のみが導通し、結局、入力端子
Ｔｌｌの信号がＶ／Ｉ変換信号として選択される。端子
Ｔ１２側を選択し，端子Ｔｌｌ側を非選択にするには、
上述の動作は逆の関係になる。端子Ｔｌｌの入力信号を
ＶＩＩとし、Ｖ／Ｉ変換を兼ねる１〜ランジスタ対Ｑ５
，Ｑ６の共通エミッタの電圧をＶｏとして前述の回路の
選択時及び非選択時の等価回路をＺｘによる負荷効果を
除いて示すと，それぞれ第４図（ａ），（ｂ）のように
なる。

すなわち，２段の直並列スイッチとして表され，ｒｅは
トランジスタのエミッタ抵抗（１ｍＡで約２６Ω）で極
めて小さく、Ｚ　ｏ　ｉ　ｉは逆バイアスされたベース
・エミッタ間の寄生インピーダンスなので、２段スイッ
チとしてのオンオフ比は極めて大きく、数１００ＭＨｚ
に至るまで５０ｄＢ以上である．またオン時はエミッタ
ホロワとして動くので信号減衰は数１００ＭＨｚまで１
％以下の小さい減衰が可能である。

さらに本発明のバッファ付マルチプレクサ１０は、僅か
２段のエミッタホロワ段でＶ／Ｉ変換動作も実質兼ねる
ため動作が極めて広帯域にできる。

第３図のマルチプレクサ１０におけるｐｎｐトランジス
タＱ７，Ｑ８とＱ９，ＱＩＯによる２つのカレントミラ
ーはマルチプレクサエＯの入力電流補償である。これに
よりマルチプレクサがエミッタホロワ入力形であること
と相まって常に高い入力インピーダンスを維持し、ビデ
オアンプの低域特性を安定なものにする。

以上述べた本発明のバッファ付マルチプレクサ１０は、
本発明の主要な手段の一つである相補形バイポーラトラ
ンジスタ回路方式による回路の簡略化と高性能化を実現
している具体例である。

次に第３図のＶ／Ｉ変換回路部２０における実施例を説
明する。本発明によるビデオ増幅器の広帯域化のための
主要な手段の一つは回路の可及的な電流動作化である。

それゆえ、電圧のビデオ入力信号はＳ／Ｎの劣化がない
段階で速かに電流信号に変換される。Ｖ／Ｉ変換回路２
０は、前述のマルチプレクサの出力段を兼ねるｐｎｐ｝
’ランジスタＱ５，Ｑ６と新たなｐｎｐトランジスタＱ
１６による差動回路である。その各々のエミッタにはカ
レントミラーを構成するｐｎＰトランジスタＱｌ２，Ｑ
１３からそれぞれバイアス電流が供給されると共に、Ｖ
／Ｉ変換の変換利得を決める変換インピーダンスｚｘが
接続されている。トランジスタＱ１６側は動作範囲の中
心を決める基準で、そのベースにはエミッタホロワＱ１
５を介して抵抗Ｒ１４，Ｒ１５の分圧回路で基準電圧が
与えられている。この基準電圧はビデオアンプとしての
信号入力が交流入力になっているため厳密さは要せず回
路の最大許容入力を大きくする点から電源Ｖｃｃの１／
２近傍に設定される。この基準とマルチプレクサ１０の
入力端子Ｔｌｌ，Ｔ１３とはＶ／Ｉ変換回路として同一
のレベルシフト量で温度変化に対してもオフセットが同
一になるようにトランジスタＱ１６の動作電流はマルチ
プレクサの動作電流にほぼ等しく設定される。

このＶ／Ｉ変換回路はマルチプレクサ１０によって選択
された入力信号が、Ｑ５，Ｑ６の共通エミッタに伝えら
れ，その電圧とＱ１６のエミッタ電圧との差動圧（ΔＶ
）が、Ｖ／Ｉ変換インピーダンスで電流（Δ工＝ΔＶ／
Ｚ．）に変換され、トランジスタＱ５，Ｑ６のコレクタ
及びトランジスタＱ１５のコレクタ電流は工±Δ工の形
で変化する信号となる。変換インピーダンスＺｘは通常
抵抗のみでも良いが、Ｖ／Ｉ変換の周波数特性を積極的
に変化させる場合にはキャパシタ、或いはインダクタが
併用される。

このＶ／Ｉ変換回路は平衡回路であるが、入力信号はシ
ングルエンデツド入力なので、通常高周波領域での差動
出力回路の周波数レスポンスは同一にはならない。それ
ゆえ、本発明の実施例では出力側に抵抗Ｒ１２，Ｒ１３
、キャパシタＣ２を挿入して周波数レスポンス特性を合
せている。

次に、電流出力型のビデオゲインコントローラについて
説明する。第３図において，ゲインコントローラ３ｌは
、ｎｐｎトランジスタＱ３７〜Ｑ４０のコレクタが交叉
結合された差動段から成るいわゆる可変コンダクタンス
形乗算回路、ｎｐｎトランジスタＱ３５，Ｑ３６から或
るカスコード増幅回路、ｎｐｎトランジスタＱ４１，Ｑ
４２、抵抗Ｒ３９，Ｒ４０から或るバイアス回路で構成
されている。また、制御回路３２は、ｎｐｎ　トランジ
スタＱ２６〜Ｑ２９と抵抗Ｒ２７〜Ｒ２９から或る電圧
電流変換回路、ベース接地のｎｐｎトランジスタＱ２４
，Ｑ２５による線形化対数バイアス回路、トランジスタ
Ｑ３０−０３４と抵抗Ｒ３０〜Ｒ３８から成る制御電圧
分圧回路、ｐｎρトランジスタＱ４３〜Ｑ４５，抵抗Ｒ
２１〜Ｒ２６から成る可変バイアス電流発生回路で構成
されている。

この構成の基本原理は、例えばグレーベン著、中沢他訳
、アナログ集積回路、近代科学社（昭５９−９）．２３
４頁−２４２頁に四象限乗算器として詳細に論じられて
いる。第３図に示すビデオゲインコントローラはこの基
本構成に対して、Ｑ３５，Ｑ３６の前記カスコード増幅
回路、前記制御電圧分圧回路、前記可変バイアス電流発
生回路を付加している点が異なる。ここで，前記カスコ
ード増幅器は、前記可変コンダクタンス乗算器の出力に
接続して、本乗算回路の負荷インピーダンスを下げるこ
とで，帯域改善を図っている。

また、前記制御電圧分圧回路は、利得制御端子Ｔ３１の
電圧を抵抗Ｒ３７，Ｒ３８で分圧して前記電圧電流変換
回路の一つの入力であるＱ２６のベースに供給するとと
もに、Ｒ３２〜Ｒ３４で発生する基準電圧をトランジス
タＱ３０−Ｑ３４と抵抗Ｒ３０，Ｒ３１，Ｒ３５，Ｒ３
６で構成するバッファアンプを介して前記電圧電流変換
回路の他方の入力であるＱ２７のベースに供給している
。

このような構成にすることで，前記電圧電流変換回路の
他方の入力であるＱ２７のベース点は低インピーダンス
となり、分圧抵抗Ｒ２７の電流による基準電圧の変動を
大幅に低減し、利得を精度良く制御できる。また、利得
制御端子Ｔ３１の電圧を分圧して前記電圧電流変換回路
に供給するので，前記電圧電流変換回路に必要な電源電
圧を下げることができ，駆動ＬＳＩ８０を低電圧電源（
例えば５ｖ単一電源）で動作することが可能となる。

つづいて、可変バイアス電流発生回路について説明する
。本回路はコントラストゲインによって変化するブライ
トネスレベルを補正する回路である。第３図において、
前記ゲインコントローラ３１の出力電流差Ｉｏａは Ｚｘ となる。ここで、Ｋｃはゲインコントローラ３１の利得
、Ｚｘは変換インピーダンス、ＶＲＩは電圧電流変換回
路の基Ｉ？！電圧である。通常．ＶｔはＶ　ｎ　１±Δ
■の範囲で変化し，ブライトネスレベルはＶ　Ｒ　１−
ΔＶに設定する。このとき、Ｉｏａは一ＫＧ・ΔＶ／Ｚ
ｘとなり、利得Ｋａに比例して変化する。本バイアス電
流発生回路はこの電流変化と逆極性の電流を発生するよ
う構成している。すなわち、トランジスタＱ２０，Ｑ２
１、抵抗Ｒ２１，Ｒ２２からなるカレントミラー回路で
前記電圧電流変換回路の電流差を検出して利得Ｋａに比
例した電流を発生し、この電流利得をトランジスタＱ２
２，Ｑ２３、抵抗Ｒ２５，Ｒ２６から成る電流分流回路
でゲインコントローラ３１の出力？ｌＥ変化と等しくな
るよう調整している。

以上のように構成することで、本バイアス電流発生回路
の出力は利得変化に対するブライ１・ネスレベルの変化
と極性が逆で等しくできるため、この出力電流を補助カ
レントミラーアンプ４０で加算し、ブライトネスレベル
の変動を補正することができる。

また、Ｒ２３，Ｒ２４から或るオフセット加算回路はブ
ライトネスレベルの出力電流を制御する回路であり、Ｒ
２３，Ｒ２４の値、及び制御端子Ｔ３２の電圧でブライ
トネスレベルの出力電流値を調整する。

次に，補助カレントミラーアンプ４０について説明する
。第３図において、本アンプ４０はゲインコントローラ
３１の差動電流出力をシングルエンド信号に変換する差
動−シングル変換回路、増幅した複数の電流を出力する
ｐｎｐカレントミラー増幅回路、ｐｎｐカレントミラー
増幅回路の不感帯を補正するベース電流補正回路で構成
している。

ここで、差動−シングル変換回路は．ｐｎｐトランジス
タＱ４３〜Ｑ４５と抵抗Ｒ４１〜Ｒ４３から或るカレン
トミラー回路で構成し、本カレントミラーの入出力端子
であるＱ４３，Ｑ４４のコレクタはそれぞれゲイン゛コ
ントローラの出力Ｑ３５，０３６のコレクタと接続して
いる。この構成により．カレン１−ミラー回路の出力Ｑ
４４のコレクタ電流はゲインコントローラ３１の一方の
出力であるＱ３５のコレクタ電流と等しくなるため、差
動−シングル変換回路の出力はゲインコントローラ３工
の出力であるＱ３５とＱ３６のコレクタ電流差となる。

このため、電源ノイズ等によって生ずるコモンモードノ
イズは、この差動一シングル変換回路で大幅に減衰でき
るので、電源ラインを介した帰還ループによる寄生発振
を防止できる効果がある。

つづいて、ｐｎｐカレントミラー増幅回路について説明
する。本回路は出力電流が最小サイズの最大定格電流以
下で動作している。ここに、通常のエミッタ面積比（個
数比）で増幅するカレン１へミラーを適用すると出力ト
ランジスタは電流密度に関係なくＮ個必要となる。この
ため，出力トランジスタの容量が多くなり、高速動作の
障害となる。

本回路は入出力トランジスタを同一サイズで実現するも
のであり、この原理を第５，６図に示す。

第５図は１〜ランジスタのベース・エミッタ電圧ＶＢＥ
とエミッタ電流ＩＥの関係である。本図より、同一サイ
ズのトランジスタでＮ倍の電流利得を得るには、出力ト
ランジスタのＶＢＥを入力トランジスタのＶＢＥよりも
ΔＶ　（＝Ｖｒ［ｎＮ）だけ多い電圧で駆動すればよい
。第６図はこの考えに基づいて立案した電流増幅回路で
ある。ここで、ベース共通のトランジスタＱ４７とＱ４
８のエミッタ電流比はＱ４７１〜Ｑ４７３とＱ４８１で
構成するカレンｌ−ミラーでＮ：工に制御されるため、
Ｑ４ｇのＶＢＥはＱ４７よりＶＴｆｌｎＮだけ小さくな
る。この結果、出力トランジスタＱ４９のＶｓεは入力
トランジスタよりもＶ　Ｔ　Ｑ　ｎ　Ｎだけ高い電圧で
駆動することとなり、出力電流は入力電流のＮ倍となる
。

以上のように、第６図の電流増幅回路によれば、同一サ
イズの入出力トランジスタでＮ倍の利得を得ることがで
きるため、出力トランジスタの寄生容量の影響が少なく
高周波特性の改善が図れる。

第３図においてｐｎｐカレントミラー増幅回路は、ｐｎ
ｐ　トランジスタＱ４６〜Ｑ５２、抵抗Ｒ４４〜Ｒ５１
で構成されている。本構成で、利得設定のＶ　Ｔ　Ｑ　
ｎ　Ｎの電圧は抵抗Ｒ４６，Ｒ４７の抵抗比をｌ：Ｎに
してベース共通トランジスタＱ４７，Ｑ４８のエミッタ
電流をＮ：ｌにすることで発生している。これは、Ｒ４
６，Ｒ４７の端子電圧がＱ４６とＱ４９のＶａεで決定
され、実用的に等しいと見なせることによる。また、入
力トランジスタＱ４６と出力トランジスタ０４９〜Ｑ５
２のエミッタに接続している抵抗Ｒ４４とＲ４８〜Ｒ５
１は各トランジスタのＶＢＥばらつきによる特性劣化を
防止するものであり、その抵抗比はＮ：１に設定してい
る。

更に、入力トランジスタＱ４６のベースに接続している
抵抗Ｒ４５はｐｎｐ　トランジスタの電流利得ｈｆｆｉ
ｅの変動によるカレントミラーの利得変化を補正するも
のである。第３図において、利得設定電圧を発生するＱ
４７，Ｑ４８のエミッタには入力トランジスタＱ４６と
出力トランジスタＱ４９〜Ｑ５２のベース電流が加算さ
れる。ここで、Ｑ４９〜Ｑ５２のベース電流和は、出力
トランジ？タ数をＭ（第３図では４）とすると、Ｑ４６
に対してＭ−Ｎ倍となる。このため、ｈｉｅが減少する
と０４８のエミッタ電流が増加し，利得が減少する。一
方、入力トランジスタＱ４６のベースに接続した抵抗Ｒ
４５はエミッタ抵抗に換算すると等価的にＲ４５／ｈ．
ｅとなる。この抵抗はエミッタ抵抗Ｒ４４に加算される
こととなり、ｈ■ｅが減少すると入力トランジスタのエ
ミッタ抵抗が増加し、利得が増加する。このように、出
力トランジスタのベース電流と抵抗Ｒ４５でｈｔｅによ
る利得変化は逆極性となるので、Ｒ４５でｈｚｅによる
利得変化を補正できる。ｈ０は通常、温度で大きく変化
する。このため、本回路は温度による利得変化も小さく
できる効果がある。

次に、ベース電流補正回路について説明する。

上記ｐｎｐカレントミラー増幅回路で、ベース共通トラ
ンジスタＱ４７，Ｑ４８のエミッタ電流は入力電流によ
らずほぼ一定電流となり、この電流の１／ｈｉｅがベー
ス電流ＩＢとなる。このベース電流ＩＢは入力電流から
とられるため、入出力特性に不感帯を生ずる。ベース電
流補正回路はこの不感帯を補正する回路であり、トラン
ジスタＱ５３〜Ｑ５５、抵抗Ｒ５２，Ｒ５３、コンデン
サＣ６で構成している。本回路はＱ４７，０４８のコレ
クタ電流和を０５３に流し、Ｑ５３のベース電流をＱ５
４，Ｑ５５とＲ５２，Ｒ５３で構成するカレントミラー
で折り返えし、Ｑ４７，Ｑ４８のベースに流すよう構成
している。ここで、Ｑ４７，Ｑ４８とＱ５３のｈ，ｅは
ほぼ等しいので、Ｑ５３のベース電流はＱ４７，Ｑ４８
のベース電流和と等しい。このため、Ｑ４７，０４８の
ベース電流はＱ５３のベース電流と等しい電流で供給さ
れることとなり、入出力特性の不感帯を除去できる。

また、本補助カレントミラーアンブ４０では、可変バイ
アス電流発生回路の出力トランジスタＱ２３のコレクタ
をカレントミラー人力トランジスタＱ５５のコレクタと
接続することで、ゲインコントローラ３工の出力電流差
と可変バイアス電流発生回路の出力電流が加算されるよ
うに構成している。

次に、ｎｐｎトランジスタによるカレントミラー電流増
幅回路について説明する。第３図においてｎｐｎカレン
トミラー電流増幅回路は５１〜５４の４ブロックに用い
ている。本回路の構成及び動作を５ｌのブロック回路で
説明する。本回路は、ベース電流補正形のカレントミラ
ー回路を基本に構成している。すなわち、ミラー比を設
定するトランジスタＱ５６，Ｑ５８、抵抗Ｒ５４，Ｒ５
５とベース電流を補正するトランジスタＱ５７、抵抗Ｒ
５８を基本とし、高周波応答の安定化のために、抵抗Ｒ
５６，Ｒ５７．コンデンサＣ７を加えて構成している。

ここで、Ｑ５６とＱ５８のエミッタ面積比は電流増幅率
と比例し、Ｒ５４とＲ５５及びＲ５６とＲ５７の抵抗比
は反比例するように設定する。この設定により、Ｒ５４
とＲ５５の電圧降下が等しくなり、Ｑ５６とＱ５８を等
しいベース・エミッタ間電圧で駆動できる。この結果、
入出力電流比は設定した電流増幅率と等しくなる。

本回路で、ベース電流補正トランジスタＱ５７はエミッ
タホロワとして動作し、出力トランジスタＱ５８を駆動
している。この出力トランジスタは電流増幅率を大きく
すると、エミッタ面積を大きくするとともに、エミッタ
抵抗Ｒ５５が小さくなるため、大きな容量負荷となる。

このようなエミッタホロヮ回路で容量を駆動する構成は
その応答に振動が生ずることが知られている。本回路の
Ｒ５７は負荷の高周波インピーダンス低下を制限するこ
とで振動を防止している。

また、コンデンサＣ７は、Ｑ５６とＱ５７の負帰還ルー
プによるｆ特ピークをＱ５６のエミッタの高周波インピ
ーダンスを下げることで低減している。

以上述べた第３図の動作は、本発明で採用している電流
動作，相補形バイポーラトランジスタ回路によって容易
になっている。

第７図に間接帰還型ビデオ増幅器の他の実施例を示す。

同図において、ビデオアンプは低電圧部の駆動段ＬＳ　
Ｉ　８０，高電圧出力段７０，サンプルホールド回路６
０、などからなってお゜り，低電圧部の入力端子Ｔｌｌ
には入力キャパシタＣｘ１を介して端子１に入力信号（
図示せず）が加えられる．出力段７０の出力はＣＲＴの
カソードＲに接続される。第７図の電圧供給電源は高電
圧電源＋ＶＨ（例えば１２０Ｖ）と低電圧電源＋Ｖｃｃ
（例えば１０Ｖ）である。

高電圧出力段７０は数１００Ωの負荷抵抗Ｒしと高周波
パワートランジスタ７１で構成され、そのベースには＋
Ｖｃｃの固定電圧が与えられている。

パワートランジスタ７１のエミッタには低圧部のトラン
ジスタ５１，５２．５３とそのエミッタ抵抗ＲＥＩから
なるエミッタホロワが直列に接続されており、いわゆる
カスコード増幅器を構成している。またカスコードのエ
ミッタホロワにはベースを共通にしたトランジスタＱ６
９とエミッタ抵抗ＲＥ２からなる小容量のエミッタホロ
ワが並列に接続され、それらの共通ベースは前置増幅器
８１の出力に接続される。トランジスタＱ６９のコレク
タは抵抗ＲＦを介して電源＋Ｖｃｃに接続されると共に
、サンプルホールド回路６０のスイッチ６１に入力され
る。スイッチ６１の出力側はホールドキャパシタＣｘｚ
及び増幅器６２の入力側に接続される．増幅器６２の他
方の入力には抵抗Ｒ　６　０　１．　，Ｒ６０２からな
る電源＋Ｖｃｃの分圧電圧が入力され，増幅器６２の出
力側６３は抵抗Ｒ８９を介して前置増幅器８ｌの入力に
接続されている。この閉ループの一巡利得は数１００程
度になっている。

第７図において，高電圧出力段の所望の直流バイアス出
力をＶｏ．対応するトランジスタＱ６９よりの帰還電圧
をＶｐ．トランジスタＱ６９，５１，５２．５３のエミ
ッタベース間電圧をＶＢＥ、増幅器８工の出力電圧をＶ
＾とすれば、ＶＯ，ＶＦはそれぞれ次のような関係で表
わせる。

ＲＥＩ ＲＥ２ （５），　（６）式より ＲＬＲＥＺ　　　ＶＨ　　　ＶＯ　　　　ＶＨ−　Ｖｏ
ただし、（７）式におけるｋはサンプルホールド回路の
増幅器６２の基準入力分圧比 所望のＶｏについて（７）式を満足するように第７図の
可変抵抗ＲＦが設定される。

以上のように構成されているので、サンプルホールド回
路６０の制御入力端子Ｔ６１にさきの第２図の波形のバ
ックポーチとして示した期間にサンプリングパルスが印
加されるとバツクポーチの期間の出力電圧に相当する電
圧がサンプルホールドされ基準値と比較されて増幅器６
２、抵抗ＲＩ１９を介して出力電圧を修正するように負
帰還される。

サンプリングパルスは水平同期（ＬＨ期間）毎に周期的
に加えられるから、ついには出力電圧の直流電圧は設定
した所望の値に等しくなり，その値を保持する。上述し
た（７）式及び第７図の構成においては、出力電圧と帰
還電圧の関係は温度等に依存しない対称な差動関係にな
っていることに注目されたい。そのため、高電圧出力部
からの帰還と同様な良好な精度で制御されるのである。

このように総て低圧部の回路のみで出力、電圧のバイア
ス制御が可能になった結果、高電圧出力部の負荷は軽減
され（１〜２ＰＦ程度）、数１０％の帯域向上と、高周
波電力消費の軽減が可能になるのである。また、高電圧
部の帰還抵抗の省略はコストや信頼性の点からも望まし
く、また、回路の集積もし易くなる。

第８図は第１図の実施例に適用した間接帰還形ビデオ増
幅器の実施例であり、第９図は第３図の実施例に適用し
たサンプルホールド回路の実施例である．第８図，第９
図の構成及び動作は第１図及び第３図と等価であるので
、ここでは説明を省略する。

第１０図は間接帰還型ビデオ増幅器の他の一実施例であ
り、第８図の実施例と異なる点は、第８図のサンプルホ
ールド回路６０の代わりにピークホールド回路６５を用
いたことにある。このピークホールド回路６５はダイオ
ード６６，６７、抵抗Ｒ６０１〜Ｒ６０３、コンデンサ
ｃｘ’、増幅器６２からなり、ダイオード６６とコンデ
ンサＣｘにより端子Ｔ８５に発生する電圧のピーク値（
端子Ｔ８５に発生する電圧極性は出力の極性と同じであ
る）をホールドするものである。これにより、映像信号
のバックポーチレベルに相当する電圧を第８図のように
タイミング信号を用いずども得ることができ、第８図と
同様の効果が得られる。なお、ダイオード６７、抵抗Ｒ
６０３からなる回路は増幅器６２の入力動作点を合わせ
るためのものである。

次に、間接帰還型ビデオ増幅器のもう一つの実施例を第
１１図に示す。第７図の実施例と異なる点は、前置増幅
器８１に反転増幅器を用い、低圧部のトランジスタ５１
，５２．５３をｐｎｐトランジスタに置換し、これらの
トランジスタのエミッタ側にエミッタ抵抗ＲＥを接続し
てエミッタフオロワを構成したことである。更に、サン
プルホールド回路６０への帰還電圧を端子Ｔ５１からと
るようにしている。

第１ｌ図において、トランジスタ７１，５１，５２，５
３のエミッタ・ベース電圧をＶＢＩＥ、増幅器８１の出
力電圧をＶ＾とすれば、高電圧出力段の所望の直流バイ
アス出力Ｖｏ　．及びサンプルホールド回路６０への帰
還電圧ＶＦはそれぞれ次のような関係で表わせる。

ＶＦ＝　ＶＡ＋　ＶＢＥ ・・・（９） （８），　（９）式より、 が成立し、（７）式と同様の関係が得られ、総て低圧部
の回路のみで出力、電圧のバイアス制御が可能になる。

更に、間接帰還型ビデオ増幅器の他の一実施例を第１２
図に示す。第１２図は、サンプルホールド回路６０に入
力する帰還電圧を前置増幅器８１の出力、即ち，低電圧
回路部の中間段から得るようにした一実施例である。こ
の場合も（７）式と同様の関係が得られるので、総て低
圧部の回路のみで出力、電圧のバイアス制御が可能とな
る。

このように、ビデオ増幅器の出力電圧（ｃＲＴディスプ
レイのカソードに印加される高電圧）よりも低電圧とな
る部分から間接的に入力側に負帰還すればよく、種々な
変形が含まれる。

第１３図に第３図の実施例に適用したマルチプレクサの
実施例を示す。本実施例の構成及び動作は第３図で説明
したとおりである。

第１４図にマルチブレクサの他の実施例を示す。

本実施例はマルチプレクサをトランジスタＱ５，Ｑ６，
Ｑ２０１〜Ｑ２０３、定電流源■８で構成する差動増幅
回路に適用したものである。本実施例においても、入力
信号ＶＩＮ１を選択するときは、制御信号Ｖｓｗ１とＶ
ｓｗ２にそれぞれＧＮＤとＶｃｃを入力する。この結果
．Ｑ３，Ｑ６はカットオフし、Ｑ↓，Ｑ５はエミッタホ
ロワとして動作する。このため、差動増幅回路の入力に
はＶ　ＩＮＩが選択される。このとき，差動増幅回路の
一方の入力であるＱ５のベース電圧はＶＩＮＩ　　Ｖａ
Ｅとなり、他方の入力であるＱ１６のベース電圧はＶＲ
Ｉ！Ｆ　　ＶＢＥとなる。このため、本実施例において
も、Ｑ↓，Ｒ１及びＱ１５，Ｒ１６をマッチング良く設
計することでオフセット電圧を小さくできる。

次に、補助カレントミラーアンプ４０に用いる電流増幅
回路の他の実施例を第１５図から第１９図を用いて説明
する。

第１５図において、４工は入力端子、４２は出力端子，
４３は電源端子である。また、Ｑ４０１，Ｑ４０２はエ
ミッタが共通接続の２つのトランジスタ、Ｑ４０３，Ｑ
４０４はベースが共通接続の２つのトランジスタで、Ｑ
４０１〜Ｑ４０４のベース・エミッタ間のダイオードに
よるブリッジ回路を構成している。また、トランジスタ
Ｑ４０１，Ｑ４１１〜Ｑ４１Ｎ，Ｑ４２１はカレントミ
ラー構成であり、トランジスタＱ４０１のコレクタは入
力端子４１に、トランジスタＱ４１１〜０４１Ｎのコレ
クタはトランジスタＱ　４．　０　３のエミッタに、ト
ランジスタＱ４２１はトランジスタＱ４０４のエミッタ
にそれぞれ接続される。また、トランジスタＱ４０３，
Ｑ４０４のベースは入力端子４エに、コレクタは電源端
子４３に接続される。また、トランジスタＱ４０１のコ
レクタは出力端子４工に接続される。

この第１２図の構成において、トランジスタＱ４１，Ｑ
４１１−Ｑ４１ＮのカレントミラーはトランジスタＱ４
０３を介した帰還ループで閉じること、トランジスタＱ
４１１〜Ｑ４１ＮはトランジスタＱ４０１と同一のエミ
ッタ面積のものをＮ個使用することとすると、入力端子
４１に加えられた入力電流工１は、トランジスタＱ４０
１に■、、トランジスタＱ４１１〜Ｑ４１Ｎにそれぞれ
のＩｉ　（合計でＮＩｉ）が流れる。一方、トランジス
タＱ４２１はトランジスタＱ４０１とカレントミラーの
関係にあるので、トランジスタＱ４２１もトランジスタ
Ｑ４０１と同一のエミッタ面積のものを使用しているの
で、トランジスタＱ４２１も■１が流れる。このため、
エミッタが共通接続の２つのトランジスタＱ４０３，Ｑ
４０４にはそれぞれＮＩＰ，Ｉｔ　が流れることになる
。

次に，トランジスタＱ４０１，Ｑ４０２　，　Ｑ４０４
のダイオードブリッジ回路では、トランジスタのベース
・エミッタ間電圧をそれぞれＶＢＥＩＩ　ＶＢ［Ｅ２１
ＶＢＥＩＩＩ　ＶＢＥ４とすると、 Ｖ　ＢＥＩ　＋　Ｖ　ＢＥ３　＝　Ｖ　ＢＥ４　＋　Ｖ
　ＢＥ２　　　　゜゜（１１）が或り立つ。また、（１
１）式のそれぞれのベース・エミッタ間電圧は次のよう
に表わされる。

Ｔ ＡＥｌｓｏ ここで、ＶＴはサーマル電圧 Ａｅはトランジスタのエミッタ面積 Ｉｓｏは単位面積当りのコレクタ逆方向飽和電流 ＩＯはトランジスタＱ４０４のコレク タ電流、即ち出力端子４２から 取り出す出力電流 である。（ｌ１）式に（１２）〜（１５）式を代入して
整理すると、（１６）式になる。

Ｉ　ｏ＝　Ｎ　Ｉ　ｓ　　　　　　　　　　　　　・・
・（１６）即ち、トランジスタＱ４１１−Ｑ４１ＮとＱ
４２１のカレントミラー比Ｎ：１が電流利得Ｎ倍になる
ことを示しており、カレントミラー電流の絶対値には関
係しない。

この原理は、同一エミッタ面積のトランジスタ０４０１
〜Ｑ４０４でダイオードブリッジ回路を組み，ベースが
共通接続の２つのトランジスタＱ４０３，Ｑ４０４のエ
ミッタ間に電位差ΔＶ（＝ＶｓＥａ−Ｖａｔ＝４＝Ｖｒ
１ｌＩｎＮ）を発生させて、このΔＶをエミッタが共通
接続の２つのトランジスタＱ４０１，Ｑ４０２のベース
間に加えることにより、トランジスタＱ４０２のベース
・エミッタ間電圧Ｖ　ａｐ２が見掛上Δ■だけ増加した
ことによる。したがって、このΔＶが加算されたトラン
ジスタＱ４０２のコレクタには（ｌ６）式のようにトラ
ンジスタＱ４０１のコレクタ電流、即ち入力電流Ｉｓの
Ｎ倍の出力電流Ｉｏを得ることかで゛きる。

以上述べたように本実施例によれば、ダイオードブリッ
ジ回路は高速動作（ダイオード接続のためトランジスタ
のベース・エミッタ間電圧は変動しないためトランジス
タの寄生容量の影響が少ない）であること、出力トラン
ジスタも最小個数で帯域を制限する寄生容量を小さくで
きることにより、高周波特性の改善が図れる。

また、入力電流Ｉ＋　にリンクしてトランジスタＱ４０
３，Ｑ４０４電流値が設定できること、ダイオードブリ
ッジ回路の対向トランジスタに流れる電流を等しくでき
ることから、入力電流■１が０から動作し（第１７図の
（ａ）のような特性）、かつ入出力特性の直線性も良い
。

上述した実施例においては、入力電流工，にリンクした
電流がトランジスタＱ４０４，Ｑ４２１のトーテムポー
ルに流れるが，トランジスタＱ４０４とＱ４２１の動作
が相殺する方向に働くため、高周波での出力電流工０が
制限されることになる。

高周波特性を改善するには、トーテムポールのトランジ
スタＱ４２１に定電流を流すことにより、トランジスタ
Ｑ４０４とＱ４２１の相殺作用がなくなり、より高周波
特性が良くなる。

即ち、これを実現するための本発明の他の一実施例を第
１６図に示す。第１６図において、第１５図の実施例と
異なる点は、トランジスタＱ４１１〜Ｑ４１Ｎ，Ｑ４２
１，Ｑ４３１によりカレントミラーを構成し、定電流を
ペースが共通接続の２つの１一ランジスタＱ４０３，Ｑ
４０４に流したことにある。この場合もトランジスタＱ
４１１〜Ｑ４１ＮとＱ４２１のカレントミラー比をＮｉ
ｌに設定しておくと、（１６）式が或立し、電流利得は
Ｎ倍が得られる。

上述第１６図の実施例においては、ベースが共通接続の
２つのトランジスタＱ４０３，Ｑ４０４に定電流を流し
ているので、トランジスタの電流増幅率分の１の電流だ
けは入力電流Ｉ＋からベース電流Δ工としてとられ、入
出力特性が第１７図の（ｂ）の直線のようになる。この
Δ工は不感帯となり、入力電流工，がΔ工以上にならな
いと出力電流Ｉｏが得られない。このため，第１７図（
ａ）のように入力電流Ｉ，がＯから出力電流ｒｏを得る
ための本発明の実施例を第１８図に示す。

即ち、第１８図において、トランジスタＱ４４１，Ｑ４
４２，Ｑ４４３を設けて、ベースが共通接続の２つのト
ランジスタＱ４０３，Ｑ４０４に流れる和の電流の電流
増幅率分の１の電流をトランジスタＱ４４１　（トラン
ジスタＱ４０３，Ｑ４０４と同一エミッタ面積のものを
使用）により取り出し、次に、トランジスタＱ４４２，
Ｑ４４３のカレントミラーにより入力端子４工に加算し
て、ベース電流補正により不感帯Δ■をなくすようにし
ている。

以上述べた第１５図，第１６図，第１８図の実施例は、
ｌ出力の電流増幅器構成で説明したが，マルチ出力も可
能である。この場合，出力トランジスタがマルチ数だけ
増えるだけで実現できるので、ｌ出力に比べ高周波特性
はあまり損なわれない。

また、エミッタが共通接続の２つのトランジス夕やカレ
ントミラー回路のトランジスタのエミッタ側に抵抗を入
れることにより、高周波特性がより向上できる効果があ
る。この場合、抵抗値の設定は、トランジスタに流す電
流比によって抵抗にかかる電圧が一定となるような値に
選ぶ。

また、電流利得として１／Ｎを得ようとする場合には、
ベースが共通接続の２つのトランジスタに流す電流のカ
レントミラー比をＮ：１からｌ：Ｎに変えることにより
実現できる。

また、電流増幅器に使用するトランジスタはｎｐｎで説
明したが．ｐｎｐに置換してソースタイプの出力を得る
電流増幅器も可能である。第１９図に、第１８図の実施
例をｐｎｐに置換した実施例を示す。この場合も高周波
特性については第１８図と同等の効果が得られる。特に
，１・ランジスタＱ４４１のベースと接地電位間に挿入
したコンデンサＣ４０１は高周波でのベース電流補正帰
還量を抑えて，周波数特性を平坦にする効果がある。ま
た．ｐｎｐでも縦形トランジスタといえどトランジショ
ン周波数ｆｒはｎｐｎより低いので、本発明はｐｎｐの
方が効果が大きい。

次に、相補トランジスタ回路を用いた本発明の他の一実
施例を第２０図から第３１図を用いて具体的に説明する
。

第２０図は本発明の他の実施例にかかるビデオ増幅器及
びそれを用いたＣＲＴディスプレイ装置を示している。

尚，本実施例は、間接帰還型ではなく、直接帰還型のビ
デオ増幅器及びそれを用いたＣＲＴディスプレイ装置で
ある。

本実施例におけるビデオ増幅器は、バッファ付マルチプ
レクサ１００，電流出力形のビデオゲインコントローラ
３００，複数出力のカレントミラー回路４００，複数出
力カレントミラー回路の増幅器５００からなる相補形ビ
デオ増幅回路であり、出力はＣＲＴ７００のカソードに
印加される。

まず、第２０図において、バッファ付マルチプレクサ１
００の構成は．ｎｐｎトランジスタ対２１１，２１２の
差動段とその共通エミッタ側の電流バイアス用の定電流
回路２１３、およびこれと対称なｐｎｐトランジスタ対
２３１，２３２とその共通エミッタ側の電流バイアス用
の定電流回路２３３からなっている。そしてｎｐｎトラ
ンジスタの差動段のエミッタ出力は次段の差動段のｐｎ
ｐｎランジスタ２３１のベースに配［２３４を介して接
続されている。同様に他方のｐｎｐトランジスタ２３２
のベースには別のｎｐｎの差動段（図示省略）の信号が
接続される。この回路１００の入力は端子２０１で出力
はｐｎｐ差動段の共通エミッタから配線２３５を介して
出力されるようになっている。定電流回路２１３と２３
３の値は相補性良くほぼ同じ値、例えば共に１ｍＡ程度
に設定されている。

以上のような構成におけるバッファ付マルチプレクサ１
００の動作は次のようになる。入力電圧信号が端子２０
１に印加され、制御端子２０４の電圧が入力端子２０１
の電位よりも低い場合、トランジスタ２１２はしゃ断と
なり入力信号はトランジスタ２１１のエミッタフオロワ
として次段のトランジスタ２３１に伝達され、トランジ
スタ２３２の入力がしゃ断状態とすると同様に′次段も
エミッタホロワ動作となり出力は信号線２３５より出力
される。すなわち、この出力が選択状態における等価回
路は第２工図（ａ）に示すように、エミッタホロワの低
出力インピーダンスと高インピーダンスＺｏｉｉ’　（
定電位回路の出力インピーダンスとしゃ断トランジスタ
のしゃ断リークインピーダンス）の２段回路となり、入
力信号は高入力インピーダンス，低出力インピーダンス
のバッファとして働き、また信号は極めて減衰が少なく
　（例えば通常１％よりも少ない）、また、広帯域動作
する回路となる。

次いで，入力信号をしゃ断する場合には制御入力端子２
０４の電圧を入力より高くし、信号源側のトランジスタ
２１１をしゃ断状態にする。同様に次段のｐｎｐ段もト
ランジスタ２３１をしゃ断状態にする。この場合の等価
回路は第２１図（ｂ）に示すようになりトランジスタの
入力しゃ断インピーダンスＺ　ｏｔｘはエミッタの出力
インピーダンスＺｏｎと比較すると高周波においてもＺ
ｏｎ＜Ｚｏｉｉの関係にあるためしゃ断時の減衰量は（
Ｚｏ’ｔｔ＜ｚｏｎ）２で極めて大きくなり、具体的な
１計算例を示すと３００ＭＨｚにおいても５５ｄＢと極
めて優れたビデオマルチプレクサが実現できる。また、
初段の差動段と２段目の差動作はそれぞれｎｐｎ，ｐｎ
ｐの相補トランジスタを用いているので、入出力間のレ
ベルシフトが温度変化も含めて相殺し合い、ほとんどシ
フトしない。また、トランジスタは電源電圧に直列に２
個直列になっているのみなので、低い電源電圧でも比較
的大きな信号入力範囲を許容できることになる。これら
の特徴は、従来の同一極性のトランジスタからなるカス
コード接続の差動２段スイッチにはない特徴である．次
に電流出力形のビデオゲインコントローラ３００につい
て説明する。

第２０図におけるビデオゲインコントローラ３００は第
３図に示す本発明の実施例と同様にｎｐｎのトランジス
タ３１１〜３１４のコレクタ電極が交叉結合された差動
段からなるいわゆる可変コンダクタンス形乗算回路と、
トランジスタ３３１，３３２及び電圧電流変換回路３５
，抵抗３３３，３３４の分圧回路とからなる線形化対数
バイアス回路を主体にしている。トランジスタ対３１１
，３１２及び３１３，３１４の共通エミッタにはそれぞ
れトランジスタ３１５，３１６及び抵抗３２３，定電流
回路３２１，３２２からなる電圧電流変換回路が接続さ
れている。交叉接続されたトランジスタ対の一方にはダ
イオード３１８，３１９（アーり効果のバランス用ダイ
オード）が接続され、他方には乗算回路のトランジスタ
と相補な極性のｐｎｐのトランジスタ３１７，４０１，
４１１等からなるカレントミラー回路が接続される。

入力信号の電圧電源変換回路のバイアス端子３０３の電
圧は入力信号範囲のほぼ中間的な値に固定される。それ
ゆえ、トランジスタ３１５のベースに印加された入力信
号電圧は端子３０３のバイアス電圧との差分が、抵抗３
２３によって電流信号によって変換され、乗算回路を構
成する交叉接続された差動トランジスタ３１１〜３１４
に供給される。一方差動トランジスタ３１１〜３１４の
ベース側に接続されているトランジスタ３３１，３３２
、電圧電流変換回路３５は前述したように線形化バイア
ス回路であり、制御入力端子３５１，３５２間の電圧に
比例的に差動トランジスタ対に流れる電流を変化させる
。したがって，ゲインコントローラ３００の負荷側のト
ランジスタ３２０に流れる出力電流は、トランジスタ３
１５のペース入力電圧に比例し、かつ、利得制御端子３
５１，３５２間の制御電圧によって直線的に変化し、ゲ
インコントローラとなる。

開示したゲインコントローラ３００において実際上重要
な点の一つは、出力信号を相補対のトランジスタ３１７
を介して電流信号として利用する点にある。したがって
、本発明に適用できる乗算器の基本形としてはこのトラ
ンジスタコンダクタンス形以外にも有効に適用できる。

例えば利得加算形可変利得増幅回路として知られる差動
段の電流振り分けを利用した乗算器でも同様の利点を享
受できる。また、実施例に開示した乗算器は、エミッタ
電流バイアス量に対するトランジスタのトランスコンダ
クタンスの従属性を利用するものなので、精度，速度の
両面から電圧出力よりも電流出力の形で利用するのが有
利である。また、電流出力の方が限られた電源電圧にお
いて大きなダイナミックレンジ（Ｓ／Ｎ比大）が得られ
ること、さらに電流出力は出力ノードの電圧変化による
寄生容量の充放電の影響が少ないため高速に動作しえる
大きな利点がある。

さらに，出力段について相補トランジスタ回路の利点を
示す。ビデオゲインコントローラ３００の出力に挿入さ
れたｐｎｐトランジスタ３１７はｐｎｐ形のカレントミ
ラー回路４００の基準トランジスタになっている。すな
わち、ベース電流補正トランジスタ４０１を有するカレ
ントミラー回路４００の各出力トランジスタ４１１〜４
１ｎのコレクタには，正確に基準トランジスタに対する
設計倍率比でもってゲインコントローラ３００の出力電
流が流れる。すなわち、カレントミラー回路４００は、
電流分配及び電流増幅（工倍の増幅も含む）の機能を持
つ。カレントミラー回路４００からの各電流出力は電流
信号のままカレントミラー増幅器５００に入力され、増
幅される。電流増幅率は基本的には、入力側トランジス
タ５１１〜５上ｎと出力側トランジスタ５２１〜５２ｎ
のエミッタ寸法比によって決められるが、電流比精度を
向上し応答速度の線形性と高速性を良好にするため各入
出力トランジスタのエミッタにはエミッタ寸法比に反比
例したエミッタ抵抗５４１〜５４ｎ，５５１〜５５ｎを
挿入すると共に、ベース電流補正用トランジスタ５３１
〜５３ｎが使用される。

カレントミラー増幅器５００の出力は各々端子５７１〜
５７ｎを介してトランジスタ７１のエミッタ電流として
供給される。

トランジスタ７１のコレクタ電圧はＣＲＴ７００のカソ
ード７０１にコントラスト信号として印加され、これら
の信号のＲＧＢの合或としてＣＲＴ７００は色信号とな
る。尚、７６１は電圧源、７６３は負荷抵抗である。

以上のような相補形カレントミラー回路による電流増幅
は、電流動作なので高速であり、低い電源電圧下におい
ても大きなダイナミックレンジが得られ、また、電流信
号なのでカレントミラー回路の接地インピーダンスによ
る電位変動の影響を受けない。このことは大電流出力段
においては特に大きな利点となる。また相補形トランジ
スタによるときは．回路及び接続が簡単にできるので，
本質的に高速化に適し、寸法も小形になる。

次に本発明の具体的なシステム応用の実施例について、
第２２図を用いて説明する。第２２図は本発明の他の一
実施例にかかる高精１［１ｃＲＴディスプレイ装置のビ
デオ増幅系のブロック図である。

第２２図において、１チップ化されたビデオアンプＩＣ
８０内にデュアル入力バッファ１００，ビデオゲインコ
ントローラ３００，信号分配のカレントミラー４００，
　複数のカレントミラーアンプ５０１〜５０ｎがあり、
図示のように従属接続されている。さらに、サンプリン
グスイツ゜チ６１，増幅器６２，バイアス抵抗Ｒ８９，
Ｒ９０等を含んでいる。上記の各機能のブロックの符号
は、既に詳述した第３図又は第２０図と同等、若しくは
等価物には同一符号を付して示している。

複数のカレントミラーアンプ５０１〜５０ｎの各出力端
子は各々のグランド端子と交互に配置されており、それ
らはチップ８０の外で各々１本の出力端子及びグランド
端子にまとめられる。カレントミラーアンプ５０１〜５
０ｎのまとめられた出力線は、高周波のパワートランジ
スタ７１のエミッタへ接続される。また、パワートラン
ジスタ７１のベースには数Ｖ程度の順バイアス電源７６
２が印加され、さらにコレクタには負荷抵抗ＲＬ　を介
して出力用の高電圧電源７６１が接続される。

すなわちＩＣ８０とパワートランジスタ７１は電流駆動
電圧出力のカスコード増幅器を構成している。パワート
ランジスタ７工のコレクタ出力は、一定のカソードバイ
アス電源（図示せず）を介してＣＲＴのカソードへ導く
と共に、直流動作点を定めるための帰還抵抗７７１，７
７２を介してビデオＩＣ８０のサンプリング入力端子６
０１へ供給されている。この信号はサンプリングスイッ
チ６１，ホールドキャパシタＣＸ２、増幅器６２，高抵
抗Ｒ８９，Ｒ９０を介して増幅器の入力側に入り，ネガ
ティブフィードバックとなるように接続されている。増
幅器６ｌの入力端子Ｔ６３には増幅器の高電圧出力が所
望の値となるような基準電圧が与えられる。このビデオ
ＩＣ８０の入力端子２０２には交流結合用のキャパシタ
ＣＸ１を介して図示のようなアナログビデオインタフェ
ース信号が加えられる。この信号電圧は通常ビデオメモ
リ、Ｄ／Ａコンバータ（何れも図示せず）により発生さ
れ、その振幅は１■ないしそれ以下である。高精細ＣＲ
Ｔにおけるカソード電極駆動のコントラスト信号電圧は
４０Ｖ程度必要であるから、ビデオ増幅器としては最大
１００倍程の利得を持つ反転形の電圧増幅器を構成して
いる。ビデオゲインコントローラの外部端子Ｔ２１，Ｔ
２２間に接続される抵抗と抵抗キャパシタからなるイン
ピーダンスはビデオゲインコントローラの電圧電流変換
インピーダンスである。したがってこのインピーダンス
をＺｘとし、負荷抵抗Ｒしの抵抗値をＲｔ．とすると第
２２図におけるビデオアンプの出力Ｖｏは入力ｖ１に対
して、第１図で示す実施例と同様に（１）式で示す関係
となる。第２３図は第２２図の詳細回路図である。

第２２図の実施例回路に示したように、ビデオＩＣ８０
の電流出力端子５７１〜５７ｎは、グランド端子５８１
〜５８ｎとペアで出力するよう構成されている。そして
各グランド端子は、第２３図の詳細回路図に示すように
、各出力回路毎に共通グランド端子７８２に接続されて
いる。このようにすることにより出力電流は共通線に流
れず各グランド線に流れ、さきに述べた電流信号インタ
フェースの効果と共に、出力電流によるインピーダンス
降下の影響を軽減し、広帯域かつ低ノイズ動作に寄与す
る。

この観点からのＩＣ出力段のもう一つの特徴は第２４図
（ａ）のパッケージの端子配列図に示されている。第２
４図（ａ）に示すように、各電流増幅器の出力端子（Ｏ
　ｌ）とグランド端子（Ｇ，）は隣接して交互に配置さ
れる。各出力端子に流れる電流と各グランド端子に流れ
る電流は極性が逆で、かつ大きさは等しい。そのため第
２４図（ａ）に示すような密でほぼ等しい端子長を有す
るパッケージにおいて各出力端子と各グランド端子間相
互インダクタンス効果が作用する。したがって各端子の
実効リードインダクタンスは大幅に減少する． このため、ＩＣ内のグランド電位の変化に起因する不安
定な帰還効果を排除することができ、広帯域信号の出力
を可能にする。また出力リードに流れる電流の誘導は打
消し合うため外部リードが発生するノイズを大幅に低減
でき、他に妨害を与えない。

本実施例においては、分割した電流出力段を備えている
ため、高速動作に対応する多様な高電圧出力段に対応で
きる。

第２４図（ａ）に示したような分割多出力のＩＣパッケ
ージをプリント板上に実行するのに際しては、プリント
板側の導体パターン配置についても分割多出力によるリ
ードインダクタンス低減に対応した工夫が有効である。

第２４図（ｂ）はそのようなプリント板側の導体パター
ン配置の一実施例を示す。

第２４図（ｂ）において、実線はプリント板上の導体パ
ターンを示し、点線はリードを含むＩＣパッケージを示
す。すなわち、ＩＣパンケージの出力リード５７１〜５
７６を集合する出力導体パターン５７０とグランドリー
ド５８１〜５８６を集合するグランド導体パターンは櫛
歯状に入りくんで対面している。ＩＣパッケージのリー
ド電極は５８１′の如く先端が導体パターンに対して平
行になるよう予め折り曲げられており、リードの折り曲
げ部が前記導体パターンの櫛歯状の上に重ねられ、半田
等により電気的に接合される。さらに、内側の出力導体
パターンは複数のスルーホール導体（図示せず）を介し
て裏面に導かれ、グランド側の導体パターンと共に平衡
した低インピーダンスの配線を形或する。このような、
インラインの櫛歯状電極は、パッケージのリード長゛を
短く、かつ実効長を平衡させるに適した実施例である。

第２５図〜第２７図は出力段の他の実施例を示す。

第２５図は多数の電流出力増幅器５００のうちの１個の
５０１でトランジスタ７ｌと抵抗ＲＬからなる回路との
直列接続で既に説明したカスコード増幅器を構成し、残
りの５０２〜５０ｎでバッファ増幅器を駆動する。すな
わち、パワートランジスタ７５１はエミッタホロワで、
パワートランジスタ７５２はエミッタホロワの定電流バ
イアス源となっている。このような第２５図の構成にお
いては、トータルの消費電流を増加することなくエミッ
タホロワにより出力インピーダンスを下げ高速な負荷容
量駆動を可能にする。

第２６図は本発明を利用する出力段構成の一実施例を示
す．第２６図の実施例においては、電流増幅器５０２〜
５０ｎとパワートランジスタ７１，負荷抵抗ＲＬでカス
コード増幅器を構成し、電流増幅器５０１でカスコード
増幅器の入力側に設けたパルストランス７６５を駆動す
る。パルストランス７６５は二次側に微分用のキャパシ
タ７６７を備えており、パルストランスと併せて微分回
路を構成する。抵抗７６４は回路のダンピング抵抗であ
る。この微分の極性は変化を加速する極性になっている
。すなわち、各電流増幅器の電流が増加方向変化に対し
てパルストランスは図示の極性の正電圧パルスを発生し
、トランジスタ７１のベース電圧を正にしてトランジス
タ７１に流れる電流を加速する。電流が減少方向に対し
ても同様の理由で加速される。したがって終段増幅器の
帯域はより広帯域にできる。

第２７図は本発明を適用した出力段構成の他の実施例を
示す。第２７図においては、カスコード増幅器のパワー
トランジスタ７ｌと負荷抵抗ＲＬの間にパルストランス
７６５を介し、その一次側を電流増幅器５０１で駆動す
るものである。この場合の駆動の極性もトランジスタ７
６５のコレクタ電圧の変化を助長するように選んでおく
。そうすることにより微分利得は増加し、広帯域化する
ことができる。こ功ような方法はある種のピーキングで
あるからパルストランスのインダクタンスは、帯域が減
少しつつある範囲で効果をもたらすように、使用するト
ランジスタや負荷の容量に依存して適切な範囲に選定さ
れる必要がある。

以上第２５図から第２７図の実施例を通して、本発明を
利用して多様な高電圧出力段とその広帯域化に対応しう
ろことを示した。これらは例示であり、更に多くの変形
がありうる。これらの多様化への対応は、ＩＣ部の出力
段が、複数に分割されたオープンコレクタ形の電流出力
形として構成されている点に起因する。すなわち、本発
明における複数に分割された出力段は複数の負荷を相互
干渉なしに駆動しうるため、多様な出力形式が可能にな
る。

本発明の他の実施例における相補対性回路は応用上多く
の好ましい特性を発揮しうる。その一つは、ＣＲＴビデ
オ増幅器の利得調整時におけるコントラスト信号とブラ
イトネス信号の無干渉化である。ビデオ増幅器のゲイン
コントロールに用いる四象現乗算器の入出力特性は、中
心値（平衡状態）がＯなのに対し、ビデオアンプ出力と
しては片極性の出力であるからバイアスを持つ。その結
果第２８図（ａ）の入出力特性図に示すように、入力Ｖ
ｌに対して利得１，２に対応する出力波形はｖａｔ，　
ｖｏｚのように利得を変えると出力波形の基準レベルが
図示のようにＶｂなる変動となる。

このようにコントラストのゲインを変えるとブライトネ
スレベルも変動するので好ましくない。動作範囲を半分
（第２８図（ａ）で入力を点線の右側に限定）すれば変
動は除きうるも、ダイナミックレンジが半分になり不利
である。

そのため、本発明では第２９図のように、利得に比例し
たバイアス発生回路で対応した。第２９図においては，
ビデオゲインコントローラ３００の回路中に、可変バイ
アス回路３０８を設ける。

バイアス回路３０８は一定のｐｎｐトランジスタ３８１
，３８２を用いたカレントミラー回路であり、その入力
側のトランジスタ３８１はトランジスタ３３２に直列に
挿入され、出力側はゲインコントローラ出力に並列に挿
入されている；こうすると可変バイアス回路３０８には
ゲイン可変の電流を発生させることができ、ゲインコン
トローラ３００の出力は利得に応じてバイアスされるこ
とになり、その特性は第２８図（ｂ）の如きものとなる
。すなわち、利得を１，２，・・・・・・の如く変化し
てもそれに応じてバイアス補正分も変化するので、出力
はｖｏｔ，　ｖｏｚの如く基準レベルの変化がなく安定
でかつ広い入出力ダイナミックレンジで動作できる。

第３０図は本発明の他の一実施例を示す。第３０図は、
ゲインコントローラ３００の電流出力をｐｎｐトランジ
スタ３４３，３４５からなる電流差動回路で差動に変換
し、差動電流をカレントミラーの基準トランジスタ３１
７に流し、出力トランジスタ４１１からの信号電流工０
を得るものである。この差動出力特性を第３１図の特性
２に示す．第３１図は横軸を入力信号電圧Δｖ１、縦軸
を出力電流工０、パラメータをゲインコントローラ３０
０の利得制御電圧Ａ　Ｖｃ　＝　０　−　Ｖｌ．　Ｖ２
とした場合のシングルエンド特性１と差動特性２を比較
して示している。差動特性はΔＶＬの動作範囲は半分に
なるが、利得は２倍になりまたΔＶｃ＝Ｏ（利得が０）
における出力電流はＯになるので、その状態をビデオ信
号のブラックレベルに対応させておけば、さきの第２９
図に示したような目的、すなわち、利得変化時の基準動
作点の変動防止を図ることができる。

以上述べた第２８図，第３０図の動作は、本発明で採用
している電流動作、相補形トランジスタ回路によって容
易になっている． 尚、以上本発明の種々の実施例においてはバイポーラト
ランジスタを用いて説明してきたが、相補型ＪＦＥＴな
どを用いても構成できる。更に、高周波ｐｎｐトランジ
スタとして縦形ｐｎｐを用いたり、ラテラルｐｎｐを用
いることも適宜可能である， 更には，本発明にかかる相補トランジスタ回路を用いる
用途として、高周波を扱うレーザドライバ，超音波ドラ
イバ，ラインドライバ，パルスアンプ，カレント出力伝
送器，定電流出力回路など増幅器を用い“る広範なアプ
リケーションが考えられる。

〔発明の効果〕

（１）本発明によれば、増幅器出力側の等価負荷が軽減
でき、また大部分の回路が電流モードで動作するので高
速，広帯域動作が可能になる。具体的にはビデオ増幅器
の帯域は２　５　０　Ｍ　Ｈ　ｚ〜３００ＭＨｚで５Ｍ
ピクセル以上の高精細ＣＲＴディスプレイ装置が実現で
き、ＩＣドライバのみで帯域５００ＭＨｚが実現される
。

（２）本発明によれば、電流信号で動作できるので、信
号のダイナミックレンジを大きくでき、高精度にできる
。本発明により、必要な信号レンジで±０．５％以下の
精度が容易に達或できる。

（３）上述の理由で、低電圧電源で動作可能であり、低
消費電力化が図れ、集積化し易くなる。

（４）本発明によれば、回路規模が小形で簡単になるの
で安価にできるとともに信頼性が向上できる。

（５）本発明によれば、電流信号で動作させるのでグラ
ンドの電位変動等に対して強＜Ｓ／Ｎ比が向上できる。

（６）同上の理由により、信号の加減算レベルシフトが
容易になり、新しい機能に対応し易い。

（７）本発明の出力段分割により、端子の実効りードイ
ンダクタンスを小さくでき、また高電圧出力段の広帯域
化が容易になる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路ブロック図、第２
図はビデオ信号の入出力波形を示す図、第３図は本発明
の一実旅例を示す詳細回路図，第４図は第３図のマルチ
ブレクサの等価回路を示す図、第５図は第３図の電流増
幅回路の動作原理を示す特性図、第６図は電流増幅回路
の動作原理を示す回路図、第７図は間接帰還ビデオ増幅
器の他の実施例を示す回路図、第８図は第１図の実施例
に示した間接帰還型ビデオ増幅器の回路図、第９図は第
３図の実施例に示したサンプルホールド回路の回路図、
第１０図から第１２図は、間接帰還型ビデオ増幅器の他
の実施例を示す回路図、第１３図は第３図の実施例に示
したマルチブレクサの回路図、第１４図はマルチプレク
サの他の実施例を示す回路図、第１５図から第１９図は
電流増幅回路の他の実施例を説明する図、第２０図は本
発明の他の実施例を示す回路図、第２ｌ図は第２０図の
マルチプレクサの等価回路を示す図、第２２図は本発明
の他の実施例を示す回路ブロック図、第２３図は第２２
図のＩＣ部の詳細回路図、第２４図（ａ），（ｂ）は本
発明の一実施例を示すＩＣの端子を示す図，第２５図〜
第２７図は本発明のカスコード増幅器の構成を示す回路
図、第２８図は本発明のゲインコントローラの特性説明
図、第２９図と第３０図はゲインコントローラの他の実
施例を示す回路図、第３工図は第３０図の特性を説明す
る図である。 １０・・・バッファ付マルチプレクサ、２０・・・Ｖ／
Ｉ変換回路、３１・・・ゲインコントローラ、４０・・
・補助カレントミラーアンプ、５１〜５４・・・出力段
カレントミラーアンプ、６ｌ・・・サンプルホールドス
第２図 バツクポーチ ７０〜１１０■ 第１３図 第１４図 第１５図 Ｎ １ 第１８図 Ｎ １ 第１６図 第１７図 第 １９図 第２１ 図 （ａ） （ｂ） Ｚｏｎ Ｚｏｎ Ｚｏｆｆ Ｚｏｆｆ 第２４図 （ａ） 第２４図 （ｂ） 第２５図 第２６１；ｌ１ ５０ｎ ５０ｎ 第３０図 ｊｌ／，

Claims (1)

1. 【特許請求の範囲】 １、複数の差動トランジスタ対で構成される乗算回路の
   コレクタ負荷側に、前記複数の差動トランジスタ対と相
   補な極性を有するトランジスタで構成されたカレントミ
   ラー回路を設け、入力信号の利得制御を行なうことを特
   徴とする相補トランジスタ回路。 ２、請求項１記載において、乗算回路の前記複数の差動
   トランジスタ対のコレクタは交叉結合され、エミッタは
   共通接続されており、前記乗算回路の他に、前記複数の
   差動トランジスタ対の夫々のベースに接続されたトラン
   ジスタ、電圧電流変換回路、及び抵抗の分圧回路からな
   る線形化バイアス回路と、前記複数の差動トランジスタ
   対の共通エミッタに接続されたトランジスタ、抵抗及び
   定電流回路からなる電圧電流変換回路と、前記複数の差
   動トランジスタ対の一方のコレクタに接続されたダイオ
   ードと、他方のコレクタに接続された前記複数の差動ト
   ランジスタ対と相補な極性を有するトランジスタを有す
   るカレントミラーの回路を含む相補トランジスタ回路。 ３、請求項１記載において、前記複数の差動トランジス
   タは高周波のｎｐｎトランジスタで構成し、前記カレン
   トミラー回路のトランジスタは高周波のｐｎｐトランジ
   スタで構成した相補トランジスタ回路。 ４、請求項２記載において、前記線形化バイアス回路の
   電圧電流変換回路に接続された制御入力端子間の電圧に
   比例して、負荷側の出力電流を制御する相補トランジス
   タ回路。 ５、請求項１記載において、前記乗算回路は可変コンダ
   クタンス形乗算回路とした相補トランジスタ回路。 ６、第１の極性を有するトランジスタで構成される第１
   のカレントミラー回路と、前記第１の極性を有するトラ
   ンジスタと相補な第２の極性を有するトランジスタで構
   成される第２のカレントミラー回路とを備え、前記第１
   及び第２のカレントミラー回路により電流増幅を行なう
   ことを特徴とする相補トランジスタ回路。 ７、請求項６記載において、前記第１の極性を有するト
   ランジスタは高周波のｐｎｐトランジスタで構成し、前
   記第２の極性を有するトランジスタは高周波のｎｐｎト
   ランジスタで構成した相補トランジスタ回路。 ８、（ａ）相補対性な差動トランジスタ対により入力信
   号を選択出力するマルチプレクサ、 （ｂ）複数の差動トランジスタ対で構成される乗算回路
   を含み、入力信号の利得制御を行 なうゲインコントローラ、及び前記複数の 差動トランジスタ対と相補な極性を有する トランジスタで構成される第１のカレント ミラー回路、 （ｃ）前記第１のカレントミラー回路とは相補な極性を
   有するトランジスタで構成され、 電流増幅を行ない出力信号を供給する第２ のカレントミラー回路、 のうち、少なくとも（ａ）、（ｂ）、（ｃ）いずれか１
   つを備えたことを特徴とする増幅器。 ９、請求項８記載において、前記増幅器はビデオ信号を
   増幅する増幅器。 １０、請求項８記載において、前記増幅器は１チップＩ
   Ｃで構成した増幅器。 １１、請求項１０記載において、前記ゲインコントロー
   ラは、１チップＩＣの外部端子間に接続された抵抗及び
   抵抗キャパシタにより、利得を可変とする増幅器。 １２、請求項８記載において、前記増幅器はサンプリン
   グスイッチを含む増幅器。 １３、請求項８記載において、前記増幅器はトランジス
   タ対としてｎｐｎとｐｎｐの双方のトランジスタを用い
   、電流動作形として構成した増幅器。 １４、請求項８記載において、前記増幅器は、差動接続
   した一対のｎｐｎ（又はｐｎｐ）トランジスタの共通エ
   ミッタに抵抗又は定電流源を接続した第１、第２の差動
   スイッチ、エミッタ及びコレクタを相互に接続した第１
   、第２のｐｎｐ（又はｎｐｎ）トランジスタと、第１、
   第２のトランジスタの共通エミッタと直接又は抵抗を介
   して接続された第３のｐｎｐ（又はｎｐｎ）とトランジ
   スタで構成された差動回路およびエミッタに抵抗又は定
   電流源を接続した第４のｎｐｎ（又はｐｎｐ）トランジ
   スタから成り、前記第１の差動スイッチの一方の差動入
   力に第１の入力信号を、他方に第１の制御信号を加え、
   前記第２の差動スイッチの一方の差動入力に第２の入力
   信号を、他方に第２の制御信号を加え、前記第１の差動
   スイッチの共通エミッタには前記第１のトランジスタの
   ベースを、前記第２の差動スイッチの共通エミッタには
   前記第２のトランジスタのベースを接続し、前記第４の
   トランジスタのベースには基準電圧を加え、前記第４の
   トランジスタのエミッタは前記第３のベースに接続した
   構成のマルチプレクサを備えた増幅器。 １５、請求項８記載において、前記増幅器は、乗算回路
   の前記複数の差動トランジスタ対のコレクタは交叉結合
   され、エミッタは共通接続されており、前記乗算回路の
   他に、前記複数の差動トランジスタ対の夫々のベースに
   接続されたトランジスタ、電圧電流変換回路、及び抵抗
   の分圧回路からなる線形化バイアス回路と、前記複数の
   差動トランジスタ対の共通エミッタに接続されたトラン
   ジスタ、抵抗及び定電流回路からなる電圧電流変換回路
   と、前記複数の差動トランジスタ対の一方のコレクタに
   接続されたダイオードと、他方のコレクタに接続された
   前記複数の差動トランジスタ対と相補な極性を有するト
   ランジスタを有する前記第１のカレントミラー回路を備
   えた増幅器。 １６、請求項８記載において、前記増幅器は、第１の極
   性を有するトランジスタで構成される前記第１のカレン
   トミラー回路と、前記第１の極性を有するトランジスタ
   と相補な第２の極性を有するトランジスタで構成される
   第２のカレントミラー回路とを備え、前記第１及び第２
   のカレントミラー回路により電流増幅を行なう増幅器。 １７、ベースが共通接続の２つのトランジスタ、及びエ
   ミッタが共通接続の２つのトランジスタからなるブリッ
   ジ回路と、該ベースが共通接続の２つのトランジスタに
   Ｎ対１（Ｎは電流利得）なる電流を流す手段とを備えた
   ことを特徴とする増幅器。 １８、１個のバイポーラトランジスタをトランスファス
   イッチとするサンプルホールド回路を備えた増幅器にお
   いて、サンプル時に前記トランジスタスイッチのコレク
   タ側に駆動電流を流すと共に、前記トランジスタスイッ
   チのコレクタ側とホールドキャパシタの間にパルス電流
   でバイアスされるエミッタホロワを介したことを特徴と
   するバイポーラサンプルホールド回路を備えた増幅器。 １９、複数のオープンコレクタ出力形カレントミラー回
   路を備えた増幅器において、前記カレントミラー回路を
   構成する各トランジスタの各コレクタ出力端子とグラン
   ド端子は夫々分割され、交差に近接して配置することを
   特徴とする増幅器。 ２０、請求項１９記載において、前記増幅器は１チップ
   ＩＣで構成し、チップの外でコレクタ出力端子及びグラ
   ンド端子を夫々１つにまとめた増幅器。 ２１、請求項２０記載において、前記１チップＩＣのパ
   ッケージのコレクタ出力リードをまとめた導体パターン
   とグランドリードをまとめた導体パターンは櫛歯状に入
   りくんで対面させた増幅器。 ２２、請求項１９記載において、前記カレントミラー回
   路を構成する各トランジスタの出力のうち少なくとも１
   つを、高周波のパワートランジスタのエミッタに接続し
   、このパワートランジスタのベースに順バイアス電源を
   印加し、このパワートランジスタのコレクタに負荷抵抗
   を介して高電圧電源を接続してカスコード増幅回路を構
   成し、前記パワートランジスタのコレクタを所定のカソ
   ードバイアス電源を介してＣＲＴディスプレイのカソー
   ドに接続したビデオ信号を増幅する増幅器。 ２３、請求項２２記載において、前記カレントミラー回
   路を構成する各トランジスタの出力のうち１つを前記パ
   ワートランジスタのエミッタに接続し、前記パワートラ
   ンジスタと前記負荷抵抗とを直列接続して前記カスコー
   ド増幅回路を構成し、前記カレントミラー回路を構成す
   る他のトランジスタの出力をまとめて他のパワートラン
   ジスタのエミッタに接続し、バッファ増幅回路を構成し
   たビデオ信号を増幅する増幅器。 ２４、請求項２２記載において、前記カレントミラー回
   路を構成する各トランジスタの出力のうち１つをパルス
   トランスの一次側に接続し、前記カレントミラー回路を
   構成する他のトランジスタの出力をまとめて前記パワー
   トランジスタのエミッタに接続し、前記パワートランジ
   スタと前記負荷抵抗とを直列接続して前記カスコード増
   幅回路を構成し、前記パルストランスの二次側に微分用
   キャパシタを備え、その出力を前記パワートランジスタ
   のベースに接続したビデオ信号を増幅する増幅器。 ２５、請求項２２記載において、前記カレントミラー回
   路を構成する各トランジスタの出力のうち１つをパルス
   トランスの一次側に接続し、前記カレントミラー回路を
   構成する他のトランジスタの出力をまとめて前記パワー
   トランジスタのエミッタに接続し、前記パワートランジ
   スタと前記負荷抵抗の間にパルストランスの二次側を接
   続したビデオ信号を増幅する増幅器。 ２６、ビデオ信号をＣＲＴディスプレイを用いて表示す
   るＣＲＴディスプレイ装置において、前記ビデオ信号を
   相補対性のトランジスタを用いて増幅する増幅器を備え
   、その増幅器の出力信号を前記ＣＲＴディスプレイのカ
   ソードに印加して表示を行なうことを特徴とするＣＲＴ
   ディスプレイ装置。 ２７、ビデオ信号をＣＲＴディスプレイを用いて表示す
   るＣＲＴディスプレイ装置において、前記ビデオ信号を
   増幅するビデオ増幅器の出力を分割多出力とし、その多
   出力のうち少なくとも１つを前記ＣＲＴディスプレイに
   印加して表示を行なうことを特徴とするＣＲＴディスプ
   レイ装置。 ２８、ビデオ信号を増幅し、ＣＲＴディスプレイを駆動
   するビデオ増幅器を備えたＣＲＴディスプレイ装置にお
   いて、 前記ビデオ増幅器の出力電圧よりも低電圧となる前記ビ
   デオ増幅器の所定個所より前記ビデオ増幅器の入力側に
   負帰還する帰還路を設けたことを特徴とするＣＲＴディ
   スプレイ装置。 ２９、請求項２８記載において、帰還電圧を低電圧部の
   中間段から帰還するようにしたＣＲＴディスプレイ装置
   。 ３０、請求項２８記載において、帰還電圧を電圧駆動の
   カスコード段低電圧部から帰還するようにしたＣＲＴデ
   ィスプレイ装置。 ３１、請求項２８記載において、前記ビデオ増幅器の入
   力側に負帰還する帰還路をピークホールド回路による帰
   還路としたＣＲＴディスプレイ装置。 ３２、少なくとも前置ビデオ増幅段、高電圧ビデオ出力
   段、サンプルホールド回路を有したビデオ増幅器を用い
   たＣＲＴディスプレイ装置において、高電圧ビデオ出力
   段と相似な関係を有する帰還用の低電圧出力回路を設け
   て前記サンプルホールド回路を介して前記前置ビデオ増
   幅器に負帰還することによりＣＲＴディスプレイのカソ
   ード側に所定の直流電圧を得ることを特徴とするＣＲＴ
   ディスプレイ装置。 ３３、ビデオ信号をＣＲＴディスプレイを用いて表示す
   るＣＲＴディスプレイ装置において、 信号源から終端抵抗及び結合キャパシタを介して入力さ
   れる前記ビデオ信号を選択出力する２入力バッファ付き
   マルチプレクサと、 その出力側に接続され、電圧−電流変換を行う回路と、 乗算機能を有し、制御回路及び外部端子間に接続された
   抵抗により利得制御を行うゲインコントローラと、 そのゲインコントローラから互いに逆相の２つの電流出
   力を減算する第１のカレントミラー回路と、 ベースが共通な複数のトランジスタを用い、第１のカレ
   ントミラー回路の出力よりＮ倍の電流利得を得る第２の
   カレントミラー回路と、第２のカレントミラー回路の出
   力より前記 ＣＲＴディスプレイのカソードに印加するための高電圧
   を発生するカスコード高電圧回路と、前記第１のカレン
   トミラー回路の出力に接続され、抵抗を介して電源電圧
   が供給される帰還用の第３のカレントミラー回路と、 少なくともスイッチ、及びホールドキャパシタを備えて
   サンプルホールドを行うサンプルホールド回路とを有し
   、 前記第３のカレントミラー回路の出力を前記サンプルホ
   ールド回路を介して前記マルチプレクサの入力側に負帰
   還する増幅器を備えたことを特徴とするＣＲＴディスプ
   レイ装置。