JPH06230740A - 信号レベル変換回路 - Google Patents
信号レベル変換回路Info
- Publication number
- JPH06230740A JPH06230740A JP5014380A JP1438093A JPH06230740A JP H06230740 A JPH06230740 A JP H06230740A JP 5014380 A JP5014380 A JP 5014380A JP 1438093 A JP1438093 A JP 1438093A JP H06230740 A JPH06230740 A JP H06230740A
- Authority
- JP
- Japan
- Prior art keywords
- level shift
- resistors
- circuit
- signal
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
Abstract
(57)【要約】
【目的】入力ＲＧＢ信号の信号レベルを高い電圧レベル
の信号に変換する。 【構成】各々のベースに信号ＲＧＢおよび基準電圧ＶＮ
３の各々が供給され各々電流源Ｉ１１，Ｉ１２に接続さ
れたエミッタ抵抗Ｒ１２，Ｒ１３を持つＰＮＰトランジ
スタＱ１１，Ｑ１２から成るエミッタフォロワを備えそ
れぞれレベルシフト信号ＶＮ２，ＶＮ４を供給するレベ
ルシフト回路１と、エミッタ抵抗Ｒ３１，Ｒ３２とコレ
クタ抵抗Ｒ３３，Ｒ３４とＮＰＮトランジスタＱ３１，
Ｑ３２とを含む差動回路とトランジスタＱ３３を含むそ
の定電流源とを備えレベルシフト信号ＶＮ２，ＶＮ４を
差動増幅する増幅回路３と、定電圧ＶＷを供給する定電
圧源２１と直列接続され定電圧ＶＷを分割する抵抗Ｒ２
１，ダイオードＤ２１，抵抗Ｒ２２とトランジスタＱ２
１から成るエミッタフォロワとを含み基準電圧ＶＮ３を
出力する基準電圧発生回路２とを備える。
の信号に変換する。 【構成】各々のベースに信号ＲＧＢおよび基準電圧ＶＮ
３の各々が供給され各々電流源Ｉ１１，Ｉ１２に接続さ
れたエミッタ抵抗Ｒ１２，Ｒ１３を持つＰＮＰトランジ
スタＱ１１，Ｑ１２から成るエミッタフォロワを備えそ
れぞれレベルシフト信号ＶＮ２，ＶＮ４を供給するレベ
ルシフト回路１と、エミッタ抵抗Ｒ３１，Ｒ３２とコレ
クタ抵抗Ｒ３３，Ｒ３４とＮＰＮトランジスタＱ３１，
Ｑ３２とを含む差動回路とトランジスタＱ３３を含むそ
の定電流源とを備えレベルシフト信号ＶＮ２，ＶＮ４を
差動増幅する増幅回路３と、定電圧ＶＷを供給する定電
圧源２１と直列接続され定電圧ＶＷを分割する抵抗Ｒ２
１，ダイオードＤ２１，抵抗Ｒ２２とトランジスタＱ２
１から成るエミッタフォロワとを含み基準電圧ＶＮ３を
出力する基準電圧発生回路２とを備える。
Description
【０００１】
【産業上の利用分野】本発明は信号レベル変換回路に関
し、特に液晶表示装置（以下ＬＣＤ）用の入力ＲＧＢ信
号の信号レベルを変換する信号レベル変換回路に関す
る。
し、特に液晶表示装置（以下ＬＣＤ）用の入力ＲＧＢ信
号の信号レベルを変換する信号レベル変換回路に関す
る。
【０００２】
【従来の技術】ＬＣＤは、そのフラットパネルによるコ
ンパクト性、定電圧駆動性および低消費電力性によりそ
の需要はますます拡大しつつある。ディスプレイにおけ
るＣＲＴの置換を考慮すると、テレビジョンではカラー
が常識であり、コンピュータのモニタディスプレイでも
それに係わるソフトウェアはカラー表示を前提としてい
るので、ＲＧＢインタフェースをもつアクティブマトリ
クス型のカラーＬＣＤの上記需要に占める地位が高まっ
てきている。
ンパクト性、定電圧駆動性および低消費電力性によりそ
の需要はますます拡大しつつある。ディスプレイにおけ
るＣＲＴの置換を考慮すると、テレビジョンではカラー
が常識であり、コンピュータのモニタディスプレイでも
それに係わるソフトウェアはカラー表示を前提としてい
るので、ＲＧＢインタフェースをもつアクティブマトリ
クス型のカラーＬＣＤの上記需要に占める地位が高まっ
てきている。
【０００３】従来のＯＡ用のカラーＬＣＤは、パソコン
側から供給される特定フォーマットを有するディジタル
ＲＧＢ信号を入力信号としてきた。しかし、接続装置の
汎用化、あるいはＣＲＴ表示装置とのリプレースをます
ますすすめるにはアナログＲＧＢ信号をそのまま入力す
るアナログＲＧＢ入力インタフェースを備えることが要
求されている。
側から供給される特定フォーマットを有するディジタル
ＲＧＢ信号を入力信号としてきた。しかし、接続装置の
汎用化、あるいはＣＲＴ表示装置とのリプレースをます
ますすすめるにはアナログＲＧＢ信号をそのまま入力す
るアナログＲＧＢ入力インタフェースを備えることが要
求されている。
【０００４】アナログＲＧＢ入力インタフェースを備え
るカラーＬＣＤの実現のためには、アナログＲＧＢ信号
レベルが通常基準レベルを０Ｖとする振幅０〜０．７Ｖ
程度であるので、その基準レベルをより高い電圧にレベ
ルシフトして信号処理をする必要がある。
るカラーＬＣＤの実現のためには、アナログＲＧＢ信号
レベルが通常基準レベルを０Ｖとする振幅０〜０．７Ｖ
程度であるので、その基準レベルをより高い電圧にレベ
ルシフトして信号処理をする必要がある。
【０００５】カラーＣＲＴ用のＲＧＢ入力バッファ等で
は、入力アナログＲＧＢ信号を容量でＤＣ成分を切りＡ
Ｃ成分のみ伝達し、抵抗分圧回路によるレベルシフトを
行う信号レベル変換回路を用いていた。この回路は、Ｒ
ＧＢ信号のＤＣ成分が遮断され、表示の黒レベルが変動
し像の明暗が一定しなくなるので、クランプ回路による
ペレスタルレベル（黒レベル）のクランプを必要とす
る。しかしＬＣＤでは駆動タイミング及び駆動電圧等が
異なるため上記回路を用いる事ができない。
は、入力アナログＲＧＢ信号を容量でＤＣ成分を切りＡ
Ｃ成分のみ伝達し、抵抗分圧回路によるレベルシフトを
行う信号レベル変換回路を用いていた。この回路は、Ｒ
ＧＢ信号のＤＣ成分が遮断され、表示の黒レベルが変動
し像の明暗が一定しなくなるので、クランプ回路による
ペレスタルレベル（黒レベル）のクランプを必要とす
る。しかしＬＣＤでは駆動タイミング及び駆動電圧等が
異なるため上記回路を用いる事ができない。
【０００６】従来のＬＣＤの信号レベル変換回路は、図
５に示すように、演算増幅器５１と、抵抗Ｒ５１〜Ｒ５
３とを備えて構成されていた。
５に示すように、演算増幅器５１と、抵抗Ｒ５１〜Ｒ５
３とを備えて構成されていた。
【０００７】演算増幅器５１の反転入力端子に抵抗Ｒ５
２を経由しＲＧＢ信号を供給し、抵抗Ｒ２３により負帰
還を掛け、非反転入力端子に一定電圧ＶＣを供給するこ
とによりＲＧＢ信号はＶＣを中心に反転増幅され、信号
レベルが所定電圧分シフトされる。レベルシフトされた
信号Ｖ０は信号処理回路４に供給されるというものであ
った。
２を経由しＲＧＢ信号を供給し、抵抗Ｒ２３により負帰
還を掛け、非反転入力端子に一定電圧ＶＣを供給するこ
とによりＲＧＢ信号はＶＣを中心に反転増幅され、信号
レベルが所定電圧分シフトされる。レベルシフトされた
信号Ｖ０は信号処理回路４に供給されるというものであ
った。
【０００８】ＬＣＤはさまざまな装置の表示装置に用い
られるようになってきている。ワークステーション用の
ＬＣＤでは、その高精細化により、アナログＲＧＢの信
号は１００ＭＨｚを超える高速信号となっている。図５
に示した従来の信号レベル変換回路では、帰還抵抗Ｒ５
３の寄生容量のため、帰還信号の位相が大きく変化する
ので、位相余裕が十分確保できず正帰還となり、発振を
起こし易い。上記発振防止策として、通常は位相補償用
の容量を入れて用いるというものであった。しかしこの
位相補償用の容量により演算増幅器５１の応答が遅れ、
入力信号が１００ＭＨｚ以上となるような高精細度表示
には対応出来ないというものであった。
られるようになってきている。ワークステーション用の
ＬＣＤでは、その高精細化により、アナログＲＧＢの信
号は１００ＭＨｚを超える高速信号となっている。図５
に示した従来の信号レベル変換回路では、帰還抵抗Ｒ５
３の寄生容量のため、帰還信号の位相が大きく変化する
ので、位相余裕が十分確保できず正帰還となり、発振を
起こし易い。上記発振防止策として、通常は位相補償用
の容量を入れて用いるというものであった。しかしこの
位相補償用の容量により演算増幅器５１の応答が遅れ、
入力信号が１００ＭＨｚ以上となるような高精細度表示
には対応出来ないというものであった。
【０００９】
【発明が解決しようとする課題】上述した従来の信号レ
ベル変換回路は、ワークステーション用などの高精細度
表示を行なうＬＣＤでは、入力アナログ信号が上記高精
細度表示にみあう高速信号となり、演算増幅器の帰還抵
抗の寄生容量に起因する正帰還発振の防止用に位相補償
容量を挿入する必要があるが、この位相補償容量により
上記演算増幅器の応答が遅れ、入力アナログ信号が１０
０ＭＨｚオーダ以上の高速信号となる上記高精細度表示
には対応できないという欠点があった。
ベル変換回路は、ワークステーション用などの高精細度
表示を行なうＬＣＤでは、入力アナログ信号が上記高精
細度表示にみあう高速信号となり、演算増幅器の帰還抵
抗の寄生容量に起因する正帰還発振の防止用に位相補償
容量を挿入する必要があるが、この位相補償容量により
上記演算増幅器の応答が遅れ、入力アナログ信号が１０
０ＭＨｚオーダ以上の高速信号となる上記高精細度表示
には対応できないという欠点があった。
【００１０】
【課題を解決するための手段】本発明の信号レベル変換
回路は、各々のベースにビデオ信号と基準信号がそれぞ
れ供給され各々のエミッタに各々一端が第一および第二
の電流源にそれぞれ接続された第一および第二のレベル
シフト素子の各々他端が接続された第一の導電型の第一
および第二のトランジスタから成る第一および第二のエ
ミッタフォロワを備え前記第一および第二の電流源の各
々と前記第一および第二のレベルシフト素子の各々との
共通接続点からそれぞれ第一および第二のレベルシフト
信号を供給するレベルシフト回路と、各々のエミッタが
第一および第二の抵抗を経由して接続され各々のコレク
タがそれぞれ第三および第四の抵抗を経由して第一の定
電圧源に接続され各々のベースにそれぞれ前記第一およ
び第のレベルシフト信号が供給される各々第二の導電型
の第三および第四のトランジスタと前記第一および第二
の抵抗の共通接続点が接続された第三の低電流源とを含
む差動増幅回路と、予め定めた定電圧を供給する第二の
定電圧源と直列接続され前記定電圧を分割し分電圧を生
成する第五および第六の抵抗と前記第五および第六の抵
抗の間に挿入されたダイオードと第六のトランジスタか
ら成り前記分電圧の供給を受け前記基準電圧を出力する
第三のエミッタフォロワとを含む基準電圧発生回路とを
備えて構成されている。
回路は、各々のベースにビデオ信号と基準信号がそれぞ
れ供給され各々のエミッタに各々一端が第一および第二
の電流源にそれぞれ接続された第一および第二のレベル
シフト素子の各々他端が接続された第一の導電型の第一
および第二のトランジスタから成る第一および第二のエ
ミッタフォロワを備え前記第一および第二の電流源の各
々と前記第一および第二のレベルシフト素子の各々との
共通接続点からそれぞれ第一および第二のレベルシフト
信号を供給するレベルシフト回路と、各々のエミッタが
第一および第二の抵抗を経由して接続され各々のコレク
タがそれぞれ第三および第四の抵抗を経由して第一の定
電圧源に接続され各々のベースにそれぞれ前記第一およ
び第のレベルシフト信号が供給される各々第二の導電型
の第三および第四のトランジスタと前記第一および第二
の抵抗の共通接続点が接続された第三の低電流源とを含
む差動増幅回路と、予め定めた定電圧を供給する第二の
定電圧源と直列接続され前記定電圧を分割し分電圧を生
成する第五および第六の抵抗と前記第五および第六の抵
抗の間に挿入されたダイオードと第六のトランジスタか
ら成り前記分電圧の供給を受け前記基準電圧を出力する
第三のエミッタフォロワとを含む基準電圧発生回路とを
備えて構成されている。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１２】図１は本発明の信号レベル変換回路の第一
の実施例を示す回路図である。
の実施例を示す回路図である。
【００１３】本実施例の信号レベル変換回路は、図１に
示すように、入力ＲＧＢ信号ＲＧＢのノードＮ１のレベ
ルＶＮ１およびノードＮ３の基準レベルＶＮ３をそれぞ
れ一定値だけシフトしノードＮ２，Ｎ４のレベルＶＮ
２，ＶＮ４を出力するレベルシフト回路１と、ＲＧＢ信
号の中間レベルに相当する基準レベルＶＮ３を生成する
基準電圧生成回路２と、レベルＶＮ２，ＶＮ４を差動増
幅し出力信号ＶＯおよびＶＯＩを信号処理回路４に供給
する増幅回路３とを備える。
示すように、入力ＲＧＢ信号ＲＧＢのノードＮ１のレベ
ルＶＮ１およびノードＮ３の基準レベルＶＮ３をそれぞ
れ一定値だけシフトしノードＮ２，Ｎ４のレベルＶＮ
２，ＶＮ４を出力するレベルシフト回路１と、ＲＧＢ信
号の中間レベルに相当する基準レベルＶＮ３を生成する
基準電圧生成回路２と、レベルＶＮ２，ＶＮ４を差動増
幅し出力信号ＶＯおよびＶＯＩを信号処理回路４に供給
する増幅回路３とを備える。
【００１４】レベルシフト回路１はエミッタフォロワに
よるレベルシフト回路を構成する同一の特性のＰＮＰ型
トランジスタＱ１１，Ｑ１２と、入力終端用の７５Ωの
抵抗Ｒ１１と、各々トランジスタＱ１１，Ｑ１２の同一
値のエミッタ抵抗Ｒ１２，Ｒ１３と、各々トランジスタ
Ｑ１１，Ｑ１２に電流を供給する電流源Ｉ１１，Ｉ１２
とを備える。
よるレベルシフト回路を構成する同一の特性のＰＮＰ型
トランジスタＱ１１，Ｑ１２と、入力終端用の７５Ωの
抵抗Ｒ１１と、各々トランジスタＱ１１，Ｑ１２の同一
値のエミッタ抵抗Ｒ１２，Ｒ１３と、各々トランジスタ
Ｑ１１，Ｑ１２に電流を供給する電流源Ｉ１１，Ｉ１２
とを備える。
【００１５】基準電圧生成回路２は信号ＲＧＢの白レベ
ルに相当する定電圧ＶＷを発生する定電圧発生回路２１
と、エミッタフォロワ動作のＮＰＮ型トランジスタＱ２
１と、温度変化に対する安定化用のダイオードＤ２１
と、抵抗Ｒ２１，Ｒ２２，Ｒ２３とを備える。
ルに相当する定電圧ＶＷを発生する定電圧発生回路２１
と、エミッタフォロワ動作のＮＰＮ型トランジスタＱ２
１と、温度変化に対する安定化用のダイオードＤ２１
と、抵抗Ｒ２１，Ｒ２２，Ｒ２３とを備える。
【００１６】増幅回路３は差動対を構成するＮＰＮ型ト
ランジスタＱ３１，Ｑ３２と、電流源用のＮＰＮ型トラ
ンジスタＱ３３と、トランジスタＱ３１，Ｑ３２のエミ
ッタ抵抗Ｒ３１，Ｒ３２と、負荷抵抗Ｒ３３，Ｒ３４
と、トランジスタＱ３３のエミッタ抵抗Ｒ３５とを備え
る。
ランジスタＱ３１，Ｑ３２と、電流源用のＮＰＮ型トラ
ンジスタＱ３３と、トランジスタＱ３１，Ｑ３２のエミ
ッタ抵抗Ｒ３１，Ｒ３２と、負荷抵抗Ｒ３３，Ｒ３４
と、トランジスタＱ３３のエミッタ抵抗Ｒ３５とを備え
る。
【００１７】次に、本実施例の動作について説明する。
【００１８】図２は、図１で示す本実施例の回路のタイ
ムチャートである。
ムチャートである。
【００１９】図１を参照すると、信号ＲＧＢはレベルシ
フト回路１の抵抗Ｒ１１で終端され、信号レベルＶＮ１
がトランジスタＱ１１のベースに入力する。一方、トラ
ンジスタＱ１２のベースには、基準電圧生成回路２から
の基準電圧ＶＮ３が供給される。基準電圧Ｎ３は定電圧
発生回路２１が供給する一定電圧ＶＷを抵抗Ｒ２１，Ｒ
２２により分割することにより発生する。抵抗Ｒ２１，
Ｒ２２間に挿入されたダイオードＤ２１は、トランジス
タＱ２１と同一の順方向電圧（ＶＦ）を有しているの
で、基準電圧Ｎ３に対するトランジスタＱ２１の順方向
電圧依存性を相殺するとともに、プロセスや温度による
変動を抑圧する。また、抵抗Ｒ２１，Ｒ２２を可変抵抗
とし、基準電圧ＶＮ３を調整できるようにする。
フト回路１の抵抗Ｒ１１で終端され、信号レベルＶＮ１
がトランジスタＱ１１のベースに入力する。一方、トラ
ンジスタＱ１２のベースには、基準電圧生成回路２から
の基準電圧ＶＮ３が供給される。基準電圧Ｎ３は定電圧
発生回路２１が供給する一定電圧ＶＷを抵抗Ｒ２１，Ｒ
２２により分割することにより発生する。抵抗Ｒ２１，
Ｒ２２間に挿入されたダイオードＤ２１は、トランジス
タＱ２１と同一の順方向電圧（ＶＦ）を有しているの
で、基準電圧Ｎ３に対するトランジスタＱ２１の順方向
電圧依存性を相殺するとともに、プロセスや温度による
変動を抑圧する。また、抵抗Ｒ２１，Ｒ２２を可変抵抗
とし、基準電圧ＶＮ３を調整できるようにする。
【００２０】信号ＲＧＢのレベルＮ１と基準電圧Ｎ３は
それぞれこれらエミッタフォロワにより次式のようにレ
ベルが上昇する。
それぞれこれらエミッタフォロワにより次式のようにレ
ベルが上昇する。
【００２１】ＶＦ（Ｑ１１，Ｑ１２）＋ＩＳ（Ｉ１１，
Ｉ１２）・Ｒ（Ｒ１２，Ｒ１３） ＶＦ（＊）：トランジスタのＥＢ順方向電圧 ＩＳ（＊）：定電流源電流値 Ｒ （＊）：抵抗値 ＊ ：素子番号 ここで、トランジスタＱ１１，Ｑ１２は同一特性、ま
た、定電流源Ｉ１１，Ｉ１２および抵抗Ｒ１２，Ｒ１３
は同一値であるから、ＶＦ（＊）＝ＶＦ，ＩＳ（＊）＝
ＩＳ，Ｒ（＊）＝Ｒとする。従ってノードＮ２とＮ４の
電圧ＶＮ２，ＶＮ４はそれぞれ次式のようになる。
Ｉ１２）・Ｒ（Ｒ１２，Ｒ１３） ＶＦ（＊）：トランジスタのＥＢ順方向電圧 ＩＳ（＊）：定電流源電流値 Ｒ （＊）：抵抗値 ＊ ：素子番号 ここで、トランジスタＱ１１，Ｑ１２は同一特性、ま
た、定電流源Ｉ１１，Ｉ１２および抵抗Ｒ１２，Ｒ１３
は同一値であるから、ＶＦ（＊）＝ＶＦ，ＩＳ（＊）＝
ＩＳ，Ｒ（＊）＝Ｒとする。従ってノードＮ２とＮ４の
電圧ＶＮ２，ＶＮ４はそれぞれ次式のようになる。
【００２２】ＶＮ２＝ＶＮ１＋ＶＦ＋ＩＳ・Ｒ ＶＮ４＝ＶＷ＋ＶＦ＋ＩＳ・Ｒ このレベルシフトされた電圧ＶＮ２，ＶＮ４を増幅回路
３のトランジスタＱ３１，Ｑ３２から成る差動増幅器に
入力する。この増幅器の増幅率は周知のように、負荷抵
抗Ｒ３３またはＲ３４と二つのエミッタ抵抗Ｒ３１，Ｒ
３２との和との比で近似的に表される。増幅器の出力Ｖ
Ｏ，ＶＯＩは、定電圧ＶＲから抵抗Ｒ３５を流れる電流
の半分が負荷抵抗Ｒ３３またはＲ３４に流れた場合のト
ランジスタＱ１２またはＱ１３のコレクタ電圧を中心と
して、電圧ＶＮ２，ＶＮ４の差電圧と上記増幅率との積
の振幅となるので、次式のように表せる。
３のトランジスタＱ３１，Ｑ３２から成る差動増幅器に
入力する。この増幅器の増幅率は周知のように、負荷抵
抗Ｒ３３またはＲ３４と二つのエミッタ抵抗Ｒ３１，Ｒ
３２との和との比で近似的に表される。増幅器の出力Ｖ
Ｏ，ＶＯＩは、定電圧ＶＲから抵抗Ｒ３５を流れる電流
の半分が負荷抵抗Ｒ３３またはＲ３４に流れた場合のト
ランジスタＱ１２またはＱ１３のコレクタ電圧を中心と
して、電圧ＶＮ２，ＶＮ４の差電圧と上記増幅率との積
の振幅となるので、次式のように表せる。
【００２３】ＶＲ−Ｒ３３，Ｒ３４・Ｖ（ＮＳＣ）／２
Ｒ３１＋（ＶＮ１−ＶＷ／２）・Ｒ３３，Ｒ３４／（Ｒ
３１＋Ｒ３２） 従って、増幅回路３の出力ＶＯ，ＶＯＲは、これら抵抗
Ｒ３３，Ｒ３４と抵抗（Ｒ３１＋Ｒ３２）の抵抗値の比
と定電圧ＶＲとで決まる。
Ｒ３１＋（ＶＮ１−ＶＷ／２）・Ｒ３３，Ｒ３４／（Ｒ
３１＋Ｒ３２） 従って、増幅回路３の出力ＶＯ，ＶＯＲは、これら抵抗
Ｒ３３，Ｒ３４と抵抗（Ｒ３１＋Ｒ３２）の抵抗値の比
と定電圧ＶＲとで決まる。
【００２４】これはこの回路を集積回路化して、比を取
ったり、同一性能が要求される素子を方向をそろえ近接
配置すれば出力レベルのばらつきを極めて小さくでき、
さらに定電圧ＶＲ，ＶＷ，Ｖ（ＮＳＣ）の電圧値の温度
補償が十分されていれば、出力ＶＯ，ＶＯＲの温度補償
もされる。
ったり、同一性能が要求される素子を方向をそろえ近接
配置すれば出力レベルのばらつきを極めて小さくでき、
さらに定電圧ＶＲ，ＶＷ，Ｖ（ＮＳＣ）の電圧値の温度
補償が十分されていれば、出力ＶＯ，ＶＯＲの温度補償
もされる。
【００２５】また、出力ＶＯ，ＶＯＩのレベルは抵抗Ｒ
３３〜Ｒ３５で変えられ、またその振幅は抵抗Ｒ３１〜
Ｒ３４の変更で調整が可能である。増幅率を１に設定す
れば、本回路はレベルシフトのみを行い、増幅率を１以
上にすれば、信号のレベルシフトと増幅を同時に行うこ
とになる。
３３〜Ｒ３５で変えられ、またその振幅は抵抗Ｒ３１〜
Ｒ３４の変更で調整が可能である。増幅率を１に設定す
れば、本回路はレベルシフトのみを行い、増幅率を１以
上にすれば、信号のレベルシフトと増幅を同時に行うこ
とになる。
【００２６】エミッタフォロワだけでレベルシフトした
場合には抵抗値、ＶＦ、定電流源の電流値に依存するの
で、プロセス、温度により信号レベルは大きく変わる
が、本実施例で基準電圧も同様の特性のエミッタフォロ
ワでレベルシフトし、その電圧差のみを増幅しているの
で前述の問題がない。
場合には抵抗値、ＶＦ、定電流源の電流値に依存するの
で、プロセス、温度により信号レベルは大きく変わる
が、本実施例で基準電圧も同様の特性のエミッタフォロ
ワでレベルシフトし、その電圧差のみを増幅しているの
で前述の問題がない。
【００２７】次に、本発明の第二の実施例について説明
する。図３は本発明の信号レベル変換回路の第二の実施
例を示す回路図である。前述の第一の実施例に対する本
実施例の相違点は、レベルシフト回路１のトランジスタ
Ｑ１１，Ｑ１２のエミッタ抵抗Ｒ１１，Ｒ１２の変りに
複数個のダイオードを直列接続したダイオード群ＤＤ１
１，ＤＤ１２を有するレベルシフト回路１Ａを備えるこ
とである。
する。図３は本発明の信号レベル変換回路の第二の実施
例を示す回路図である。前述の第一の実施例に対する本
実施例の相違点は、レベルシフト回路１のトランジスタ
Ｑ１１，Ｑ１２のエミッタ抵抗Ｒ１１，Ｒ１２の変りに
複数個のダイオードを直列接続したダイオード群ＤＤ１
１，ＤＤ１２を有するレベルシフト回路１Ａを備えるこ
とである。
【００２８】第１の実施例で、定電流源Ｉ１１，Ｉ１
２，Ｉ１３は通常ＰＮＰトランジスタと抵抗とで構成す
るが、そのＰＮＰトランジスタのコレクタ容量Ｃが大き
いとこの容量Ｃと抵抗Ｒ１２，Ｒ１３とからなるＲＣ回
路の時定数が大きくなり、ノードＮ２，Ｎ４の応答が遅
くなる。それに対し本実施例では抵抗を使わずダイオー
ド群を用いるのでそのような問題がない。
２，Ｉ１３は通常ＰＮＰトランジスタと抵抗とで構成す
るが、そのＰＮＰトランジスタのコレクタ容量Ｃが大き
いとこの容量Ｃと抵抗Ｒ１２，Ｒ１３とからなるＲＣ回
路の時定数が大きくなり、ノードＮ２，Ｎ４の応答が遅
くなる。それに対し本実施例では抵抗を使わずダイオー
ド群を用いるのでそのような問題がない。
【００２９】次に、本発明の第三の実施例について説明
する。図４は本発明の信号レベル変換回路の第三の実施
例を示す回路図である。前述の第二の実施例に対する本
実施例の相違点は、レベルシフト回路１Ａの入力側にカ
スケード接続されたＭＯＳトランジスタＭ１１，Ｍ１２
から成る振幅調整回路をさらに有するレベルシフト回路
１Ｂを備えることである。
する。図４は本発明の信号レベル変換回路の第三の実施
例を示す回路図である。前述の第二の実施例に対する本
実施例の相違点は、レベルシフト回路１Ａの入力側にカ
スケード接続されたＭＯＳトランジスタＭ１１，Ｍ１２
から成る振幅調整回路をさらに有するレベルシフト回路
１Ｂを備えることである。
【００３０】アナログ信号ＲＧＢは供給側の装置により
その振幅が異なる場合がある。したがって第一あるいは
第二の実施例では、その信号ＲＧＢの振幅に応じ基準電
圧発生回路２の定電圧発生回路２１あるいは抵抗Ｒ２
１，Ｒ２２を調整して、基準レベルＶＮ３が信号ＲＧＢ
の本当の中間レベルになるように設定しなければならな
い。本実施例では、それに代え、２つのＭＯＳトランジ
スタの各々のチャネル抵抗を電圧分割回路の分割抵抗と
して調整することにより変化するものである。信号ＲＧ
Ｂを良好な直線性で減衰或いは増幅するためには、カス
ケード接続するそれぞれのＭＯＳトランジスタＭ１１，
Ｍ１２を下記に示す飽和領域のドレイン電流式の第２項
が無視できるようなバイアス域で使う必要がある。
その振幅が異なる場合がある。したがって第一あるいは
第二の実施例では、その信号ＲＧＢの振幅に応じ基準電
圧発生回路２の定電圧発生回路２１あるいは抵抗Ｒ２
１，Ｒ２２を調整して、基準レベルＶＮ３が信号ＲＧＢ
の本当の中間レベルになるように設定しなければならな
い。本実施例では、それに代え、２つのＭＯＳトランジ
スタの各々のチャネル抵抗を電圧分割回路の分割抵抗と
して調整することにより変化するものである。信号ＲＧ
Ｂを良好な直線性で減衰或いは増幅するためには、カス
ケード接続するそれぞれのＭＯＳトランジスタＭ１１，
Ｍ１２を下記に示す飽和領域のドレイン電流式の第２項
が無視できるようなバイアス域で使う必要がある。
【００３１】ＩDS＝Ｗ・（１／Ｌ）・μ・ＣOX・［（Ｖ
Ｇ−ＶＴＨ）ＶＤ−ＶＤ2 ／２］ Ｗ：ゲート幅 Ｌ：ゲート長 μ：移動度 ＣOX：ゲート容量 ＶＧ：ゲート電圧 ＶＴＨ：しきい値 ＶＤ：ドレイン電圧 そのため、ゲート電圧をドレイン電圧より十分小さくし
たり、ＭＯＳトランジスタを多段接続することが必要と
なる。またこの回路を集積回路化する際はＭＯＳトラン
ジスタを近接し同一方向に配置し、チャネル抵抗比の精
度を上げる必要がある。
Ｇ−ＶＴＨ）ＶＤ−ＶＤ2 ／２］ Ｗ：ゲート幅 Ｌ：ゲート長 μ：移動度 ＣOX：ゲート容量 ＶＧ：ゲート電圧 ＶＴＨ：しきい値 ＶＤ：ドレイン電圧 そのため、ゲート電圧をドレイン電圧より十分小さくし
たり、ＭＯＳトランジスタを多段接続することが必要と
なる。またこの回路を集積回路化する際はＭＯＳトラン
ジスタを近接し同一方向に配置し、チャネル抵抗比の精
度を上げる必要がある。
【００３２】
【発明の効果】以上説明したように、本発明の信号レベ
ル変換回路は、帰還抵抗の寄生容量の影響により動作周
波数が制限される帰還回路を用いることなく、エミッタ
フォロワからなるレベルシフト回路と差動増幅回路とト
ランジスタと同一の順電圧特性を有するダイオードを用
いた基準電圧発生回路とを用いるので、高速なＲＧＢ信
号のレベルシフトおよび増幅を温度およびプロセスによ
る影響を補償し安定に行うことができるという効果があ
る。
ル変換回路は、帰還抵抗の寄生容量の影響により動作周
波数が制限される帰還回路を用いることなく、エミッタ
フォロワからなるレベルシフト回路と差動増幅回路とト
ランジスタと同一の順電圧特性を有するダイオードを用
いた基準電圧発生回路とを用いるので、高速なＲＧＢ信
号のレベルシフトおよび増幅を温度およびプロセスによ
る影響を補償し安定に行うことができるという効果があ
る。
【図１】本発明の信号レベル変換回路の第一の実施例を
示す回路図である。
示す回路図である。
【図２】本実施例の信号レベル変換回路における動作の
一例を示すタイムチャートである。
一例を示すタイムチャートである。
【図３】本発明の信号レベル変換回路の第二の実施例を
示す回路図である。
示す回路図である。
【図４】本発明の信号レベル変換回路の第三の実施例を
示す回路図である。
示す回路図である。
【図５】従来の信号レベル変換回路の一例を示す回路図
である。
である。
１，１Ａ，１Ｂ レベルシフト回路 ２ 基準電圧発生回路 ３ 増幅回路 ４ 信号処理回路 ２１ 定電圧発生回路 ５１ 演算増幅器 Ｄ２１ ダイオード Ｉ１１，Ｉ１２ 定電流源 Ｍ１１，Ｍ１２ ＭＯＳトランジスタ Ｑ１１，Ｑ１２，Ｑ２１，Ｑ３１〜Ｑ３３ トランジ
スタ Ｒ１１〜Ｒ１３，Ｒ２１〜Ｒ２３，Ｒ３１〜Ｒ３５，Ｒ
５１〜Ｒ５３ 抵抗 ＤＤ１１，ＤＤ１２ ダイオード群
スタ Ｒ１１〜Ｒ１３，Ｒ２１〜Ｒ２３，Ｒ３１〜Ｒ３５，Ｒ
５１〜Ｒ５３ 抵抗 ＤＤ１１，ＤＤ１２ ダイオード群
Claims (5)
- 【請求項１】 各々のベースにビデオ信号と基準信号が
それぞれ供給され各々のエミッタに各々一端が第一およ
び第二の電流源にそれぞれ接続された第一および第二の
レベルシフト素子の各々他端が接続された第一の導電型
の第一および第二のトランジスタから成る第一および第
二のエミッタフォロワを備え前記第一および第二の電流
源の各々と前記第一および第二のレベルシフト素子の各
々との共通接続点からそれぞれ第一および第二のレベル
シフト信号を供給するレベルシフト回路と、 各々のエミッタが第一および第二の抵抗を経由して接続
され各々のコレクタがそれぞれ第三および第四の抵抗を
経由して第一の定電圧源に接続され各々のベースにそれ
ぞれ前記第一および第のレベルシフト信号が供給される
各々第二の導電型の第三および第四のトランジスタと前
記第一および第二の抵抗の共通接続点が接続された第三
の低電流源とを含む差動増幅回路と、 予め定めた定電圧を供給する第二の定電圧源と直列接続
され前記定電圧を分割し分電圧を生成する第五および第
六の抵抗と前記第五および第六の抵抗の間に挿入された
ダイオードと第六のトランジスタから成り前記分電圧の
供給を受け前記基準電圧を出力する第三のエミッタフォ
ロワとを含む基準電圧発生回路とを備えることを特徴と
する信号レベル変換回路。 - 【請求項２】 前記第一および第二のレベルシフト素子
が同一抵抗値の抵抗であることを特徴とする請求項１記
載の信号レベル変換回路。 - 【請求項３】 前記第一および第二のレベルシフト素子
がそれぞれ複数のダイオードを直列接続した直列ダイオ
ード群を有することを特徴とする請求項１記載の信号レ
ベル変換回路。 - 【請求項４】 前記レベルシフト回路がドレインに前記
ビデオ信号が入力する第一のＭＯＳトランジスタとドレ
インに前記第一のＭＯＳトランジスタのソースが共通接
続された第二のＭＯＳトランジスタとをさらに備え、前
記共通接続点から振幅調整された前記ビデオ信号を前記
第一のトランジスタのベースに供給することを特徴とす
る請求項１記載の信号レベル変換回路。 - 【請求項５】 前記レベルシフト回路が前記第一および
第二のトランジスタと前記第一および第二のレベルシフ
ト素子と前記第一および第二の定電流源とのそれぞれの
組の素子同志を近接して同一方向に配列され、前記差動
増幅回路が前記第三および第四のトランジスタと前記第
一および第二の抵抗と第三および第四の抵抗とのそれぞ
れの組の素子同志を近接して同一方向に配列されるよう
に前記レベルシフト回路と前記差動増幅回路とが同一半
導体基板上に集積されたことを特徴とする請求項１記載
の信号レベル変換回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5014380A JP2586785B2 (ja) | 1993-02-01 | 1993-02-01 | 信号レベル変換回路 |
| KR1019940001734A KR0120954B1 (ko) | 1993-02-01 | 1994-01-31 | 아날로그 컬러 신호를 수신하는 액정 디스플레이 장치용 신호 레벨 변환 회로 |
| EP94101483A EP0609844A3 (en) | 1993-02-01 | 1994-02-01 | Signal level conversion circuit for a liquid crystal display receiving an analog color signal. |
| US08/189,743 US5467043A (en) | 1993-02-01 | 1994-02-01 | Signal level converting circuit for liquid crystal display device receiving analog color signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5014380A JP2586785B2 (ja) | 1993-02-01 | 1993-02-01 | 信号レベル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06230740A true JPH06230740A (ja) | 1994-08-19 |
| JP2586785B2 JP2586785B2 (ja) | 1997-03-05 |
Family
ID=11859444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5014380A Expired - Fee Related JP2586785B2 (ja) | 1993-02-01 | 1993-02-01 | 信号レベル変換回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5467043A (ja) |
| EP (1) | EP0609844A3 (ja) |
| JP (1) | JP2586785B2 (ja) |
| KR (1) | KR0120954B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100634271B1 (ko) * | 1998-08-06 | 2006-10-13 | 소니 가부시끼 가이샤 | 액정 표시 장치, 트랜지스터, 및 표시 장치 |
| KR100835518B1 (ko) * | 2001-12-20 | 2008-06-04 | 엘지디스플레이 주식회사 | 레벨 쉬프트 회로 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5764094A (en) * | 1995-06-02 | 1998-06-09 | Matsushita Electric Industrial Co., Ltd. | Level shift circuit for analog signal and signal waveform generator including the same |
| JP3359844B2 (ja) * | 1996-07-22 | 2002-12-24 | シャープ株式会社 | マトリクス型画像表示装置 |
| JP3412131B2 (ja) * | 1998-06-23 | 2003-06-03 | 株式会社日立製作所 | 液晶表示装置 |
| JP4416901B2 (ja) * | 2000-03-14 | 2010-02-17 | 株式会社半導体エネルギー研究所 | レベルシフタ |
| US7535280B2 (en) * | 2004-04-30 | 2009-05-19 | Texas Instruments Incorporated | Apparatus and method for shifting a signal from a first reference level to a second reference level |
| US7443202B2 (en) * | 2006-06-02 | 2008-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus having the same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3956661A (en) * | 1973-11-20 | 1976-05-11 | Tokyo Sanyo Electric Co., Ltd. | D.C. power source with temperature compensation |
| US3959666A (en) * | 1974-07-01 | 1976-05-25 | Honeywell Information Systems, Inc. | Logic level translator |
| JPS52113339U (ja) * | 1976-02-26 | 1977-08-29 | ||
| US4366397A (en) * | 1979-06-29 | 1982-12-28 | Hitachi, Ltd. | Level conversion circuit |
| JPS57111116A (en) * | 1980-12-26 | 1982-07-10 | Fujitsu Ltd | Comparator having hysteresis |
| US4401901A (en) * | 1981-06-01 | 1983-08-30 | Advanced Micro Devices, Inc. | Comparator |
| JPH0656876B2 (ja) * | 1984-12-28 | 1994-07-27 | 富士通株式会社 | 半導体装置 |
| JPS62218943A (ja) * | 1986-03-19 | 1987-09-26 | Sharp Corp | 液晶表示装置 |
| US4810908A (en) * | 1986-12-01 | 1989-03-07 | Hirokazu Suzuki | Semiconductor logic circuit comprising clock driver and clocked logic circuit |
| US4791312A (en) * | 1987-06-08 | 1988-12-13 | Grumman Aerospace Corporation | Programmable level shifting interface device |
| US4945258A (en) * | 1988-12-08 | 1990-07-31 | Grumman Aerospace Corporation | Monolithic gaAs high speed switch driver |
| JPH03198089A (ja) * | 1989-12-27 | 1991-08-29 | Sharp Corp | 液晶表示装置の駆動回路 |
| US4994691A (en) * | 1990-04-16 | 1991-02-19 | Advanced Micro Devices, Inc. | TTL-to-CML translator circuit |
| JPH04249423A (ja) * | 1991-02-06 | 1992-09-04 | Nec Corp | マスタースライス型ｅｃｌ回路 |
| DE69122491D1 (de) * | 1991-02-28 | 1996-11-07 | Ibm | Pegelschieberschaltung für schnelle leistungsarme ECL nach CMOS-Eingangspuffern in biCMOS-Technik |
| US5296760A (en) * | 1992-07-20 | 1994-03-22 | Motorola, Inc. | Voltage translator |
-
1993
- 1993-02-01 JP JP5014380A patent/JP2586785B2/ja not_active Expired - Fee Related
-
1994
- 1994-01-31 KR KR1019940001734A patent/KR0120954B1/ko active IP Right Grant
- 1994-02-01 US US08/189,743 patent/US5467043A/en not_active Expired - Lifetime
- 1994-02-01 EP EP94101483A patent/EP0609844A3/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100634271B1 (ko) * | 1998-08-06 | 2006-10-13 | 소니 가부시끼 가이샤 | 액정 표시 장치, 트랜지스터, 및 표시 장치 |
| KR100835518B1 (ko) * | 2001-12-20 | 2008-06-04 | 엘지디스플레이 주식회사 | 레벨 쉬프트 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2586785B2 (ja) | 1997-03-05 |
| US5467043A (en) | 1995-11-14 |
| KR940020151A (ko) | 1994-09-15 |
| EP0609844A2 (en) | 1994-08-10 |
| EP0609844A3 (en) | 1995-03-29 |
| KR0120954B1 (ko) | 1997-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6366163B2 (en) | Video preamplifier | |
| US7728667B2 (en) | Differential amplifier | |
| JP2586785B2 (ja) | 信号レベル変換回路 | |
| US3987369A (en) | Direct-coupled FET amplifier | |
| US6657496B2 (en) | Amplifier circuit with regenerative biasing | |
| US6064268A (en) | Precision emitter follower | |
| US6104232A (en) | DC output level compensation circuit | |
| US5113146A (en) | Amplifier arrangement | |
| JPH1197774A (ja) | 出力回路装置 | |
| US6031424A (en) | Differential amplifier with improved voltage gain using operational amplifiers to eliminate diode voltage drops | |
| JPH02500238A (ja) | カスコード構成の高速電子回路 | |
| US6724234B1 (en) | Signal-level compensation for communications circuits | |
| JP3200021B2 (ja) | 出力回路装置 | |
| US7459977B2 (en) | Signal transfer circuit and circuit device using same | |
| US5812026A (en) | Differential amplifier with improved voltage gain | |
| US5525931A (en) | High-speed video amplifier | |
| JPS5829514B2 (ja) | Ｃｒｔディスプレイ用映像増幅回路 | |
| JP3358747B2 (ja) | 映像出力装置 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JP3963251B2 (ja) | 電子回路 | |
| CN1214522C (zh) | 非线性信号处理器 | |
| JP3633889B2 (ja) | レベルシフト回路付き増幅回路 | |
| JP3381100B2 (ja) | 増幅器 | |
| US6175275B1 (en) | Preamplifier with an adjustable bandwidth | |
| JP3172310B2 (ja) | バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961015 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 15 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |