KR0120954B1 - 아날로그 컬러 신호를 수신하는 액정 디스플레이 장치용 신호 레벨 변환 회로 - Google Patents

아날로그 컬러 신호를 수신하는 액정 디스플레이 장치용 신호 레벨 변환 회로

Info

Publication number
KR0120954B1
KR0120954B1 KR1019940001734A KR19940001734A KR0120954B1 KR 0120954 B1 KR0120954 B1 KR 0120954B1 KR 1019940001734 A KR1019940001734 A KR 1019940001734A KR 19940001734 A KR19940001734 A KR 19940001734A KR 0120954 B1 KR0120954 B1 KR 0120954B1
Authority
KR
South Korea
Prior art keywords
input
circuit
transistor
resistor
coupled
Prior art date
Application number
KR1019940001734A
Other languages
English (en)
Other versions
KR940020151A (ko
Inventor
스스무 오히
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세끼모또 타다히로
Publication of KR940020151A publication Critical patent/KR940020151A/ko
Application granted granted Critical
Publication of KR0120954B1 publication Critical patent/KR0120954B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명의 신호 레벨 변환 회로는 입력 신호가 공급되는 입력 단자, 기준 전압이 공급되는 기준 단자, 제1입력노드, 제2입력 노드, 및 출력 노드를 갖고 있는 차동 회로, 제1에미터 폴로워 트랜지스터를 포함하고, 입력 신호를 레벨 시프트시키고, 레벨 시프트된 신호를 제1입력 노드에 공급하기 위해 차동 회로의 제1입력 노드와 입력 단자 사이에 결합된 제1 레벨 시프트 회로, 및 제2 에미터 폴로원 트랜지스터를 포함하고, 기준 전압을 레벨 시프트시키고, 레벨 시프트된 기준 전압을 제2 입력 노드에 공급하기 위해 차동 회로의 제2 입력 노드와 기준 단자 사이에 결합된 제2레벨 시프트 회로를 포함한다.

Description

아날로그 컬러 신호를 수신하는 액정 디스플레이 장치용 신호 레벨 변환 회로
제1도는 종래 기술에 따른 신호 레벨 변환 회로를 도시한 회로도.
제2도는 본 발명의 제1실시예에 따른 신호 레벨 변환 회로를 도시한 회로도.
제3도는 제1도에 도시한 회로의 동작을 나타내는 전압 파형도.
제4도는 본 발명의 제2실시예를 도시한 회로도.
제5도는 본 발명의 제3실시예를 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 레벨 시프트 회로 2 : 기준 전압 회로
3 : 차동 회로 4 : 신호 처리 회로
10,20 : 신호 레벨 변환 회로 51 : 연산 증폭기
Vcs : 정전압 VN3 : 기준 전압
본 발명은 신호 레벨 변환 회로에 관한 것으로, 특히 아날로그 컬러 신호를 수신하여 신호 레벨을 변환하고, 변환된 신호를 액정 디스플레이 장치(이하 LCD라 함)에 공급하는 회로에 관한 것이다.
LCD는 음극 선관(CRT)에 비해 소형이고 저 전압에서의 구동 능력이 있으며 소비 전력이 적어서 LCD에 대한 수요는 점점 증가하고 있다. 컬러 CRT가 널리 사용되어 퍼스널 컴퓨터용 그래픽 디스플레이 프로그램이 컬러 디스플레이 용으로 작성되므로 CRT를 LCD장치로 교체하는 것을 고려하면 RGB(적색,녹색,청색)인터페이스인 컬러 인터페이스 회로를 LCD에 이용하는 것이 요구된다. 더욱이, 아날로그 RGB 입력 인터페이스 회로는 아날로그 컬러 신호를 양호하게 수신한다. 아날로그 RGB신호는 기준 레벨이 0V이고 신호 진폭이 0V에서 0.7V인 신호 레벨을 가지므로, 신호처리 동작이 용이하게 되도록 0V 이상의 새로운 기준 레벨을 가지도록 레벨 시프트되어야 한다.
이러한 목적을 달성하기 위해서, LCD용의 종래의 아날로그 RGB 인터페이스 회로는 DC 성분을 차단하고, AC 성분을 통과시키기 위한 캐패시터 및 캐패시터를 통과한 AC 성분을 레벨 시프트시키기 위한 저항기 분할 회로를 갖고 있다. 그러나, 이 회로에 있어서 RGB 신호의 DC 성분은 차단되거나 제거되므로 영상의 밝기와 어둠이 일정하지 않아서 흑색 레벨이 변화된다. 따라서, 페디스틀 클램핑(pedestal clamping) 회로가 필요하였다. 그러나, LCD에 있어서, 구동 전압 및/또는 타이밍은 아날로그 RGB 신호의 그것과 상이하여 이러한 이유 때문에 페디스틀 클램핑 회로는 사용될 수 없었다.
그러므로, 제1도에 도시한 바와 같은 레벨 변환 회로가 제안되었다. 이 회로(50)은 연산 증폭기(51) 및 도시된 바와 같이 접속된 3개의 저항기(R51 내지 R53)을 포함한다. 아날로그 R(G,B) 신호(S-RGB)는 저항기(R51)을 통해 저항기(R53)에 의해 부 궤환 루프를 갖는 증폭기(51)의 반전 입력 단자(-)에 공급된다. 증폭기(51)의 비반전 입력 단자(-)에는 정전압(VC)이 공급된다. 따라서, 신호(S-RGB)는 증폭기(51)에 의해 전압(VC)에 관련하여 역으로 증폭된다. 그러므로, 신호(S-RGB)는 전압(VC)에 의해 레벨 시프트된다. 그러므로, 레벨 시프트된 출력 신호(Vo)가 신호 처리 회로(4)에 공급된다.
최근에, LCD는 워크 스테이션용 디스플레이 장치용으로 사용되어야 했었다. 워크 스테이션에 있어서, 고해상도를 달성하기 위해 100MHz 이상의 고 주파수를 아날로그 RGB 신호가 갖고 있다. 이러한 이유 때문에, 제1도에 도시한 레벨 변환 회로(50)이 워크 스테이션용의 LCD에 사용되는 경우, 궤환 신호의 위상은 궤한 저항기(R53)의 표유 용량으로 인해 현저히 변하므로 위상 여유도가 발진을 일으킬 만큼 충분하지는 않다. 그러므로, 위상 보상용 캐패시터의 제공이 고려되지만, 이 경우에 연산 증폭기(51)의 응답은 고 주파수 신호를 처리하기에는 너무 느리다.
그러므로, 본 발명의 목적은 액정 디스플레이 장치용의 신호 레벨 변환 뢰로를 제공하기 위한 것이다.
본 발명의 또 다른 목적은 고 주파수 신호를 처리하기 위해 LCD용 신호 레벨 변환 회로를 제공하기 위한 것이다.
본 발명에 따른 신호 레벨 변환 회로는 제1 및 제2 입력 노드(node)를 포함하는 차동 회로, 전류원, 제1 입력 노드에 접속된 베이스, 제1 저항기를 통해 전류원에 접속된 에미터 및 제2 저항기를 통해 전원 라인에 접속된 콜렉터를 갖는 제1 트렌지스터, 제2 입력 노드에 접속된 베이스, 제3 저항기를 통해 전류원에 접속된 에미터 및 제4 저항기를 통해 전원 라인에 접속된 콜렉터를 갖는 제2 트렌지스터, 제1 및 제2 트랜지스터 중 하나의 콜렉터에 접속된 최소한 한 개의 출력 단자, 입력 신호를 레벨 시프트시키고 레벨 시프트된 신호를 차동 회로의 제1 입력 노드에 공급하기 위한 에미터 폴로워형의 제3 트랜지스터를 포함하는 제1 레벨 시프트 회로 및 기준 전압을 레벨 시프트시키고 레벨 시프트된 기준 전압을 차동 회로의 제2 입력 노드에 공급하기 위한 에미터 폴로워형의 제4 트랜지스터를 포함하는 제2 레벨 시프트 회로를 포함한다.
그러므로, 본 발명에 따른 신호 레벨 변환 회로는 궤한 저항기가 없으므로 종래 기술에서 피할 수 없었던 결함을 일으키지 않는다. 한편, 요구된 레벨 시프팅 양은 차동 회로의 바이어스 전압에 의해 구동된다. 이때, 각각의 입력 신호 및 기준 전압을 레벨 시프트시키기 위한 에미터 폴로워 트랜지스터를 제1 및 제2 레벨 시프트 회로가 각각 갖고 있기 때문에 차동 회로는 요구되는 동작을 실행한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대하여 설명하고자 한다.
제2도를 참조하면, 본 발명의 제1실시예에 따른 신호 레벨 변환 회로(10)은 기본적으로 레벨 시프트 회로(1), 기준 전압 회로(2) 및 차동 회로(3)을 포함한다. 레벨 시프트 회로(1)은 아날로그 R(적색), G(녹색), B(청색) 신호(S-RGB)가 공급되는 제1입력 단자(N1)을 포함한다. 이 단자(N1)은 입력 저항기(R11)을 통해 접지 단자에 접속되고 접지 단자에 접속된 콜렉터, 및 저항기(R12) 및 전류원(I11)을 통해 전원 라인(Vcc)에 접속된 에미터를 갖는 PNP 트렌지스터(Q11)의 베이스에도 접속된다. 또, 레벨 시프트 회로(1)은 접지 단자에 접속된 콜렉터 및 저항기(R13) 및 전류원(I12)를 통해 전원 라인 (Vcc)에 접속된 에미터를 갖는 PNP 트렌지스터(Q12)의 베이스를 접속된 제2 입력 단자(N3)을 포함한다. 저항기(R12 및 R13)은 서로 동일한 저항값을 갖는다. 저항기(R12) 및 전류원(I11)의 접속점, 및 저항기(R13) 및 전류원(I12)의 접속점은 회로(1)의 제1 및 제2 출력 노드(N2 및 N4)에 연결된다.
기준 전압 회로(2)는 입력 신호(S-RGB)의 백색 레벨에 대응하는 레벨의 정전압을 발생시키는 정전압 발생기(21)을 포함한다. 이 전압은 가변 저항기(R12), 다이오드(D21) 및 가변 저항기(R22)로 구성된 직렬 접속 회로에 공급된다. 저항기(R21) 및 다이오드(D21)의 접속점은 전원 라인(Vcc)에 접속된 콜렉터 및 저항기(R32)를 통해 접지 단자에 접속된 에미터를 갖는 NPN 트렌지스터(Q21)의 베이스에 접속된다. 트랜지스터(Q21)의 에미터에서는 레벨 시프트 회로(2)의 제2 압력 노드(N3)에 반복적으로 공급되는 기준 전압(VN3)을 발생시킨다.
차동 회로(3)은 레벨 시프트 회로(1)의 출력 노드(N2 및 N4)에 각각 접속된 베이스를 갖는 NPN 트랜지스터(Q31 및 Q32)를 포함한다. 트랜지스터(Q31 및 Q32)는 에미터 저항기(R31 및 R32)를 각각 통해 NPN 트랜지스터(Q33) 및 저항기(R35)로 구성된 전류원에 차동 형태로 접속된다. 저항기(R31 및 R32)는 서로 동일한 저항값을 갖는다. 트랜지스터(Q33)은 정전류를 발생시키기 위해 정전압(VCS)에 의해 바이어스된다. 또, 트랜시스터(Q31 및 Q32)는 정전압 바이어스 라인(VR)에 접속되고 서로 동일한 저항값을 갖는 각각의 콜렉터 저항기(R33 및 R34)를 부하 저항기로서 갖고 있다. 트랜지스터(Q31 및 Q32)의 콜렉터들은 제1 및 제2 출력 단자(N5 및 N6)으로서 각각 작용하고, 순수 신호 및 보상 레벨 시프트된 신호(Vot 및 Voc)는 출력 신호로 유도되어 신호 처리 회로(4)에 공급된다. 양호한 경우에, 출력 신호(Vot 및 Voc)들중 하나만이 발생되어 회로(4)에 공급된다.
동작시에, 제3도에 도시한 아날로그 RGB 신호(S-RGB)는 저항기 (R11)을 종단 저항기로서 사용함으로써 입력 노드(N1)에 공급되고 트렌지스터(Q11)의 베이스에 전달된다. 한편, 트랜지스터(Q12)의 베이스에서는 기준 전압 회로(2)로부터의 기준 전압(VN3)을 수신한다. 기준 전압(VN3)은 제3도에 도시한 바와 같이 저항기(R21 및 R22)의 값을 조정함으로써 신호(S-RGB)의 진폭의 중간 레벨이 되는 그러한 레벨을 갖는다. 다이오드(D21)은 트랜지스터(Q21)의 베이스-에미터 전압과 동일하게 전압이 순방향으로 강화되므로 기준 전압(VN3)은 온도 변화에 안정하게 된다.
제3도에 참조 번호(VN2)로 도시한 바와 같이 노드(N2)에서의 신호는 트랜지스터(Q11)의 베이스-에미터 전압 및 저항기(R12) 양단의 전압 강하에 의해 신호 레벨(S-RGB)보다 높은 전압 레벨을 가지도록 트랜지스터(Q11)의 베이스에 나타난 신호는 레벨 -시프트 된다. 저항기(R12) 양단의 전압 강하는 저항기의 저항 값 및 전류원(I11)의 정 전류에 의해 결정된다. 이와 마찬가지로, 제3도에 참조 번호(VN4)로 도시한 바와 같이 노드(N4)에서의 전압은 트랜지스터의 베이스-에미터 전압 및 저항기(R13) 양단의 전압 강하에 의해 기준 레벨(VN3)보다 높은 전압 레벨을 가지도록 노드(N3)에서 기준 전압(VN3)은 레벨 시프트된다. 저항기(R13) 양단의 전압 강하는 저항기의 저항 값 및 전류원(I12)의 정 전류에 의해 결정된다. 전류원(I11)에 의해 전류가 전류원(I12)로부터의 전류와 동일하게 되게 설계되기 때문에, 제3도에 도시한 바와 같이 레벨 시프트된 기준 전압(VN4)은 레벨 시프트된 신호(VN2)의 진폭의 중간 레벨을 취한다.
그러므로, 차동 회로(3)은 트랜지스터(Q31 및 Q32)의 베이스에서 각각 레벨 시프트된 신호(VN2) 및 레벨 시프트된 기준 전압(VN4)을 수신한다. 차동 회로(3)의 증폭 이득을 저항기(R31 및 R32)의 저항값의 합대 저항기(R33 및 R34)의 저항값의 비와 거의 동일하다. 한편, 출력 단자(N5)의 dc 바이어스 전압은 출력 단자(N6)의 dc 바이어스 전압과 동일하고, 바이어스 라인(VR)의 전압, 저항기(R33 및 R34)의 저항값 및 트랜지스터(Q33)에 의해 발생된 전류의 절반에 의해 결정된다. 출력 단자(N5 및 N6) 각각의 dc 바이어스 전압은 VOBIAS로 제3도에 도시되어 있다. 그러므로, 제3도에 도시한 바와 같이 본 발명의 신호 레벨 변환 회로(10)에 의해 발생된 레벨 시프트된 신호로서의 출력 신호(Vot)가 VOBIAS로 나타낸 dc 바이어스 전압 및 상술한 이득 및 신호 전압 (VN2)와 기준 전압(VN4) 사이의 차의 발생으로 얻어진 진폭을 갖는다. 보상 출력 신호(Voc)는 순수 신호(Vot)에 대한 역 위상을 갖는다.
이 회로 구성에 있어서, 출력 신호(Vot,Voc)의 dc 바이어스 전압(VOBIAS)은 차동 회로(3) 자체에 의해 결정되고 신호 처리 회로(4)에 의해 요구된 전압과 일치하도록 용이하게 설계되었다. 차동 회로(3)에 공급된 입력 전압은 입력 신호(S-RGB) 및 기준 전압(VN3)용으로 2개의 부분으로 되어 있는 레벨 시프트 회로(1)에 의해 얻어지고 이 부분들은 서로 동일한 회로로 구성된다. 그러므로, 각 부분의 설계치의 편차는 동일하다. 즉, 레벨 시프팅 양은 저항기의 트랜지스터 사이의 값 및/또는 특성의 편차에 무관하게 전압 레벨(VN2와 VN4) 사이에 동일하다. 더욱이, 본 발명의 회로(10)은 궤한 루프가 없으므로 고 주파수 신호(S-RGB)를 처리하기 위해 빠른 응답으로 동작한다.
제4도를 참조하면, 본 발명의 제2실시예에 따른 신호 변환 회로(20)이 도시되어 있는데, 제2도에 도시한 것과 동일한 구성에는 동일한 참조 번호를 붙이고 설명을 생략하고자 한다. 이 제2실시예에 있어서, 다이오드 체인(DD11 및 DD12)는 제1도에 도시한 저항기(R12 및 R13) 대신에 각각 사용된다. 1개의 이상의 다이오드가 각각의 다이오드 체인(DD11 및 DD12)로서 사용될 수 있다. 다이오드 체인이 사용되기 때문에, 각각의 전류원(I11 및 I12)가 소정의 표유 용량을 가지는 경우 응답 속도는 더욱 개선된다.
입력 신호(S-RGB)는 본 발명의 회로가 응용되는 시스템 또는 장비에 따라 진폭이 변화될 수 있다. 이러한 경우에, 기준 전압 회로(2)는 입력 신호(S-RGB)의 중간 레벨을 취하기 위해 출력 기준 전압(VN3)을 조정할 필요가 있다. 그러므로, 입력 신호의 진폭을 조정할 수 있도록 회로를 구성하는 것이 양호하다.
이러한 목적을 달성하기 위한 회로 구성은 본 발명의 제3실시예로서 제5도에 도시되어 있는데, 제4도에 도시한 것과 동일한 회로 구성에는 동일한 참조 번호를 붙이고 상세한 설명을 생략한다.
특히, 2개의 N 채널 MOS 트랜지스터(M11 및 M12)는 저항기(R11)에 병렬로 접속된 입력 단자(N1)과 접지 단자 사이에 직렬 접속된다. 접속점(N1A)는 트랜지스터(Q11)의 베이스에 접속된다. 트랜지스터(M11 및 M12)의 게이트에는 바이어스 전압(VATH 및 VATL)이 각각 공급된다. 따라서, 트랜지스터(M11 및 M12)의 임피던스는 신호(S-RGB)의 진폭을 조정하기 위하여 바이어스 전압(VATH 및 VATL)에 의해 제어된다. MOS 트랜지스터는 양방향 소자이기 때문에, 반도체 칩의 영역을 저항기보다 작게 점유하여 요구된 저항값을 나타내는 저항기 만큼 양호한 선형성이 얻어진다.
상기 실시예는 본 발명을 제한하고자 하는 것이 아니고 본 발명의 변경 및 변형은 특허 청구의 범위 내에서 행해질 수 있다.

Claims (11)

  1. 입력 신호가 공급되는 입력 단자, 기준 전압이 공급되는 기준 단자, 제1 및 제2 입력 노드를 포함하는 차동 회로, 전류원, 상기 제1 입력 노드에 접속된 베이스, 제1 저항기를 통해 상기 전류원에 접속된 에미터, 제2 저항기를 통해 바이어스 라인에 접속된 콜렉터를 갖고 있는 제1 트랜지스터, 상기 제2 입력 노드에 접속된 베이스, 제3 저항기를 통해 상기 전류원에 접속된 에미터, 제4 저항기를 통해 상기 바이어스 라인에 접속된 콜렉터를 갖고 있는 제2 트랜지스터, 상기 제1 및 제2 트랜지스터의 콜렉터들 중 하나에 결합된 출력 단자, 상기 입력 신호를 레벨 시프트시키고, 레벨 시프트된 신호를 상기 제1 입력 노드에 공급하기 위해 상기 차동 회로의 제1 입력 노드와 상기 입력 단자 사이에 결합된 제1 레벨 시프트 회로, 및 상기 기준 전압을 레벨 시프트시키고, 레벨 시프트된 기준 전압을 상기 제2 입력 노드에 공급하기 위해 상기 차동 회로의 제2 입력노드와 상기 기준 단자 사이에 결합된 제2 레벨 시프트 회로를 포함하는 것을 특징으로 하는 신호 레벨 변환 회로.
  2. 제1항에 있어서, 상기 제1레벨 시프트 회로가 상기 입력 단자에 접속된 베이스, 제1레벨 시프트 소자를 통해 상기 제1입력 노드에 접속된 에미터를 갖고 있는 에미터 폴로워형의 제3트랜지스터, 및 상기 제1입력 노드와 전원 라인 사이에 결합된 제1입력 전류원을 포함하고, 상기 제2레벨 시프트 회로가 상기 기준 단자에 접속된 베이스, 제2레벨시프트 소자를 통해 상기 제2입력 노드에 접속된 에미터를 갖고 있는 에미터 폴로워형의 제4트랜지스터, 및 상기 제2입력노드와 상기 전원 라인 사이에 결합된 제2전류원을 포함하는 것을 특징으로 하는 신호 레벨 변환 회로.
  3. 제2항에 있어서, 상기 제1 및 제2레벨 시프트 소자가 저항기를 각각 포함하는 것을 특징으로 하는 신호 레벨 변환 회로.
  4. 제2항에 있어서, 상기 제1 및 제2레벨 시프트 소자가 하나 이상의 다이오드를 각각 포함하는 것을 특징으로 하는 신호 레벨 변환 회로.
  5. 입력 신호가 공급되는 입력 단자, 기준 전압이 공급되는 기준 단자, 상기 입력 단자, 상기 기준 단자에 각각 접속된 제1 및 제2입력 노드, 및 제1 및 제2출력 노드를 갖고 있는 제1레벨 시프트 회로, 상기 레벨 시프트 회로의 상기 제1 및 제2출력 노드에 각각 접속된 제3 및 제4입력 노드, 및 제3출력 노드를 갖고 있는 차동 회로, 및 상기 차동 회로의 상기 제3 및 제4출력 노드들 중 하나에 결합된 출력 단자를 포함하고, 상기 레벨 시프트 회로가 베이스, 제1전압 라인에 접속된 콜렉터 및 에미터를 갖고 있는 제1트랜지스터, 상기 입력 신호를 상기 제1트랜지스터의 상기 베이스로 전달하기 위해 상기 제1트랜지스터의 베이스와 상기 제1입력 노드 사이에 결합된 입력 회로, 상기 제2입력 노드에 접속된 베이스, 상기 제1전압 라인에 접속된 콜렉터 및 에미터를 갖고 있는 제2트랜지스터, 상기 제1트랜지스터의 에미터와 상기 제1출력 노드 사이에 결합된 제1레벨 시프트 소자, 상기 제2트랜지스터의 에미터와 상기 제2출력 노드 사이에 결합된 제2레벨 시프트 소자, 상기 제1출력 노드와 제2전압 라인 사이에 결합된 제1전류원, 및 상기 제2출력 노드와 상기 제2전압 라인 사이에 결합된 제2전류원을 포함하는 것을 특징으로 하는 신호 레벨 변환 회로.
  6. 제5항에, 있어서, 상기 기준 전압 회로가 정전압을 출력단에서 발생시키기 위한 정전압 발생기, 베이스, 상기 제2전압 라인에 결합된 콜렉터 및 상기 제2입력 노드에 결합된 에미터를 갖고 있는 제3트랜지스터, 상기 정전압 발생기의 출력단과 상기 제3트랜지스터의 베이스 사이에 결합된 제1저항기, 다이오드 및 상기 제3트랜지스터의 베이스와 상기 제1전압 라인 사이에 결합된 제2저항기로 구성된 직렬 접속 회로, 및 상기 제3트랜지스터의 에미터와 상기 제1전압 라인 사이에 결합된 제3저항기를 포함하는 것을 특징으로 하는 신호 레벨 변환 회로.
  7. 제6항에 있어서, 상기 입력 회로가 상기 제1트랜지스터의 상기 베이스에 접속되는 상기 제1입력 노드와 상기 제1전압 라인 사이에 결합된 제4저항기를 포함하는 것을 특징으로 하는 신호 레벨 변환 회로.
  8. 제6항에 있어서, 상기 입력 회로가 상기 제1입력 노드와 상기 제1전압 라인 사이에 결합된 제4저항기, 상기 제1입력 노드와 상기 제1전압 라인 사이에 직렬로 각각 접속된 전계 효과형인 제4 및 제5트랜지스터를 포함하고, 상기 제4 및 제5트랜지스터의 접속 노드가 상기 제1트랜지스터의 상기 베이스에 접속되는 것을 특징으로 하는 신호 레벨 변환 회로.
  9. 제6항에 있어서, 상기 제1 및 제2레벨 시프트 소자가 저항기를 각각 포함하는 것을 특징으로 하는 신호 레벨 변환 회로.
  10. 제6항에 있어서, 상기 제1 및 제2레벨 시프트 소자가 하나 이상의 다이오드를 각각 포함하는 것을 특징으로 하는 신호 레벨 변환회로.
  11. 제6항에 있어서, 상기 차동 회로가 제3전류원, 상기 제3입력 노드에 접속된 베이스, 제4 저항기를 통해 상기 제3 전류원에 접속된 에미터, 및 상기 제3출력 노드에 결합된 콜렉터를 갖고 있는 제4트랜지스터, 제5저항기, 상기 제4입력 노드에 접속된 베이스, 제6저항기르 통해 상기 제3전류원에 접속된 에미터, 및 상기 제4출력 노드에 접속된 콜렉너를 갖고 있는 제5트랜지스터, 및 제7저항기를 포함하는 것을 특징으로 하는 신호 레벨 변환 회로.
KR1019940001734A 1993-02-01 1994-01-31 아날로그 컬러 신호를 수신하는 액정 디스플레이 장치용 신호 레벨 변환 회로 KR0120954B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-014380 1993-02-01
JP5014380A JP2586785B2 (ja) 1993-02-01 1993-02-01 信号レベル変換回路

Publications (2)

Publication Number Publication Date
KR940020151A KR940020151A (ko) 1994-09-15
KR0120954B1 true KR0120954B1 (ko) 1997-10-22

Family

ID=11859444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001734A KR0120954B1 (ko) 1993-02-01 1994-01-31 아날로그 컬러 신호를 수신하는 액정 디스플레이 장치용 신호 레벨 변환 회로

Country Status (4)

Country Link
US (1) US5467043A (ko)
EP (1) EP0609844A3 (ko)
JP (1) JP2586785B2 (ko)
KR (1) KR0120954B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764094A (en) * 1995-06-02 1998-06-09 Matsushita Electric Industrial Co., Ltd. Level shift circuit for analog signal and signal waveform generator including the same
JP3359844B2 (ja) 1996-07-22 2002-12-24 シャープ株式会社 マトリクス型画像表示装置
JP3412131B2 (ja) * 1998-06-23 2003-06-03 株式会社日立製作所 液晶表示装置
JP2000056330A (ja) * 1998-08-06 2000-02-25 Sony Corp 液晶表示装置
JP4416901B2 (ja) 2000-03-14 2010-02-17 株式会社半導体エネルギー研究所 レベルシフタ
KR100835518B1 (ko) * 2001-12-20 2008-06-04 엘지디스플레이 주식회사 레벨 쉬프트 회로
US7535280B2 (en) * 2004-04-30 2009-05-19 Texas Instruments Incorporated Apparatus and method for shifting a signal from a first reference level to a second reference level
US7443202B2 (en) * 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956661A (en) * 1973-11-20 1976-05-11 Tokyo Sanyo Electric Co., Ltd. D.C. power source with temperature compensation
US3959666A (en) * 1974-07-01 1976-05-25 Honeywell Information Systems, Inc. Logic level translator
JPS52113339U (ko) * 1976-02-26 1977-08-29
US4366397A (en) * 1979-06-29 1982-12-28 Hitachi, Ltd. Level conversion circuit
JPS57111116A (en) * 1980-12-26 1982-07-10 Fujitsu Ltd Comparator having hysteresis
US4401901A (en) * 1981-06-01 1983-08-30 Advanced Micro Devices, Inc. Comparator
JPH0656876B2 (ja) * 1984-12-28 1994-07-27 富士通株式会社 半導体装置
JPS62218943A (ja) * 1986-03-19 1987-09-26 Sharp Corp 液晶表示装置
EP0270296A3 (en) * 1986-12-01 1990-02-07 Fujitsu Limited Semiconductor logic circuit
US4791312A (en) * 1987-06-08 1988-12-13 Grumman Aerospace Corporation Programmable level shifting interface device
US4945258A (en) * 1988-12-08 1990-07-31 Grumman Aerospace Corporation Monolithic gaAs high speed switch driver
JPH03198089A (ja) * 1989-12-27 1991-08-29 Sharp Corp 液晶表示装置の駆動回路
US4994691A (en) * 1990-04-16 1991-02-19 Advanced Micro Devices, Inc. TTL-to-CML translator circuit
JPH04249423A (ja) * 1991-02-06 1992-09-04 Nec Corp マスタースライス型ｅｃｌ回路
EP0501085B1 (en) * 1991-02-28 1996-10-02 International Business Machines Corporation Level-shifter circuit for high-speed low-power biCMOS ECL to CMOS input buffers
US5296760A (en) * 1992-07-20 1994-03-22 Motorola, Inc. Voltage translator

Also Published As

Publication number Publication date
US5467043A (en) 1995-11-14
EP0609844A2 (en) 1994-08-10
KR940020151A (ko) 1994-09-15
JPH06230740A (ja) 1994-08-19
JP2586785B2 (ja) 1997-03-05
EP0609844A3 (en) 1995-03-29

Similar Documents

Publication Publication Date Title
KR0120954B1 (ko) 아날로그 컬러 신호를 수신하는 액정 디스플레이 장치용 신호 레벨 변환 회로
CN113539196B (zh) 源极驱动电路、显示设备及操作方法
JPS6157118A (ja) レベル変換回路
US4727336A (en) Wide band low power loss video amplifier
US20040145413A1 (en) CMOS operational amplifier
US5276361A (en) TTL compatible input buffer
US4725790A (en) Broadband DC level shift circuit with feedback
EP0690563A2 (en) Output circuit having at least one external transistor
JP2864853B2 (ja) 輝度調整回路
US6573669B1 (en) Cathode ray tube driver circuit with frequency compensation without providing a leakage path for cathode current
JP3633889B2 (ja) レベルシフト回路付き増幅回路
US6400184B1 (en) Transistor output circuit
JP3358747B2 (ja) 映像出力装置
JP3381100B2 (ja) 増幅器
JPS6173196A (ja) 液晶駆動回路
TW202322616A (zh) 電子裝置
JPS60134506A (ja) 差動増幅器
JP3172310B2 (ja) バッファ回路
JP2770455B2 (ja) インターフェイス回路
KR830001934B1 (ko) 푸쉬풀(push-pull)형 증폭회로
JPH0983341A (ja) レベル変換回路
JP2581388B2 (ja) データ反転回路
KR20010083415A (ko) 모니터의 크로스 오버 왜곡 보상 회로
JPH04334120A (ja) Ｅｃｌ出力回路
KR20010054194A (ko) 공통 전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 17