JPS62295515A

JPS62295515A - 集積回路

Info

Publication number: JPS62295515A
Application number: JP61138107A
Authority: JP
Inventors: Ken Kubo; 久保　憲; Osamu Takase; 高瀬　修; Yoshinori Akamatsu; 由規赤松
Original assignee: Hitachi Ltd; Hitachi Microcomputer Engineering Ltd; Hitachi Video Engineering Co Ltd
Current assignee: Hitachi Image Information Systems Inc; Hitachi Microcomputer System Ltd; Hitachi Ltd
Priority date: 1986-06-16
Filing date: 1986-06-16
Publication date: 1987-12-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明〔産業上の利用分野〕本発明はＩＩＬ回路とＩＪ　ニア回路を混載した集。

積回路に係り、特にＩＩＬ回路とＩＪ　ニア回路間の。

配線領域を削減するに好適なインターフェース回路を持
った集積回路に関する。

〔従来の技術〕

ＩＩＬＭ理回路とＩＪ　ニア回路を混載した集積図。

路において、リニア回路の動作をＩＩＬ回路によって制
御する場合には、インターフェース回路が必要となる。

これは、ＩＩＬゲートの動作レベルはＯｖ〜約０．７Ｖ
の間であるがＩＩＬ回路に制御されるリニア回路の動作
レベルはまちまちなことに起因している。ＩＩＬ回路と
リニア回路のインターフェースの例として第１４図を用
いて説明する。第１４図において、Ｑ１〜Ｑ３はＰＮＰ
）う。

ンジスタ、Ｑ　１００　Ｑ　１０２〜Ｑ１０７はＮＰＮ
）ラン。

ジスタ、　Ｒｚ〜Ｒ５は抵抗、Ｅｌは電圧源である。。

また、１と６０と６１はＩＩＬゲート、ＥＯはＩＩＬ。

ゲート１　、６０　、６１のインジェクタ電流を決める
電圧源、２はリニア回路、４はＩＩＬ回路とリニ。

子回路とのインターフェース部、５，６は入力端。

子、０は出力端子、７はＩＩＬゲート１と６０の人。

万端子である。

ＮＰＮ）ランジスタＱ１０６をオンさせるにはエミッタ
が接地されているためペースに電流を流し。

込み、オフさせるにはペースから電荷を吸い出さ。

なければならない。このため、ＮＰＮＩ−ランジス。

りＱ１０６のオン、オフをＩＩＬ回路で制御する場。

合、ＰＮＰ）ランジスタのカレントミラーによる一電流
源Ｑ３が用いられる。

ＩＩＬゲート１の出力がノ・イ（Ｉ−、Ｉｔｇｈ　）つ
まりオープンの場合は、電流源Ｑ３からの電流はトラン
。

ジスタＱ１０６のペースに流れ込み、該トランジス。

りＱ１０６はオンになる。一方、ＩＩＬゲート１の出力
がロウ（：［、ｏｗ　）の場合は、電流源Ｑ３の電流は
ＩＩＬゲート１にすべて流れ込み、またトラン。

ジスタＱ１０６のペースの電荷もＩＩＬゲート１に。

流れ込みトランジスタＱ１０６をオフにさせる。　。

この様に、ＩＩＬゲートの出力に負荷として電流源を用
いてＮＰＮ）ランジスタのオン、オフを。

制御する方法を以後電流駆動と呼ぶ。

第１４図において、リニア回路２は、ある論理信号Ａが
ハイの場合、入力端子６からの信号を出力端子０に出力
し、該論理信号Ａがロウの場合、入力端子５からの信号
を出力端子０に出力する回路である。この回路の具体例
としては、ＶＴＲのクロマ信号処理における記録・再生
切り換えスイ。

ッチ回路が該当する。

ＶＴＲのクロマ信号処理においては、低価格化、軽量化
、低コスト化の目的で、記録・再生信号処理回路の兼用
化が進められている。記録・再生の信号処理回路の兼用
化が進めば、記録・再生切り換えスイッチの数はおのず
と増加する。このため、ＶＴＲにおけるクロマ信号処理
ＩＣでは第１４図のり二・　３　・子回路２の形式は非常に多く用いられている。　。

従来方式では、論理Ａがノ・イの時トランジスタ。

Ｑ１０６をオンにし、論理Ａがロウの時トランジス。

りＱ１０６をオフにする電流駆動（以下、論理Ａの。

電流駆動と略す）と、論理Ａがロウの時トランジスタＱ
１０７をオンにし論理Ａがノ１イの時トランク。

スタＱ１０７をオフにする電流駆動（以下論理Ａの。

電流駆動と略す）をＩＩＬゲート１で制御する場。

合には、入力端子７からのＡ信号をＩＩＬゲート。

１．６０および６１により論理Ａと論理Ａの信号に。

分け、論理Ａの信号と論理Ａの信号をそれぞれ止ンター
フェース部４の電流源Ｑ３とＱ４に接続し。

ている。

次に第１５図に第１４図とは異る従来方式を示す。

第１５図において第１４図と同じ働きのものには同一符
号をつけ説明を略す。

第１５図において、Ｑ７，８はＰＮＰ　）ランジスタＱ
１１１〜Ｑ１１８はＮＰＮトランジスタ、Ｒ６，。

Ｒ７は抵抗、Ｒ２は電圧源１０　、１１は入力端子、。

１２は出力端子である。

第１５図のＩＪ　ニア回路２０例は第１４図と同様に。

ある論理信号Ａがノヘイ、ロウによって、入力端子。

１０　、１１からの信号を切り換えるスイッチ回路で。

ある。論理Ａが・・イの場合、トランジスタＱ　１１７
゜がオンになるように制御するのであるが、第１４図の
トランジスタＱ１０６の様にニオツタが接地され。

ていないため、トランジスタＱ１１７のペースに電。

流を流し込んだり引き出したりする電流駆動では。

トランジスタＱ１１７をオン、オフすることが出来。

７゛・　　　　　　　　　　　　　　　　　　　１．１
トランジスタＱ１１７をオン、オフするためには。

トランジスタＱ１１７のベース電圧をＶＢＩＩ！より高
く。

する必要がある。このためトランジスタＱ８によ。

る電流源にＮＰＮ）ランジスタＱ１１２をＢＥシ冒。

−トして作ったダイオードと電圧源Ｅ２を接続する１こ
とにより、ＩＩＬゲート１の出力である論理Ａがハイ、
つまりオープンの場合、トランジスタＱ１１７のペース
電圧はＶＢＢ　＋　Ｒ２となり、トランジスタＱ１１７
はオンになる。

一方、ＩＩＬゲート１の出力である論理Ａが口、９゜ウ
の場合、トランジスタＱ１１７のペース電圧はＯＶとな
す、トランジスタＱ１１７はオフになる。こ。

の駆動方式を以下論理Ａの電圧駆動と略す。す刑ア回路
２をＩＩＬ回路で制御するためにはトラン。

ジスタＱ１１７とＱ１１８をそれぞれ論理Ａの電圧駆動
と論理Ｘの電圧駆動によりオン／オフさせなけ。

ればならない。

この論理Ａの電圧駆動と論理Ａの電圧駆動をＩ。

ＩＬ回路で制御する場合、第１４図と同様ＩＩＬゲート
１からの論理Ａの信号とＩ　Ｉ　Ｌゲート６１か。

らの論理Ａの信号の配線が必要である。また、同。

じ論理信号であっても駆動方式が異れば、Ｉ　Ｉ　Ｌ。

回路からの配線も独立させる必要がある。

この様な装置の例が「電子材料Ｊ　１９７８年７月。

号の第３５頁〜第４２頁に示されている。

〔発明が解決しようとする問題点〕

微細化プロセスによる集積回路では、アルミの配線幅と
配線間隔の限界は主にマスクの最小加工、寸法で決まり
、トランジスタの大きさは、マスク。

の最小加工寸法や、マスク合わせ精度、拡散の制御、電
気的特性等の要因から決まる。集積回路の。

微細化が進んだ場合、拡散の方法の向上、電気的。

特性の向上マスク合わせ精度の向上によりトラン。

ジスタの微細化が進んでもマスクの最小加工寸法。

には限度があるためアルミ配線の幅や配線間隔はトラン
ジスタの微細化の割り合いほどの改善はな。

い０このため、集積回路において微細化が進めば、。

（トランジスタの大きさ）÷（アルミ配線の幅）。

の値がより小さくなって行き、集積回路のチップ面積に
占めるアルミ配線領域の割り合いが大きく。

なる。配線、時にブロック間配線の本数が多けれ。

ば、集積回路のチップ面積の大型化による歩留り。

低下や価格上昇を招き、また、配線間のクロストークの
問題も生じる。

今後、微細化が進めば進むほど上記問題がより顕著にな
り、トランジスタ等の素子数削減以上に。

ブロック間配線を削減させた方が、配線間クロストーク
の減少やチップ面積の小型化による歩留り向上と低価格
化に大きな効果がある。

・　７　・リニア回路とＩＩＬ回路を混載した集積回路て−は、Ｉ
ＩＬ回路は、リニア回路と独立に−かたま。

りとしてレイアウトされる。このため、リニア回。

路を制御するためのＩＩＬ回路からの配線は、スロック
配線とみなせる。

このＩＩＬ回路からリニア回路への配線は回路。

規模が大きく（特にリニア回路の規模が太き（）。

なると必然的に長くなる。配線が長くなればなる。

はど配線領域が増加し、チップ面積の増大や配線。

間クロストークの問題が生じる。このためＩＩＬ回路と
リニア回路を混載した集積回路では、ＩＩＬ回路との間
の配線の削減は必須である。

前記従来技術では、ＩＪ　ニア回路を制御するためのＩ
ＩＬ回路からの配線が、本来同一の信号である論理Ａと
論理Ａの信号をそれぞれ独立に配線しなければならず、
配線の本数の増加の大きな原因となり、チップ面積の増
大及びクロストークの問題を生じていた。

本発明の目的は、ＩＩＬ回路からリニア回路への配線の
本数を削減することにある。

８　・〔問題点を解決するだめの手段〕上記目的は、ＩＩＬ回路からリニア回路へのイ。

ンターフェース部に１　リニアトランジスタで構成。

したインバータを設けることあるいはリニアトラ。

ンジスタで構成したカレントミラーな設けることにより
、ＩＩＬ回路からのある論理Ａの論理信号を反転させ論
理への信号を作ることができる。つ。

まり、ＩＩＬ回路から論理への配線１本だけで、リニア
回路で論理Ａと論理Ａに分けることが出来るため、工Ｉ
Ｌ回路からリニア回路への論理Ａの配線が不要となり、
ＩＩＬｌ路からリニア回路への配線を削減できる。

〔作用〕

ＩＩＬ回路からリニア回路へのインターフェース部にお
いて、第１の電流源とＩＩＬ回路のコレクターと制御さ
れる第１のリニア素子の接続点にリニアトランジスタに
よって構成したインバータあるいはカレントミラーの入
力を接続し、第２の電流源と制御される第２のリニア素
子との接続点にはインバータあるいはカレントミラーの
出力を接続する。

これにより、該ＩＩＬ回路のコレクタ電圧がノ・。

イの時は、第１の電流源からの電流は制御される。

第１のリニア素子に流れ込むのと同時に、上記す。

ニアトランジスタで構成したインノく一夕ある〜Ｓｔ’
ｉ−カレントミラーの入力に流れ込む。この電流によ。

す、リニアトランジスタのインノ（−夕あるｕｌ）’！
、力。

レン）ミラーは第２の電流源の電流をｇ＆０込み第。

２のリニア素子の入力をロウとする。

次に、該ＩＩＬ回路の出力がロウの場合、第１１、のり
ニア素子の入力はロウとなり、同時にリニア。

トランジスタのイン／（−夕あるいはカレントミラ。

−の入力もロウとなるため、第２の電流源の電流。

は第２のリニア素子の入力に流れ込む。つまり、。

リニアトランジスタで構成したインノく一夕ある（・１
゜はカレントミラーな用いることにより、ＩＩＬ［Ｉ。

路からのある論理信号Ａの接続１本だけで、論理。

Ａと論理＾でリニア回路を制御できるため、論理。

＾の配線が不要となる。

〔実施例〕

以下、本発明の一実施例を第１図を用いて説明。

する。第１図において、第１４図と同一のものに。

は同じ符号をつけ説明を略す。

第１図は第１４図と同様に、リニア回路２が論。

理Ａの電流駆動と論理への気流駆動を必要としている場
合である。５はインターフェース部４に股６けられたリ
ニア回路のＩＩＬゲート相当のインノく。

−夕であり、Ｉ）　Ｎ　Ｐ　）ランジスタＱ３による電
流。

源とＮＰＮ　）ランジスタＱ１０１によって構成され。

ている。　　　　　　　　　　　　　　　　　　１１゜
ＩＩＬゲート１の出力の論理ＡがＩ・イつまりオ。

−プンの場合、電流源Ｑ３からの電流はトランジ。

スタＱ１０６とＱ１０１のベースに流れ込み該トラン。

ジスタＱ１０６とＱ１０１をオンさせる。トランジス。

りＱ１０１がオンになると、電流源Ｑ４からの電流をす
べて吸込み、また、トランジスタＱ１０７のぺ。

−スからも電流を吸込むため、該トランジスタＱ１０７
はオフになる。

次Ｋ　Ｉ　Ｉ　Ｌゲート１の出力である論理Ａがロウ。

の場合、電流源Ｑ３からの電流はすべてＩＩＬゲ。

・１１　・一ト１に流れ込み、これに加えてトランジスタＱ。

１０１　、　Ｑ　１０６のベースからも電流がＩＩＬゲ
ート。

１に流れ込むため、該トランジスタＱ１０１．Ｑ１゜０
６はオフになる。該トランジスタＱ１０１がオフになる
と電流源Ｑ４からの電流はトランジスタＱ１０７のベー
スに流れ込み、該トランジスタＱ　１０７゜はオンにな
る。つまり、ＩＩＬゲート１からの論理信号への配線１
本だけで論理Ａの電流駆動と論。

理Ａの電流駆動を制御出来るため、ＩＩＬ回路からリニ
ア回路への配線を１本削減出来る。

第１６図に第１４図と第１図のある微細化プロセスによ
るレイアウト図を示す。

第１６図において、ＰＮＰ　）ランジスタは、８０ｔｔ
ｍ　ｘ　１２５　μｍ１ＮＰＮ　）ランジスタは４０ｊ
ｊｍＸ１２５μｍ１図中斜線部のアルミ配［１０００の
幅を１０μｍ細化プロセスにおいて、第１４図のトラン
ジスタＱ３　、　Ｑ４　、　Ｑ１０６　、　Ｑ１０７を
レイアウトしたもの、同図（ｂ）は第１図のトランジス
タＱ３．Ｑ４１Ｑ１０６．　Ｑ１０７　、　Ｑ１０１を
レイアウトしたもので１２　・ある。

第１６図（α）におけるトランジスタＱ５ｔＱ４ｔ。

Ｑ　１０６　、　Ｑ　１０７の占める面積は約４００ｏ
ｏμｍ、同。

図（ｂ）におけるトランジスタＱ　３ｒ　Ｑ　ａ　ｔ　
Ｑ　１０’　Ｉ。

Ｑ　１０７　、　Ｑ１０１の占める面積の約４５０００
　ｐｍ　となり、トランジスタＱ１０１の増加分は約５
０００μｍ２と。

なる。

一方、第１４図と第１図（第１６図（α）と（ｂ）では
■。

ＩＬゲート６１からトランジスタＱ４への配線が。

１本削減されている。配線の幅が１０μｍ１間隔が１０
μｍであるため、アルミ配線１本には２０μｍ幅が必要
である。レイアウト面積増加の５０００μｍ２はこのア
ルミ配線が１２５μｍの長さに対応する。つまり、第１
４図と第１図の回路とを比較した場合、トランジスタＱ
１０１を増加させ、配置１１本削減したことは削減した
配線が１２５μｍ以上の長さであれば効果があったと言
える。しかし、第１６図において１２５μｍはＮＰＮ）
ランジスタの長さとほぼ同じであり、実際の集積回路で
は、この数倍以上あり、効果は十分である。加えて、第
１図の回路は第１４図のそれぞれに比べ、ＩＩＬゲート
６０゜と６１を削減しているため、このＩＩＬゲート６
０と６１の面積も考慮するとより一層の効果がある。

と言える。

また、これはある微細化プロセスの例であるが、より一
層の微細化プロセスとなれば（トランジス。

りの面積）÷（アルミ配線幅）の割合いは小さく。

なり上記効果は顕著となる。アルミ配線の削減Ｋ。

よりチップ面積が小さくなることの歩留り向上、低価格
化に大きな改善となる。

また、第１図のリニア回路２の例では記録・再生切り換
えなどの場合であるが、論理信号Ａがあるパルス信号で
ある場合にも本発明は有効である。

論理信号Ａがパルス信号である場合、配線間のクロスト
ークの問題が生じるが、本発明により配線を１本削減で
きるため、配線間クロストークも改善できる。

次に第２図に第１図とは異る本発明の一実施例を示す。

第２図において第１５図と同一のものには同じ符号をつ
け説明を略す。第２図において８と９はリニア回路のＩ
ＩＬゲート相当のインバー。

りである。ＩＪ　ニア回路２は第１５図と同様論理Ａ。

の電圧駆動と論理Ａの電圧駆動による制御を必要。

とする回路の例のである。第２図の回路は、第１゜図と
同様、リニア回路のインバータ８と９により、ＩＩＬゲ
ート１からの論理信号Ａの配線１本から。

論理信号Ａと論理信号Ａを作り、論理Ａの電圧側。

動と論理への電圧駆動を制御可能にしている・こ。

のため、ＩＩＬ回路からリニアへの配線を一本則。

減出来、チップ面積による歩留り、価格に大きρ１改善
の効果がある。また論理Ａがパルス信号であ。

った場合、配＆１１間クロストークの問題も改善さ。

れる。

第３図に第１図、第２図とは異なる本発明の他。

の実施例を示す。第３図において第１図と同一のものに
は同じ符号をつけ説明を略す。

図において、Ｑ９とＱ１０はＰＮＰ）ランジスタ、Ｑ１
１９〜Ｑ１２６はＮＰＮ　）ランジスタ、Ｒ８−Ｒ１１
は抵抗、Ｉｆ　Ｉｆは電流源、Ｅｓは電圧源、１４は入
力端子、１５は出力端子、１３はトランク・１５スタＱ９とＱ１１９により構成されるリニア回路の。

ＩＩＬゲート相当のインバータである。

リニア回路２は論理Ａがノ・イの時トランジスタ。

Ｑ１２５がオンになるためトランジスタＱ１２１．Ｑ１
２２　、　Ｑ　１２５、抵抗Ｒ８，Ｒ９、電圧源Ｅ３で
構成される差動増幅器が動作し、入力端子１４からの信
号を出力端子１５に出力する。

逆に論理信号Ａがロウの時は、トランジスタＱ２１２５
はオフになり、前記差動増幅器は動作せず、入力端子１
４からの信号を通さない。該トランジスタＱ１２５がオ
フになっている時はトランジスタＱ１２３のベース電位
はＶＯＯとなり、トランジスタ。

Ｑ１２４ノヘース電位ハｖｏｏ　−ＶＢｌｃ、出力ｉ子
１５の。

電位はｖｏｏ　−２ＶＢＥとなり、トランジスタＱ　１
２５゜がオンしている時から電位が上昇してしまう。

該出力１５の電位が上昇し次段の回路が誤動作するのを
防ぐため、抵抗ＩＲ＋ｏとＩ（＋＋とトランジス、りＱ
１２６により、トランジスタＱ１２５がオフして。

いる期間、つまり論理人がロウの時はトランジス。

りＱ１２６がオンになり、出力端子１５の電位が上１６
　・昇するのを防ぐ。これは、例えばＶＴＲのクロマ。

信号処理回路において、記録時だけ（あるいは再生時だ
け）動作する回路などによく用いられる回路である。こ
のリニア回路２をＩＩＬ回路で制御する場合論理Ａの電
流駆動と論理Ａの電圧駆動が必要となる。

第３図の回路では、リニア回路のＩＩＬゲート相当のイ
ンバータ１３により、ＩＩＬゲート１か。

らの論理信号への配線１本のみで論理Ａの電流駆動と論
理Ａの電圧駆動を制御可能なため、ＩＩＬ回路からリニ
ア回路への配線を一本削減出来、配線間クロストーク滅
による性能向上及びチップ面。

檀の小型化による歩留り向上と低価格化に大きた。

効果がある。また、論理への電流駆動と論理Ａの。

電圧駆動を制御する場合には入力端子に入力される論理
を反転させれば良く本発明は不動である。

第４図に第１〜３図とは異る本発明の他の実施例を示す
。第４図において第１図と同一のものには同じ符号をつ
け説明を略す。

図において、Ｑ１１〜Ｑ１３はＰＮＰ）ランジスタ、Ｑ
１２７〜Ｑ１３２はＮＰＮ）ランジスタ、Ｒ１２〜Ｒ１
４は抵抗である。また、１６はトランジスタ。

ＱｌｌとＱ１２７によって構成されるリニア回路の。

ＩＩＬゲート相当のインバータ、１７はトランク。

スタＱ１２とＱ１２８によって構成されるリニア回路の
インバータ、１８は入力端子、１９は出力端子である。

第４図において、リニア回路２の例は論理Ａの。

電流駆動と論理Ａの電圧駆動を必要とする回路の。

例である。抵抗Ｒ１２とＲ１４とトランジスタＱ１゜３
０とＱ１３３は入力端子１Ｂからの信号入力回路、トラ
ンジスタＱ１３１とＱ１５２と抵抗Ｒ１３はエミッタホ
ロア回路である。

次に動作を説明すると、論理Ａがノ・イの場合、トラン
ジスタＱ１６６がオンになり、入力端子１Ｂからの入力
信号がトランジスタＱ１３１のベースに入力される。ま
た、トランジスタＱ１３２がオンになり、エミッタホロ
ア回路が動作し、出力端子１９へ入力端子１８からの信
号が出力される。

一方、論理信号Ａがロウの場合には、トランジスタＱ　
１３３　、　Ｑ１３２が共にオフになり、入力端子１８
からの信号は出力端子１９に出力されない。。

本実施例によれば、リニア回路２を制御する論理Ａの電
流駆動と論理人の電圧駆動をＩＩＬ回路。

からの論理への配線１本のみによりリニア回路のインバ
ータ１６　、１７で制御出来るため、配線を１゜本削減
出来、クロストークの減少による性能向上チップ面積の
小型化による歩留り向上と低価格化８に大きな効果があ
る。

第５図に第１〜４図と異る本発明の他の１実轡１゜例を
示す。第５図において第１図と同一のものには同じ符号
をつけ説明を略す。

第５図において、Ｑ１４〜Ｑ１７はＰＮＰ）ランジスタ
、Ｑ１３４〜Ｑ１４７はＮＰＮ　）ランジスタ、Ｒ１６
〜Ｒ２０は抵抗■１は電流源、２２　ｊ　２３は入力端
子２４は出力端子である。

トランジスタＱ　１３４　、　Ｑ　１４５および抵抗Ｒ
１９゜Ｒ２０で構成される部分は入力端子２２からの信
号入力回路である。

論理Ａがハイの場合、トランジスタＱ１３４がオ・１９
　・ンになり、入力端子２２からの信号をトランジス。

りＱ１４３のベースに伝える。また、トランジスタ。

Ｑ１４６はオフになっているが、トランジスタＱ１゜４
７はオンになっているため、入力端子２２から。

の信号を出力端子２４に出力する。

また、論理人がロウの場合、トランジスタＱ１゜３４と
Ｑ１４７はオフになっているため、入力端子２２から信
号は出力端子には伝わらず、トランク。

スタＱ１４６がオンしているため、入力端子２３からの
信号が出力端子２４に伝えられる。したがって、この回
路は一種の切り換えスイッチ回路となって。

いる。

第５図のリニア回路２０例の様に、リニア回路。

が論理Ａの電流駆動と論理への電圧駆動論理Ａの。

電圧駆動を必要としている場合、リニア回路のイ。

ンパータ２０と２１を用いることにより、ＩＩＬゲート
１からの論理人の信号１本の配線のみで制御出来る。こ
のインターフェース回路４を用いることにより、ＩＩＬ
回路とリニア回路の配線を２本削減出来るため、配線間
クロストークが減少する・２０　・ため性能の向上、チップ面積が小さくなることに。

よる歩留り向上と低価格化に大きな効果がある。。

第６図に第１〜５図とは異る本発明の他の１実。

施例な示す。第６図において第１図と同一のもの。

には同じ符号をつけ説明を略す。

Ｑ１８〜Ｑ２０はＰＮＰ）ランジスタ、Ｑ１４９〜。

Ｑ１５４はＮＰＮ）ランジスタ、Ｒ２１は抵抗、２６゜
２７　、２８は端子であり、リニア回路等が接続される
。２５はリニア回路のＩＩＬゲート相当のインバータで
あり、トランジスタＱ　１Ｂ　、Ｑ　１４９およびＱ　
１５Ｄ　Ｋよって構成される。

第６図のリニア回路では論理Ａの電流駆動と論理Ａの電
流駆動と論理Ａの電圧駆動を必要としている場合に有効
なインターフェース部４の例である。

この実施例によれば、ＩＩＬゲート１からの論理人の接
続１本だけでリニア回路のインバータ２５によって、論
理への電流駆動論理Ａの電流駆動、論理Ａの電圧駆動を
制御できるため、ＩＩＬ回路とリニア回路との配線を２
本削減できる。このため、配線間のクロストークの減少
による集積回路。

の性能向上やチップ面積の小型化による歩留り向上と低
価格化に大きな効果がある。

第７図に第１図〜第６図と異る本発明の他の１゜実施例
を示す。第７図において第１図と同じものには同一符号
をつけ説明を略す。

第７図において、Ｑ２１〜２４はＰＮＰ）ランジスタＱ
１５５〜Ｑ１６２はＮＰＮ　）ランジスタ、Ｒ２２゜２
３は抵抗である。

本実施例はリニア回路２が論理Ａの電流源と論理人の電
圧源と論理Ａの電圧源を必要としている場合に有効な実
施例である。ＩＩＬゲート１からの論理信号１本だけで
３５と３６のリニア回路のインバータにより上記３つの
駆動を制御でき配線を２本削減できる。このため、集積
回路として配線間クロストークの減少による性能向上、
チップ面積小型化による歩留り向上と低価格化に大きな
効果がある。

第８図に第１図〜第７図とは異る本発明の他の実施例を
示す。第８図において、第１図と同一のものには同じ符
号をつけ説明を略す。

図において、Ｑ２５〜２８はＰＮＰトランジスタＱ１６
３〜Ｑ１７１はＮＰＮ　）ランジスタ、Ｒ２４，２５゜
は抵抗、４０〜４３は端子であり、リニア素子等が。

接続される。４４　、４５はリニア回路のＩＩＬゲート
相当のインバータである。

この回路はリニア回路２が論理への電流駆動と。

論理Ａの電流駆動と論理Ａの電圧駆動と論理Ａの。

電圧駆動を必要としている場合に有効な実施例である。

リニア回路のインバータ４４　、４５により、１、。

ＩＩＬゲート１からの配線が論理Ａの１本だけ雪上記４
つの駆動を制御可能であるため、配線を５本削減出来る
。したがって、集積回路として配線。

間クロストークの減少による性能向上やチップ面。

積の小型化による歩留り向上と低価格化に大きな効果が
ある。

第９図に第１〜８図と異る本発明の他の実施例を示す。

第９図において第１図と同一のものには同じ符号をつけ
説明を略す。

Ｑ２９〜Ｑ３３はＰＮＰ）ランジスタ、Ｑ１７２〜Ｑ１
７８はＮＰＮ）ランジスタ、４８〜５０は端子で。

あり、ＩＪ　ニア回路等の回路や素子が接続される。。

４６　、４７　、５２　、５５はリニア回路のＩＩＬゲ
ート。

相当のインバータ、５２は入力端子、５１は論理信。

号Ｂを出力するＩＩＬゲートである。第９図はリニア回
路２が論理Ａの電流駆動、論理Ｂの電流部。

動、論理Ａ−Ｈの電流駆動を必要としている場合。

に有効な実施例である。リニア回路のインバータ。

４６　、４７　、５２　、５５によりＡＮＤ論理回路を
組むことにより、ＩＩＬ回路からリニア回路への論理Ａ
・Ｂの配線を不要のものとしている。この配線の削減に
より、集積回路としての配線間クロストークの減少によ
る性能向上や、チップ面積の小型化による歩留り向上や
低価格化に大きな効果がある。また、第９図は電流駆動
の場合であるが、電圧駆動の場合及び電流駆動と電圧駆
動が両方ある場合についても本発明は有効である。

第１０図に第１図〜第９図とは異る本発明のさらに他の
実施例を示す。第１０図において第１図。

第９図と同じものＫは同一符号をつけ説明を略す。

第１０図において、Ｑ３４〜３７はＰＮＰ）ラン。

ジスタ、Ｑ１７９〜Ｑ１８４はＮＰＮ）ランジスタ、。

５３〜５５は端子であり、リニア素子などが接続さ、れ
る。また、５６　、５７　、５８はリニア回路のＩ　Ｉ
。

Ｌゲート相当のインバータである。

第１０図は、リニア回路２が論理への電流駆動と論理Ｂ
の電流駆動と論理Ａ＋Ｂの電流駆動を必要としている場
合に有効な実施例である。リニア回路のインバータ５６
と５７と５８１ＣよりＯＲＭ理回路を組むことにより、
ＩＩＬ回路からリニア回路への接続を１本削減すること
が出来る。これにより集積回路として配線間クロストー
クの減少による性能向上、チップ面積の小型化による歩
留り向上と低価格化に大きな効果がある。また第１０図
の実施例では、電流駆動のみの場合であるが、電流駆動
と電圧駆動の混ったものや電圧駆動のみの場合にも有効
である。

第１１図に第１〜第１０図と異る本発明の他の実施例を
示す。第１１図において、第１図、第９図と同じものに
は同一符号をつけ説明を略す。

第１１図において、Ｑ２０１〜２１４はＰＮＰトラ。

ンジスタ、Ｑ３０１〜３３１はＮＰＮ　）ランジスタ、
。

１００〜１１３は端子であり、リニア回路等に接続さ。

れる。

本発明を用いることによりＩＩＬゲート１と５１からの
論理ＡとＢの信号２本を配線することによ。

り最大１４種類の論理信号が得られ、１４種類の。

電流駆動を制御することが出来る。

この実施例では、ＩＩＬ回路からリニア回路へ。

の配線を１２本削減できるため集積回路の性能向上、チ
ップ面積の小型化に大きな効果がある。また、第１１図
の実施例では電流駆動のみであるが、電流駆動と電圧駆
動の組み合せ及び電圧駆動のみの場合にも有効である。

第１２図に第１図〜第１１図とは異る本発明の他の実施
例を示す。第１２図において第１図、第９図と同じもの
には同一符号をつけ説明を略す。

第１２図において、Ｑ４０３〜４０５はＰＮＰ）ランジ
スタ、Ｑ４０６〜４１５はＮＰＮトランジスタ、４０１
〜４０３は端子であり、リニア回路などが接続される。

第１２図はリニア回路２が論理Ａの電流駆動と。

論理Ｂの電流駆動と論理Ａ＠Ｂの電流駆動を必要。

とじている場合に有効な実施例である。ＩＩＬゲ。

−ト１からの論理信号人をトランジスタＱ　４０６のダ
イオードと、トランジスタＱ　４０Ｂのダイオード。

に分離し、ＩＩＬゲート５１からのＳ＆理信号Ｂをトラ
ンジスタＱ　４０７　、　Ｑ　４０９のダイオードで分
離。

し、トランジスタＱ　４０Ｂのダイオードとトランジス
タＱ４０９のダイオードを接続し、論理信号Ａ・Ｂを得
る。

このため、ＩＩＬ回路からの論理信号Ａ＠Ｈの接続が不
要となり、配線が１本削減出来る。したがって、集積回
路としての配編開りロストーク減による性能向上、チッ
プ面積の小型化による歩留り向上と低価格化に大きな効
果がある。

第１３図は第１〜１２図と異なる本発明の他の実施例で
ある。第１３図において第２図、第９図と同じものには
同一符号をっけ説明を略す。

Ｑ５０４〜Ｑ５０６はＰＮＰ　）ランジスタ、Ｑ５ｏ７
〜Ｑ５１９はＮＰＮ　トランジスタ、５（Ｈ〜５０３は
端。

子であり、リニア回路等が接続される。Ｒ５０１〜。

５０３は抵抗である。

第１３図は、リニア回路２が論理Ａの電圧駆動。

と論理Ｂの電圧駆動と論理Ａ＠Ｈの電圧駆動を必要とし
ている場合に有効な実施例である。

ＩＩＬゲート１からの論理信号ＡをトランジスタＱ５０
７．Ｑ５１１のダイオードで分離し、また、。

ＩＩＬゲ−）５１からの論理信号ＢをトランジスタＱ　
５０９　、　Ｑ　５１２で分離し、トランジスタＱ５１
１Ｑ５１２を接続し論理信号Ａ＠Ｂを得る。これにより
ＩＩＬ回路からリニア回路への論理Ａ・Ｂの接続が不要
となり、集積回路として配Ｓ間クロストークの減少によ
る性能向上、チップ面積の小型化による歩留り向上と低
価格化に大きな効果がある。

第１７図に第１〜１５図とは異なる本発明の他の実施例
を示す。第１７図において第１図、第２図と同一のもの
には同じ符号をつけ説明を略す。

第１７図において、Ｑ　６０１〜Ｑ６０５はＰＮＰ）ラ
ンジスタ、Ｑ６０６〜Ｑ６１３はＮＰＮ）ランジス・２
８　・り、Ｒ６００は抵抗、６００　、６０１は端子でありす
邑ア回路等が接続される。

第１７図において、リニア回路２は論理Ａの電。

流駆動、論理への電流駆動を必要としている場合。

に有効な実施例である。

ＩＩＬゲート１の出力信号Ａがハイの場合電流。

源Ｑ６０１からの電流はトランジスタＱ６０６．Ｑ６０
７゜Ｑ　６０５　、　Ｑ　６０４　、　Ｑ　６０５　、
　Ｑ　６０８　、　Ｑ　６０９およびＱ。

６１０で構成されるカレントミラーにより電流源Ｑ。

６０２の電流を引き込む。この時ＮＰＮ）ランジスタＱ
６０９　、　Ｑ６１０を２個並列に接続しているため、
トランジスタＱ６０２からの電流以上にトランジスタＱ
６１２のベースからも電流を引き込むため、ト。

ランジスタＱ６１２はオフになる。またトランジスタＱ
６０１からの電流はトランジスタＱ６１１のベースにも
流れ込み、トランジスタＱ６１１はオンになる。

一方、ＩＩＩ、ゲート１の出力論理人がロウの場合、ト
ランジスタＱ６０１からの電流をすべてＵｌき込み、ま
たトランジスタＱ６１１のベースの電荷も引き込むため
、トランジスタＱ６１１はオフになる。この時、トラン
ジスタＱ６０６　、　Ｑ６０７　、　Ｑ。

６０３　、　Ｑ６０４　、　Ｑ６０Ｂ　、　Ｑ６０７お
よびＱ６１０で構。

成されるカレントミラーには電流が流れず、トラ。

ンジスタＱ　６０９　、　Ｑ　６１０はオフになってい
る。こ。

のため、トランジスタＱ　＜ＳＯ２からの電流はトラン
ジスタＱ６１２のベースに流れ込み、トランジスタ。

Ｑ６１２はオンになる。つまり、トランジスタＱ６０３
〜Ｑ６１０のカレントミラーによりリニア回路。

のインバータを構成し、ＩＩＬゲート１からの論。

理信号Ａの配線１本だけで論理Ａの電流駆動と論理Ａの
電流駆動を制御出来る。

このため、ＩＩＬ回路とリニア回路との配線を。

１本削減出来、集積回路としての配線間クロスト。

−クの減少、チップ面積低下による歩留り向上と。

価格低下に有効である。　　　　　　　　　　　、、。

第１８図に第１〜１３図、第１７図とは異なる本発明の
さらに他の実施例を示す。第１８図において第１図、第
２図、第１７図と同じものには同一符号をつけ説明を略
す。

Ｑ６１３〜Ｑ６１７はＮＰＮ）ランジスタ、Ｒ６０１゜
Ｒ６０２は抵抗、６０２　、６０３は端子であり、リニ
ア。

回路が接続される。

第１８図はリニア回路２が論理人の電圧駆動と。

論理Ａの電圧駆動を必要としている場合に有効な。

実施例である。トランジスタＱ６０５　、　Ｑ６０４　
、　Ｑ６１３　、　Ｑ６１４　、　Ｑ６０Ｂ　、　Ｑ６
０７およびＱ６１０で構。

成されるカレントミラーによりリニア回路のインバータ
を構成し、ＩＩＬゲート１からの論理信号Ａから論理Ａ
を作ることが出来る。このため、工。

ＩＬ回路からリニア回路への配線を論理Ａの信号１本だ
けで論理Ａの電圧駆動と論理Ａの電圧駆動を制御できる
ので配線を１本削減できる。

第１７図の実施例と第１８図の実施例を組み合わせた実
施例を第１９〜２２図に示す。

第１９図はリニア回路２が論理への電流駆動と論理への
電圧駆動を必要としている場合に有効な実施例、第２０
図はリニア回路２が論理Ａの電圧駆動と論理Ａの電流駆
動を必要としている場合に有効な実施例、第２１図はリ
ニア回路２が論理人の電流駆動と論理Ａの電流駆動電圧
駆動を必要と・３１している場合に有効な実施例、第２２図はリニア。

回路２が論理Ａの電圧駆動と論理Ａの電流駆動、。

電圧駆動を必要としている場合に有効な実施例℃ある。

第１９〜第２２図の実施例も他の実施例と同様配線削減
が出来、集積回路の性能向上と価格低下に。

大きな効果がある。

第２３図は第１〜１３図及び第１７〜２２図とは黒る本
発明の他の実施例である。

第２３図において、Ｑ　７０１　、７０２はＰＮＰ）う
１．。

ンジスタ、Ｑ７０３〜７０７はＮＰＮ）ランジスタ、７
０１　、７０２は端子であり、リニア回路が接続され。

ろ。第２３図はトランジスタＱ７０３　、　Ｑ７０４　
、　Ｑ。

７０５で構成されるカレントミラーによりインノ（−１
りが構成されているため、ＩＩＬゲート１からの論理Ａ
だけで論理Ａの電流駆動と論理Ａの電流駆動を制御でき
る。

このため、配線削減ができ集積回路の性能向上価格低下
に有効である。

第２４図はリニア回路２が論理Ａの電流駆動と、・３２
　・論理への電流駆動と、論理Ａの電圧駆動を必要と。

している場合に有効な実施例である。第２４図の。

実施例はＩＩＬｌ路からＩＪ　ニア回路への配線を２本
削減出来るため、集積回路の性能向上、価格低。

下に大きな効果がある。

〔発明の効果〕

本発明によれば、ＩＩＬ回路からリニア回路へ。

の配線を削減できるので、ＩＩＬ回路からリニア回路へ
の配線が交流信号の場合は配線間容量によるクロストー
クを減少させることができる。また、ＩＩＬ回路からＩ
Ｊ　ニア回路への配線がモード信号（例えば、記録時ハ
イの信号等）の場合でも他の交流信号の配線からのクロ
ストークによる悪影響を改善することが出来、集積回路
の性能向上に大きな効果がある。

また、配線を削減し配線領域を小さくしたことにより、
集積回路のチップ面積を小さくすることが出来、歩留り
向上や低価格化に大きな効果がある。

【図面の簡単な説明】

第１〜１３図及び第１７〜２４図は本発明の実ｍ４例を
示す回路図、第１４　、１５図は従来方式を示す。回路図、第１６図は第１図及び第１４図の回路図を。ＩＣとした場合のレイアウト図である。　　　　。１・・・ＩＩＬゲート、２・・・リニア回路、３・・・リニア回路のインバータ、４・・・インターフェース部。・３５躬　１　η 躬　３図躬　５７第　６圀＋　ｒ−ｒ千「−””　　　ｎ　　、ｉ’ｆｌ、ｌ　　
　　　ｊｅＩｑ　　　　１１　’　　Ｑ＋　　　　　　Ｑｚｎ　　（ｔ、　　　Ｌ
、Ｉ　　　Ａｌ°パ′１１Ｉ　　　　Ｉ’　　　　　＋−ｅＩｓ３ｊ１　。１゜
　、Ｉ　　　　　　Ａ　　　　　　１θ・５４　’ １１゜＾１１ＪＥ＋　　ｌ　　　ｌ工１１　　　″′°ＩＬ！：
二二二一一　−７ご：：＝二二七−−−　　　　−Ｊに
−イ′ 躬　９　に肩１２国躬７４国躬　／６７馬１７膓筋１９国第２１国

Claims

【特許請求の範囲】１、リニア回路、ＩＩＬ回路及び、該ＩＩＬ回路から該
リニア回路へのインターフェース回路を混載した集積回
路において、該インターフェース回路の第１の電流源が
ＩＩＬ回路のコレクタと、エミッタが接地されたＮＰＮ
トランジスタのベースとに接続され、該ＮＰＮトランジ
スタのコレクタを該インターフェース回路の第２の電流
源に接続したことを特徴とする集積回路。２、特許請求の範囲第１項において、該インターフェー
ス回路の第１の電流源を該ＩＩＬゲートのコレクタと、
第１のトランジスタとに接続し、第１のトランジスタと
カレントミラー構成を持つ第２のトランジスタのコレク
タを第２の電流源に接続したことを特徴とする集積回路
。３、ＩＩＬ回路とリニア回路及び該ＩＩＬ回路から該リ
ニア回路へのインターフェース回路とを混載した集積回
路において、該インターフェースの電流源に複数個のト
ランジスタのコレクタとベースを接続し、各々のトラン
ジスタのエミッタが該ＩＩＬ回路に接続されたことを特
徴とする集積回路。