CS270203B2 - Connection for digital picture signal processing - Google Patents

Description

Zapojení pro zpracování číslicového obrazového signálu (57) Je tvořeno N—bitovým číslicovým generátorem (12) obrazového signálu» spojeným přes procesor (14) číslicového obrazového signálu s N signálními vstupy vstupního obvodu (3o) budicího číslicově analogového převodníku (2oR). jehož výstupní svorka (T2) je připojena к elektrodě řízení jasu obrazovky (25). Číslicově analogový převodník (2oR) obrazového signálu přijímá vstupní číslicově obrazové signály a poskytuje vysoko úrovňové výstupní analogové o— hrázové signály o velikosti vhodné pro přímé buzení elektrody řízení intenzity» například katody, televizní obrazovky (25).

í

CS 27о2оЗ B2

270 203 (11) (13) B2 (51) lni. Cl?

H o4 N 9/64

CS 27о2оЗ B2

Vynález »e týká zapojení pro zpracování číslicového obrazového signálu.

U tohoto zapojení se barevné obrazové signály po zpracování v číslicové, dvojkové formě přeměňují na analogovou formu číslicově—analogovými převodníky před přivedením na televizní obrazovku. Analogové barevné obrazové signály se přivádějí na televizní obrazovku přes analogové oddělovací zesilovač· a obrazové výstupní zesilovač· buzení televizní obrazovky, které poskytují obrazové výstupní signály na vysoké úrovni vhodné pro buzení elektrod řízení intenzity televizní obrazovky.

Je žádoucí vytvořit zapojení pro zpracování Číslicového obrazového signálu, u něhož jsou kombinovány funkce výstupního číslicově-analogového převodníku a budiče televizní obrazovky, čímž je eliminována potřeba analogového budicího zesilovacího stupně televizní obrazovky a je eliminováno mnoho problémů sdružených s analogovými budicími stupni televizní obrazovky.

Tohoto сПе Je dosaženo a dosavadní nevýhody jsou odstraněny zapojením pro zpracování číslicového obrazového signálu podle vynálezu, jehož podstatou Je, že je tvořeno N-bitovým číslicovým generátorem obrazového signálu· spojeným přes procesor číslicového obrazového signálu s N signálovými vstupy vstupního obvodu budicího číslicově-analogového převodníku, jehož výstupní svorka je připojena к elektrodě řízení Jasu obrazovky·

U výhodného provedení zapojení podle vynálezu budicí čísllcově-analogový převodník obsahuje soustavu vstupních proudových spínačů, spojených svými řídicími vstupy s řídicími výstupy vstupního obvodu, svými výkonovými vstupy se soustavou zdrojů konstantního stejnosměrného proudu a svými výkonovými výstupy se soustavou výstupních obvodů, jejichž první elektrody jsou navzájem propojeny· jejichž druhé elektrody Jsou spojeny navzájem a s výstupní svorkou, a jejichž třetí elektrody jsou jednotlivě připojeny к výstupům Jednotlivých vstupních proudových spínačů·

Výhodné přitom Je, jestliže výstupní obvody jsou vysokonapětové polem řízené tranzistory VMOS, přičemž jejich první elektroda je báze, druhá elektroda kolektor a třetí elektroda emltor.

U dalšího výhodného provedení zapojení podle vynálezu pak к výstupní svorce je připojen kolektor přídavného proudového zdroje. Jehož*emltor Je spojena výstupem operačního zesilovače. připojeného svým nelnvertujícím vstupem na středovou odbočku odporového děliče, tvořeného prvním rezistorem a druhým rezistorem, které jsou sériově zapojeny mezi vstupní svorkou a zemní svorkou, přičemž výstupní svorka je přes výstupní zatěžovací impedanci spojena s kladnou svorkou napájecího napětí·

Příklady provedení zapojení pro zpracování číslicového obrazového signálu podle vynálezu jsou zobrazeny na výkresech· na nichž zobrazuj· obr· 1 část barevného televizního přijímače obsahujícího budič - čísllcově-analogový převodník podle vynálezu, obr· 2a až 2c detaily částí budlče-pfevodníku znázorněného na obr· 1, obr. 3 uspořádání pro stabilizování výstupní stejnosměrné úrovně proudu budiče-převodníku podle obr. 1» obr· 4 uspořádání pro řízení kontrastů a řízení vyvážení bílé, sdružené s budlčem-převodníkem podle obr· 1 a obr. 5a a 5b volitelné výstupní obvody pro použití s budičem-přsvodníkem podle obr· 1·

Podle* obr» 1 se analogové barevné televizní obrazové signály ze zdroje !O mění na číslicovou, dvojkovou formu analogově-čísllcovým převodníkem 12· Číslicové signály z analogově-čísllcového převodníku *12 Jsou zpracovány procesorem 14 číslicového obrazového signálu obsahujícím obvody zpracování jasového a barvonosného signálu a obvod pro kombinování zpracovaných jasových a barvonosných signálů pro vytvoření několika výstupních signálů χ· g a b představujících barevný obraz. U tohoto příkladu provedení jsou signály jr, g a b přestavovány 8-bitovým číslicovým signálem v dvojkové formě (2° · · . 2⁷) a přikládají se na dvojkové vstupy číslicově analogových převodníků — budičů 2oR, 2oG a 2oB. Vysokoúrovňové analogové výstupní signály R, G а В z číslicově analogových převodníků - budičů 2oR, 2oB a 2oG Jsou přikládány přímo na katodové elektrody řízení intenzity barevné televizní obrazovky 25. Ježto číslicově analogové převodníky - budiče 2oR, 2oB a 2oG mejí podobnou konstrukci a funkci, bude podrobně popsána jen konstrukce a funkce číslicově analogového převodníku 2

CS 27о2оЗ B2 — budiče 2oR.

8-bitový (2° · · . 2?) číslicový signál £ se přikládá na vstup vstupního obvodu 3o obsahujícího oddělovače a posouvače úrovně. Vstupní obvod 3o a zahrnuté obvody jsou částí samotného číslicově analogového převodníku — budiče 2oR a vytvářejí logickou kompatibilitu posouváním logických úrovní číslicových signálů z procesoru 14 číslicového obrazového signálu s požadavky Jiných obvodů číslicově analogového převodníku - budiče 2oR.

Číslicové výstupní signály ze vstupního obvodu 3o se přikládají na řídicí vstupy elektronických proudových spínačů So až S7, které Jsou pro Jednoduchost znázorněny jako elektromechanické spínač·. Jejich vstupy Jsou připojeny к dvojkovým zdrojům Io až 17 váženého konstantního proudu. Každý proudový spínač So až S7 má první a druhý výstup. První výstupy Jsou společně připojeny к rezlstoru 32 přes svorku TI. Druhé výstupy Jsou připojeny ks zdrojové elektrodě příslušného vysokonapě&vého výstupního obvodu Qo až Q7. což Jsou s výhodou tranzistory typu MOS. případně zlepšená provedení VMOS FET.

Výstupní obvody Qo a Q7 odpovídají vertikálně konstruovaným, v kontrastu к bočné konstruovaným, polovodičovým prvkům, které Jsou spojeny paralelně a které mohou být snadno Io až 17 konstantního stejnosměrného proudu a vstupním obvodu 3o.

Výstupní obvody Qo až Q7. tvořené tranzistory typu VMOS. mejí sběrnou a zdrojovou e— lektrodu uspořádanou podél vertikální osy. a to v kontrastu к bočním prvkům, které mají řídicí . zdrojovou a sběrnou elektrodu na téže ploše.

Vertikální struktura výstupního prvku typu VMOS umožňuje výrobu těchto prvků s vysokým Jmenovitým průrazným napětím, dovolujícím prvkům, aby budily přímo vySokonapěÉovou katodovou elektrodu televizní obrazovky. Výstupní prvky typu VMOS FET mají s výhodou také navzájem Jednotné vysokonapěiové spínací charakteristiky se spínacími a rozpínacímí zpožděními v podstatě rovnými a nežádoucí spínací přechodové Jevy Jsou zde v podstatě odstraněny, zejména ve srovnání s vysokonapětovými spínacími charakteristikami bipolámích tranzistorů. Spínací a rozpínací doby výstupních prvků typu VMOS nejsou v podstatě dotčeny velikostí spínaného napětí, pročež Je možné buzení televizní obrazovky vysokým napětím. Navíc technologice VMOS snadno dovoluje výfobu nákladných integrovaných uspořádání prvků typu VMOS se společnou řídicí elektrodou a se společnou řídicí elektrodou a se společnou sběrnou elektrodou.

Řídicí elektrody výstupních tranzistorů, tvořících výstupní obvody Qo až Q7. Jsou společně připojeny ke zdroji referenčního potenciálu +V a výstupní sběrné elektrody výstupních tranzistorů, tvořících výstupní obvody Qo až Q7. jsou společně připojeny к výstupní zatěžovací impedanci 35. na níž se vytváří vysokoúrovňový analogový signál R, který se objevuje na výstupní svorce T2, Tak výstupní tranzistory, tvořící výstupní obvody Qo až Q7, jsou zapojeny v zapojení se společnou řídicí elektrodou Jako proudové zesilovače s Jednotkovým ziskem vzhledem к proudům přiváděným к příslušným zdrojovým elektrodám přes proudové spínače So až S7.

Proudy ze zdrojů lo až 17 konstantního stejnosměrného proudu jsou směřovány pomocí proudových .spínačů So až S7 buď ke svorce TI a rezlstoru 32 nebo к výstupním obvodům Qo až Q7 podle polohy proudových spínačů So až S7, Jak Je určeno logickým stavem dvojkových výstupních signálů .(2° . . · 2⁷) ze vstupního obvodu 3o. Analogové napětí buzení katody televizní obrazovky se objevuje na výstupní svorce T2 Jako funkce hodnoty výstupní zatěžovací impedance 35 a velikosti kombinovaných proudů sběrných elektrod výstupních tranzistorů. tvořících výstupní obvody Qo aŽ Q7, jak tečou ve výstupní zatěžovací impedanci 35. Vhodné dolnopropustní filtrování signálu vyvolaného na výstupní svorce T2 se dosahuje výstupní zatěžovací impedancí 35 a kapacitou sdruženou s katodou televizní obrazovky 25.

Napětí vyvolané na rezlstoru 32 u svorky TI odpovídá doplňkové fázované verzi napětí budicího katodu, vyvolaného na výstupní zatěžovací impedanci 35, a může být užitečné u některých zapojení, kde například je žádoucí monitorovat budicí napětí katody v bodě nízkého napětí nebo kde se zamýšlí použít doplňkový signál pro účely zpracování signálu, tak Jako například i

CS 27о2оЗ B2 ve spojení s vysokofrekvenčním kompenzačním obvodem. U tohoto zapojení se části obrazového výstupního signálu vytvořeného na výstupní svorce T2 kombinuje s doplňkovým signálem vyvolaným na odporu 32 pro vytvoření výsledného vysokofrekvenčního signálu představujícího vysokofrekvenční složky, které mohou být ve výstupním budicím obrazovém signálu katody zeslabené vlivem účinků parazitní kapacity výstupního obvodu. Výsledný signál se přikládá na vstup budicího stupně pro kompenzací vysokofrekvenčního zeslabení, které se mohou projevit ve výstupním obrazovém signálu.

Popsané uspořádání vysokonapětového převodnOcu-budiče Je s výhodou schopné budit katodovou elektrodu televizní obrazovky přímo bez potřeby přídavných zesilovacích stupňů za stupněm převodník-budlč a Je schopné výroby Jako integrovaný obvod. Navíc popsané uspořádání budiče в výhodou nevykazuje mnoho z problémů sdružených a analogovými budicími stupni televizní obrazovky. Například analogové budicí stupně televizní obrazovky mohou vykazovat neline arity, pokud nejsou kompenzovány zpětnou vazbou sdruženou s budičem televizní obrazovky. Ale použití zpětné vazby může mít za následek problémy se stabilitou* zejména u širokopásmového budicího stupně. Analogové budicí stupně mohou též vykazovat nestejné doby náběhu a doby doběhu rozkmitu amplitudy signálu a mohou vykazovat problémy s rychlostí otáčení v podmínkách velkých signálů, pokud nejsou kompenzovány zpětnou vazbou.

Obr. 2 znázorňuje blpolámí verzi Jednoho z proudových spínačů So až S7, například proudového spínače S7, na obr. 1. Blpolámí proudový spínač S7 obsahuje první tranzistor 4o a druhý tranzistor 41 typu NPN v zapojení se společným emitorem a s diferenciálním vstupem. Opačně fázované signály z výstupu vstupního obvodu Зо. sdružené a odvozené od dvojkového informačního bitu 2 , budí bázové elektrody prvního tranzistoru 4o a druhého tranzistoru 41 typu NPN, takže kolektorové výstupní proudy prvního tranzistoru, 4o a druhého tranzistoru 41 typu NPN se liší navzájem opačným fázováním. Proudy vedené prvním tranzistorem 4o a druhým tranzistorem 41 typu NPN Jseu dodávány zdrojem 17 konstantního proudu. Kolektorový výstupní proud prvního tranzistoru 4o typu NPN Je veden ke vstupní zdrojové elektrodě tranzistoru, tvořícího výstupní obvod Q7 na obr. 1 a kolektorový výstupní proud druhého tranzistoru 41 typu NPN Je veden ke svorce TI а к rezistoru 32 na obr. 1.

Obr. 2b ukazuje verzi s tranzistory typu MOS FET Jednoho z proudových spínačů So až S7, například proudového spínače S7. na obr· 1· Proudový spínač S7 má první tranzistor 42 typu MOS a druhý tranzistor 43 typu MOS v zapojení se společnou zdrojovou elektrodou, které dostávají pracovní proud ze zdroje 17 konstantního proudu a obstarávají Jednostranné buzení spínacím signálem přiloženým na řídicí elektrodu druhého tranzistoru 43 typu MOS· Spínací signál se odvozuje od výstupního signálu s 2 dvojkovými informačními bity ze vstupního obvodu 3o, Výstupní proudy řídicí elektrody prvního tranzistoru 42 a druhého tranzistoru 43 typu MOS se přivádějí na vstupní zdrojovou elektrodu výstupního tranzistoru* tvořícího výstupní obvod Q7 na obr. 1 a na svorku TI a rezistor 32 na obr· 1· Co se týče uspořádání podle obr. 2b, Je rezistor 32 zapojen mezi svorkou TI a bod s kladným potenciálem.

Obr, 2c znázorňuje vhodné uspořádání dvojkových vážených proudových zdrojů lo až 17 na obr. 1·. Každý proudový zdroj. lo až 17 obsahuje tranzistor typu NPN, Jako například tranzistor 5o pro proudový zdroj 17 s kolektorovým výstupem připojeným к sdruženém proudovému spínači o s emHorovou elektrodou připojenou к dvojkovému příčkovému článku s váženým odporem R/2R. Proudové zdroje lo aŽ 17 mohou být řízeny ziskem v odezvu na napětí GC řízení zisku přiložené přes zesilovač 52 na bázi každého tranzistoru 5o typu NPN proudového zdroje lo až 17 . V důsledku tohoto zisku číallcově-analogového převodníku - budiče 2oU. 2oG a 2oR z obr. 1 může se měnit jako funkce velikosti napětí GC řízení zisku, které může například představovat řídicí napětí kontrastu odvozovaného řízeními kontrastu ovládaným divákem.

Na obr. 3 je zakreslen výstupní stejnosměrný stabilizační obvod použitý v kombinaci se stupněm převodník — budič obsahujícím výstupní obvody Qo až Q7 z obr. 1, u něhož prvky společné obr, 1 a obr. 3 Jsou vyznačeny stejnou vztahovou značkou. Stejnosměrný stabilizační obvod kompenzuje změny pracovního napájecího napětí ze zdroje B+ a zvlnění vertikálního kmitočtu ve zdroji- B+, mezi jinými zdroji změn B+* a eliminuje potřebu stabilizovaného pracovního

CS 27o2o3 Σ32 napájecího napětí E+.

Stejnosměrný stabilizační obvod obsahuje opérační transkonduktační zesilovač 62, který je klíčován pro vedení během každého horizontálního obrazového zatemňovacího intervalu v odezvu na vzorkovací impuls SP, který zahrnuje například zadní prodlevu každého horizontálního zatemňovacího intervalu· Když je klíčován pro vedení vzorkovacím impulsem SP, operační trans— i konduktační zesilovač 62 porovná vstupní napětí ze zdroje 65 referenčního napětí se vstupním

Claims (4)

1. Stejnosměrný stabilizační obvod obsahuje opérační transkonduktační zesilovač 62, který je klíčován pro vedení během každého horizontálního obrazového zatemňovacího intervalu v odezvu na vzorkovací impuls SP, který zahrnuje například zadní prodlevu každého horizontálního zatemňovacího intervalu· Když je klíčován pro vedení vzorkovacím impulsem SP, operační trans— i konduktační zesilovač 62 porovná vstupní napětí ze zdroje 65 referenčního napětí se vstupním : napětím vyvedeným z uzlu děliče napětí tvořeného rezistory 6o a 61· Rezistory 6o a 61 jsou l připojeny к dráze katodového signálu televizní obrazovky а к výstupní zátěž ovací impedanci 35 i budiče, takže napětí vytvářené na uzlu rezistorů 6o a 61 jo vztaženo na velikost výstupní stoj— | nosměrné úrovně budicího stupně během horizontálních zatemňovacích intervalů, když není pří— | tomna modulace obrazovým signálem· Chybový signál vztažený na rozdíl velikosti mezi vstupy | operačního transkonduktačního zesilovače 62 jo ukládán v kondenzátoru 68 a přikládán na řídi• * cí vstup vysokonapětového řídicího tranzistoru· tvořícího přídavný proudový zdroj Q8 typu VMOS , tak, že proud ve výstupní zatěžovací impedanci 35 je nucen se měnit ve smyslu redukování rozdílu mezi úrovněmi vstupních napětí operačního transkonduktačního zesilovače 62 na minimum a tím stabilizování horizontální zatemňovací úrovně a stejnosměrné úrovně na výstupní svorce T2· Tak zpětnovazebním působením stabilizační obvod obsahující operační transkonduktační zesilovač 62 a vysokonapětový řídicí tranzistor typu VMOS, tvořící přídavný proudový zdroj Q8> udržuje vstupní napětí operačního transkonduktačního zesilovače 62 v podstatě na stejných úrovních, což odpovídá požadované konstahtní klidové stejnosměrné úrovni na výstupní svorce T2·

   Rezistor 61 děliče napětí může být podle volby nastavitelný, jak je znázorněno, aby tvořil prostředek pro ruční nastavení stejnosměrného predpŠtí pro katodu televizní obrazovky 25· vytvářeného na výstupní svorce T2· Tak nastavení rezistoru 61 může vytvořit požadovanou úroveň předpětí katody televizní obrazovky 25 působením zpětnovazebního stejnosměrného stabilizačního obvodu·

   Řízení kontrastu obrazu a řízení vyvážení bílé jsou dosahovány» jak znázorněno uspořádáním podle obr· 4, vzhledem ke každému číslicově analogovému převodníku - budiči 2oR · 2oG a 2oB· Pro každý budicí stupeň odpovídají vstupy +VR a —VR vstupům sdruženým s příslušnými obvody proudových zdrojů, jak je znázorněno a prodiskutováno ve vztahu к obr· 2c· Divákem nastavitelný potenciometr 71 řízení kontrastu poskytuje nanalogové řídicí napětí CC kontrastu na jeho bSŽci· Řídicí napětí CC kontrastu je přiloženo prostřednictvím oddělovacího zesilovače 7o na vstup + VR proudového zdroje každého číslicově analogového převodníku — budiče 2oR· 2oG, 2oB přes * nastavitelný rezistor 72a» 72b a 72c· Nastavitelné rezistory 72a· 72b a 72c slouží jako manuální řízení vyvážení bílé pro oddělené nastavování signálových zisků číslicově analogových převodníků - budičů 2oR· 2oG a 2oB během seřizování systému, takže televizní obrazovka správně reprodukuje zobrazení bílého obrazu v odezvu na obrazový signál představující vstupní bílý obraz· Tak zisk každého číslicově analogového převodníku - budiče 2oR· 2oG a 2oB může být měněn v analogovém formátu ve shodě s nastavením potenciometru 71 řízení kontrastu a příslušných na• stavitelných rezistoru 72 a, 72b a 72c řízením vodivosti zdrojů io až 17 konstantního stejnosměrného proudu pro každý budicí stupeň, jak Je znázorněno na obr· 2c·

   Tento způsob analogového řízení zisku u číslicového systému pro zpracování obrazového signálu má výhodu. Že nepotřebuje Jeden nebo více přídavných číslicových informačních bitů, například spíše 9 než β bitů» pro umístění přídavného dynamického rozsahu potřebného pro řízení kontrastu a řízení vyvážení bílé·

   Tak popsaný mechanismus řízení zisku spoří číslicové informační bity a vyhýbá se zbytečnému zvětšování rozměrů a složitosti obvodu číslicového zpracování·

   Obr· 5a a obr· 5b ukazují obvody výstupního oddělovacího zesilovače, dovolující zlepšenou vysokofrekvenční odezvu pro budicí stupeň· Speciálně zobrazené oddělovací obvody umožňují zvýšení hodnoty zatěžovací impedance budicího stupně· což je výstupní zatŠŽovací impedance 35 na obr· 1, bez přílišné ztráty odezvy vysokofrekvenčního signálu·

   CS 27о2оЗ B2

   Na obr. 5a je připojen tranzistor 80 typu NPN a tranzistor 81 typu PNP jako doplňkový stupeň a emítorovým sledovačem a bázovými vstupy připojenými к výstupní svorce T2 budicístupně а в emitorovými výstupy připojenými ke katodě televizní obrazovky. Obr. 5b znázorňuje výstupní oddělovač typu a aktivní zátěží, obsahující tranzistor 85 typu NPN a diodu 86, uspořádané, jak je znázorněno. Doplňkový sledovací stupeň podle obr·· 5a Jo výhodný, ježto má souměrnou frekvenční charakteristiku.

   P Ř E D M Ž T VYNÁLEZU

   1, · ·

   Zapojení pro zpracování číslicového obrazového signálu, vyznačující se tím, že je tvořeno N-bitovým číslicovým generátorem (12) obrazového signálu, spojeným přes procesor (14) číslicového obrazového signálu s N signálními vstupy vstupního obvodu (3o) budicího číslicově ana- ^A logového převodníku (2oR), jehož výstupní svorka (T2) je připojena к elektrodě řízení jasu obrazovky (25).
2. 2.

   Zapojení podle bodu 1, vyznačující se tím, že budicí číslicově analogový převodník (2oR) obsahuje soustavu vstupních proudových spínačů (So až S7), spojených svými řídicími vstupy s řídicími výstupy vstupního obvodu (3o), svými výkonovými vstupy se soustavou zdrojů (lo až 17) konstantního stejnosměrného proudu a svými výkonovými výstupy se soustavou výstupních obvodů (Qo až Q7), jejichž první elektrody Jsou navzájem propojeny, jejichž druhé elektrody jsou spojeny navzájem a s výstupní svorkou (T2) a Jejichž třetí Jsou Jednotlivě připojeny к výstupům Jednotlivých vstupních proudových spínačů (So až S7),
3. 3.

   Zapojení podle bodu 2, vyznačující se tím, že výstupní obvody (Qo až Q7) jsou vysokonapětové polem řízené tranzistory VMOS, přičemž jejich první elektroda je báze, druhá elektroda kolektor a třetí elektroda emltor,
4. 4.

   Zapojení podle bodu 1, vyznačující se tím, že к výstupní svorce (T2) je připojen kolektor přídavného proudového zdroje (Q8), jehož emltor Je spojen s výstupem operačního zesilovače (62), připojeného svým neinvertujícím vstupem na středovou odbočku odporového děliče, tvořeného prvním režie torem (бо) a druhým rezlstorem (61), které jsou sériově zapojeny mezi výstupní svorkou (T2) a zemní svorkou, přičemž výstupní svorka (T2) Je přes výstupní zatěžovací impedanci (35) spojena s kladnou svorkou (ВТ) napájecího napětí,