JPH11164174A

JPH11164174A - ガンマ補正回路

Info

Publication number: JPH11164174A
Application number: JP32425397A
Authority: JP
Inventors: Yasuaki Muto; 泰明武藤
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-11-26
Filing date: 1997-11-26
Publication date: 1999-06-18

Abstract

(57)【要約】【課題】液晶等の非線形性を補正するガンマ補正回路
に関して、いくつかの調整電圧の設定のみで任意に補正
波形が合成可能で、かつ映像信号の帯域が少なくとも１
５０ＭＨｚ以上持ち、さらに簡単な構成で実現できる回
路が必要とされていた。【解決手段】補正波形発生手段１aは、差動増幅器３
１aおよび３２aを２段接続し、３１aに入力される調整
電圧Ｖsaで映像信号のスライスレベルを設定し、３２a
に入力される調整電圧Ｖgaで映像信号のゲインが調整さ
れ、複数個の補正波形発生手段(１a〜１n)からの出力が
加算手段３３により合成され、折れ線近似の任意の補正
波形が出力される。また、３１aおよび３２aをトランジ
スタによる差動対で構成し、３１aをベース接地型増幅
器とし、その出力電流を３２aで分流することにより、
３１aの出力電流i２aの一部がそのまま出力電流iの一部
となる回路構成により広帯域化が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶等の非線形素
子を用いかつ高周波映像信号を入力可能な表示ディスプ
レイに対して、その階調を補正する場合に使用されるガ
ンマ補正回路に関する。

【０００２】

【従来の技術】従来、この種のガンマ補正回路として、
たとえば、特開平５−３０３９０号公報(以下、引用例
１という)、および特願平２−１４３１５８号公報(以
下、引用例２という)にそれぞれ開示された技術があ
る。

【０００３】(１) 前者の引用例１に開示されているガ
ンマ補正回路の構成を図２０に示す。

【０００４】このガンマ補正回路は、３つのエミッタフ
ォロア形式のスライス回路２００a，２００b，２００c
と、１つのスライスなし回路２００dとを備えている。

【０００５】各スライス回路２００a〜２００cの構成は
基本的に同じであるから、ここでは左端のスライス回路
２００aの構成についてさらに説明する。

【０００６】このスライス回路２００aは、ＰＮＰ型の
一対のトランジスタ２０１a，２０２aとエミッタ抵抗２
０３aとからなり、一対のトランジスタ２０１a，２０２
aは、エミッタ同士、コレクタ同士が互いに接続され、
一方のトランジスタ２０１aのベースに入力される映像
信号Ｖiと、他方のトランジスタ２０２aのベースに入力
される基準電圧Ｖref₁との電位差によって、いずれか一
方がＯＮ状態する構成となっている。

【０００７】また、スライスなし回路２００dは、ＰＮ
Ｐ型のトランジスタ２０１dと、抵抗２０３dとからな
り、トランジスタ２０１dは常にＯＮ状態であるため、
そのエミッタにはスライスされな入力信号と同じ波形の
信号が出力される。

【０００８】なお、２０４a〜２０４dは信号合成用の抵
抗、２０５はコレクタ抵抗、２０７はエミッタ抵抗であ
る。

【０００９】上記構成において、いま、入力される映像
信号Ｖiが基準電圧Ｖref₁よりもレベルが高いときに
は、エミッタ抵抗２０３aには映像信号は出力されない
が、映像信号Ｖiの電圧が基準電圧Ｖref₁よりも低くな
ると、一方のトランジスタ２０１aがＯＮして映像信号
Ｖiが出力される。

【００１０】このように、各スライス回路２００a，２
００b，２００cに与える基準電圧Ｖref₁〜Ｖref₃によっ
て、映像信号Ｖiがそれぞれ異なるレベルでスライスさ
れた黒側(低輝度側)のみを出力する波形を作成する。

【００１１】また、スライスなし回路２００dのトラン
ジスタ２０１dは、常にＯＮ状態であるため、そのエミ
ッタには入力信号と同じ波形の信号が出力される。

【００１２】そして、各スライス回路２００a，２００
b，２００cおよびスライスなし回路２００dからの各出
力信号を抵抗２０４a〜２０４dによって合成し、ベース
接地型の増幅器であるトランジスタ２０６のエミッタへ
入力することにより、このトランジスタ２０６のコレク
タからは、図２１に示すような入出力特性が得られるよ
うになっている。

【００１３】(２) 後者の引用例２に開示されているガ
ンマ補正回路の構成を図２２に示す。

【００１４】このガンマ補正回路においては、２つのエ
ミッタフォロア形式のスライス回路２１０a，２１０b
と、差動増幅器２３０とを備えている。なお、２１４，
２１９は定電流源、２１５と２２２、２２０と２２１、
２２７と２２８は、それぞれカレントミラー回路用のト
ランジスタである。

【００１５】入力端子ＩＮから入力される映像信号Ｖi
の電圧が一方のスライス回路２１０aの基準電圧Ｖref₁
よりも高くなると、トランジスタ２１２がＯＮし、その
電位差に見合った電流が抵抗２１３に流れる。この電流
はカレントミラー回路２１５、２２２を通して差動増幅
器２３０を構成する抵抗２２３，２２４およびトランジ
スタ２２５，２２６に分配して流れる。

【００１６】ここで、差動増幅器２３０において、抵抗
２２３およびトランジスタ２２５からなる系と、抵抗２
２４およびトランジスタ２２６からなる系とに流れる電
流比は、Ｖref₃が一定値であったとすると、コントロー
ル電圧Ｖcによって決定される。

【００１７】カレントミラー回路２２７，２２８へ流れ
る電流は同じになるため、コントロール電圧Ｖcの値に
よって抵抗２２９へ電流を流し込んだり引き抜いたりし
て、もとの信号電圧に加減算することが可能となる。

【００１８】同様に、入力信号電圧が他方のスライス回
路２１０bの基準電圧Ｖref₂と比較して高くなると、ト
ランジスタ２１７がＯＮし、その電位差に見合った電流
が抵抗２１８に流れ、カレントミラー回路２２０，２２
１を通して同じ電流が差動増幅器２３０の抵抗２２３，
２２４およびトランジスタ２２５，２２６に分配して流
れる。

【００１９】このように、コントロール電圧Ｖcの値を
調整することで、トランジスタ２２１を流れる電流を抵
抗２２９へ流し込んだり、引き抜いたりすることができ
る。そのため、図２３に示すように、映像信号のスライ
スした波形をコントロール電圧Ｖcを調整することで折
れ線近似波形の折れ線毎のゲイン調整をすることが可能
となり、リニアな入出力特性だけでなく、連続的に振幅
調整可能な波形が得られる。

【００２０】

【発明が解決しようとする課題】しかしながら、引用例
１，２に開示されている従来技術は、それぞれ次の問題
がある。

【００２１】(１) 引用例１のものでは、各抵抗２０４
a〜２０４dと抵抗２０５の比によって各スライス回路２
００a〜２００cおよびスライスなし回路２００dからの
出力電流の振幅を設定することが可能であるが、一旦、
各抵抗２０４a〜２０４d，２０５の値を設定してしまう
と、図２５に示す入出力特性のグラフは固定されたもの
となり、たとえば、ＣＰＵからのＤＣ電圧によって任意
に振幅を調整するといったことができない。

【００２２】このことは、ガンマ補正回路の入出力特性
を任意に調整することができず、映像表示デバイスやそ
れを用いたシステムのガンマ特性のばらつきに対応した
調整を行ったり、映像ソースに従って階調を変化させ
て、それぞれの映像に対して最適な画質を提供すること
ができないという問題点がある。

【００２３】また、各スライス回路２００a〜２００c
は、エミッタフォロア形式であるため、これらのスライ
ス回路２００a〜２００cの出力は、各トランジスタ２０
１a〜２０１cがＯＦＦしていてもベース・エミッタ間容
量のために高周波成分がエミッタに漏れ込み、周波数特
性を劣化する要因となってしまうという問題点を有して
いた。

【００２４】(２) 引用例２のものでは、図２３に示し
たように、コントロール電圧Ｖcによって折れ線毎の振
幅調整が可能であるものの、入出力特性がリニアな状態
では抵抗２２９に電流が流れないため、周波数特性を伸
ばすことができないという問題点を有していた。

【００２５】

【課題を解決するための手段】本発明、上記課題を解決
するためになされたもので、トランジスタによる差動対
を２段接続し、一方をベース接地型の増幅回路兼スライ
ス回路として用い、もう一方を電流比をコントロールす
るゲイン調整回路として用いることにより、広帯域でか
つ折れ線近似方式による任意なガンマ補正回路の入出力
特性をインピーダンス変換のない簡単な回路で実現でき
るようにしたことを特徴とするものである。

【００２６】また、本発明は、ＮＰＮトランジスタの差
動対によってコレクタから出力を取り出す白側のスライ
ス回路と、ＰＮＰトランジスタの差動対によってコレク
タから出力を取り出す黒側のスライス回路とを併設する
ことにより、トランジスタのＯＦＦ時に高周波成分の漏
れ込みを抑え、良好な周波数特性を実現できるようにし
たことを特徴とするものである。

【００２７】また、本発明は、白側のスライス回路と黒
側のスライス回路の入力信号のレベルを変化させること
で、供給電源の数を減少させ、より低い電源電圧で回路
を構成するとが可能となるとともに、両スライス回路か
ら出力される波形のスライス電圧を最も低インピーダン
スなグランドレベルにすることにより、ＤＣ成分の変動
の小さなスライス回路を作成することが可能となること
を特徴とするものである。

【００２８】また、本発明は、白側のスライス回路と黒
側のスライス回路からの出力波形の重複がないように、
つまりスライスレベルが一致するように、白側のスライ
ス回路のうちの少なくとも一つの調整電圧と、黒側のス
ライス回路のうちの少なくとも一つの調整電圧とを互い
に連動させ、各回路のゲイン調整を独立させることがで
きるようにしたことを特徴とするものである。

【００２９】

【発明の実施の形態】(実施の形態１)本発明の実施の形
態１について図１〜図６を用いて説明する。

【００３０】図１は本発明の実施の形態１に係るガンマ
補正回路の概略構成を示すブロック図、図２はその具体
的な構成を示す回路図である。

【００３１】このガンマ補正回路は、複数の補正波形作
成回路１a〜１nを並列配置して構成されている。

【００３２】各補正波形作成回路１a〜１nの構成は、共
に同じであるから、ここでは説明を簡単にするために、
図中の一番上側にある補正波形作成回路１aについて、
以下さらに詳述する。

【００３３】この補正波形作成回路１aは、ベース接地
型の増幅回路兼スライス回路としての第１差動増幅器３
１、電流比を制御するゲイン調整用の第２差動増幅器３
２、および電流加算手段としての抵抗１４を備える。

【００３４】そして、この抵抗１４に流れる電流iは、
それぞれの補正波形作成回路１a〜１nから出力される各
々の電流を合成したものとなる。

【００３５】上記の第１差動増幅器３１は、図２に示す
ように、一対のＮＰＮ型のトランジスタ４，６、その左
右の一対のＰＮＰ型のエミッタフォロア用のトランジス
タ２，１２によって構成されている。

【００３６】各トランジスタ２，１２は、差動対となる
両トランジスタ４，６の温度補償用として挿入されたも
ので、温度が上昇したときにベース・エミッタ間電圧が
小さくなって抵抗５，７，８への余分な電流増加を抑制
している。また、抵抗８は、定電流源でもよいが、周波
数特性を考えると容量成分のない抵抗とするのが望まし
い。

【００３７】一方、第２の差動増幅器３２は、一対のＮ
ＰＮ型のトランジスタ９，１０、および抵抗１１，１
４，１５，１６によって構成されている。

【００３８】次に、上記の第１差動増幅器３１の作用に
ついて、さらに図３および図４を用いて詳述する。な
お、図３では、理解を容易にするために、エミッタフォ
ロア用のトランジスタ２，１２を除いて、必要部分のみ
を取り出して示している。

【００３９】図３の構成において、入力された映像信号
Ｖiは、一方のトランジスタ４に、また、他方のトラン
ジスタ６には、映像信号Ｖiのスライスレベルを決定す
る直流のスライスレベル調整電圧Ｖsがそれぞれ印加さ
れる。

【００４０】これらの各トランジスタ４，６に入力され
た電圧Ｖi，Ｖsに相当する各電流i₁，i₂は、それぞれ抵
抗５，７を通して流れ、さらにその合成電流i₅(＝i₁＋i
₂)が抵抗８を介して流れる。

【００４１】ここで、Ｖsに比較してＶiが大きい場合、
あるいは一方の抵抗５の抵抗値が他方の抵抗７のそれよ
り小さい場合は、i₁が大きくなりi₂は小さくなる。逆
に、Ｖsに比較してＶiが小さい場合、あるいは一方の抵
抗５の抵抗値が他方の抵抗７のそれよりも大きい場合
は、i₂が大きくなりi₁は小さくなる。

【００４２】図４は、第１差動増幅器３１に対して、水
平同期信号に同期したランプ波形をもつ映像信号Ｖiを
入力した場合に、その入力に対する出力電圧Ｖoの関係
を示す波形図である。なお、図中の矢印は、i₁，i₂の増
加方向をそれぞれ示しており、したがってi₁は上に行く
ほど電流が増加し、逆にi₂は下に行くほど電流が増加す
る。

【００４３】ここで、正の電源電圧をＶ₁、抵抗１７の
値をＲ₁₇とすると、 i₅＝i₁＋i₂ (１) Ｖo＝Ｖ₁−i₂・Ｒ₁₇ (２) となるため、出力電圧Ｖoはi₁と同相、i₂とは逆相の波
形となり、また、i₁はＶiと同相であるから、ＶiとＶo
は同相の波形となる。よって、この第１差動増幅器３１
は非反転の増幅回路であることが分かる。

【００４４】ここで、映像信号Ｖiがスライスレベル調
整電圧Ｖsよりも高いとき(つまり、輝度レベルが高い信
号の場合)、i₁が大きくなり、i₂は小さくなる。このと
き、映像信号の高輝度側(以下、白側という)の部分を入
力すると、トランジスタ６がＯＦＦし、i₁＝i₅となるた
め、出力電圧Ｖ₀は、図４(a)に示す波形のように白側を
スライスした形状となる。

【００４５】次に、映像信号Ｖiがスライスレベル調整
電圧Ｖsと同等程度の電圧であった場合、トランジスタ
４，６は、常に両方ともＯＮ状態にあるため、出力電圧
Ｖ₀は、図４(b)に示す波形のように、もとの入力される
映像信号Ｖiの波形をそのまま維持した形状となる。

【００４６】さらに、映像信号Ｖiが低下してスライス
レベル調整電圧Ｖsよりも十分に小さくなって場合(つま
り、輝度レベルが低い信号の場合)、今度はトランジス
タ４がＯＦＦし、i₂＝i₅となるため、出力電圧Ｖ₀は、
図４(c)に示す波形のように、低輝度側(以下、黒側とい
う)をスライスした形状となる。

【００４７】よって、この第１差動増幅器３１は、スラ
イスレベル調整電圧Ｖsの値を適宜設定することによっ
て、映像信号Ｖi入力に対して、白側をスライスして黒
側のみを取り出したり、あるいは逆に、黒側をスライス
して白側のみを取り出したりすることができる。つま
り、この第１差動増幅器３１は、単なる差動増幅作用だ
けでなく、スライス回路としても作用していることが理
解される。

【００４８】しかし、図３の回路だけでは、ゲイン調整
を行うためには、抵抗７，１７の値を変化させる必要が
ある。そこで、この実施形態では、第１差動増幅器３１
に加えて、ゲイン調整用の第２差動増幅器３２を設けて
いる。

【００４９】次に、この第２差動増幅器３２について詳
述する。

【００５０】図２において、第２差動増幅器３２を構成
するＮＰＮトランジスタ９，１０のエミッタは、互いに
接続されて差動対をなし、その両エミッタがトランジス
タ６のコレクタに接続されている。さらに両トランジス
タ９，１０のベースは抵抗１１を介して互いに接続され
ており、一方のトランジスタ９のベースには抵抗１５，
１６で分圧された電圧Ｖrが、他方のトランジスタ１０
のベースにはゲイン調整電圧Ｖgが与えられている。

【００５１】このような回路構成にすると、ＶrとＶgの
電位は、抵抗１１により互いに連動するため、上述した
トランジスタ４，６のようにスライス回路とならずに、
ＶrとＶgの微妙な電位差により、トランジスタ６を流れ
る電流i₂がその入力信号Ｖiの電圧値によらず、同じ比
率で一方のトランジスタ９を流れるi₃と他方のトランジ
スタ１０を流れるi₄とに分流される。そして、電流i₄を
電圧に変換する抵抗１４によって出力Ｖoは正相となる
ため、その出力波形はゲイン調整電圧Ｖgに応じて図５
に示すように変化する。

【００５２】すなわち、図５は、図４(b)に示したよう
に、電流波形をスライスしないようにスライスレベル調
整電圧Ｖsが予め設定されている場合について説明して
いる。

【００５３】まず、ＶrがＶgに比べて十分に大きい場合
(Ｖr＞＞Ｖg)、トランジスタ１０がＯＦＦし、i₄＝０と
なるため、出力電圧Ｖoは、図５(a)に示すような出力波
形となり、電源電圧Ｖ₁そのものとなる。

【００５４】次に、ＶrとＶgが略同じ電圧であった場合
(Ｖr≒Ｖg)、i₃＝i₄となるため、出力電圧Ｖoは、図５
(b)に示すような出力波形になる。

【００５５】さらに、ＶgがＶrよりも十分に大きい場合
(Ｖr＜＜Ｖg)、今度はトランジスタ９がＯＦＦし、i₂が
全てi₄となるため、出力電圧Ｖ₀は、図５(c)に示すよう
に出力振幅が最大の波形となる。

【００５６】図５から分かるように、この第２差動増幅
器３２のゲイン調整電圧Ｖgの電圧値を変えることで出
力電圧Ｖ₀が同図(a)〜(c)に示したように変化する、つ
まり任意のゲイン調整が可能となる。

【００５７】ここで、図１および図２において、第２差
動増幅器３２から第１差動増幅器３１から流れ出す電流
i₂には、第２差動増幅器３２に流れ込む電流i₄が含まれ
ているため、加算手段としての抵抗１４から流れ出す電
流iが各々の補正波形作成回路１a〜１nにおける第１差
動増幅器３１の出力電流i₂の一部になることが分かる。
この構成が請求項１に対応している。

【００５８】実際の液晶のガンマ補正回路の入出力特性
は、低階調領域が急峻で中間調が緩やかになり、高階調
でもう一度急峻な特性を示す。このようなガンマ特性曲
線を任意に実現するためには、図６のような構成とすれ
ばよい。ただし、図６では、n＝５の場合を示してい
る。

【００５９】すなわち、補正波形作成回路１a〜１eごと
に、そのスライスレベル調整電圧Ｖs(Ｖsa〜Ｖse)、お
よびゲイン調整電圧Ｖg(Ｖga〜Ｖge)の値をそれぞれ適
切に設定するることによって、たとえば、上二段の補正
波形作成回路１a，１bは入力映像信号Ｖiの白側をスラ
イスするように、中段の補正波形作成回路１cはスライ
スをしないように、下二段の補正波形作成回路１d，１e
は入力映像信号Ｖiの黒側をスライスするようにそれぞ
れ設定すれば、結果的に合成されたガンマ補正波形は、
４つの折れ点(Ａ，Ｂ，Ｄ，Ｅ)を持つ折れ線近似の曲線
になる。

【００６０】これにより、映像表示デバイスやそれを用
いたシステムのガンマ特性のばらつきに対応した調整を
行ったり、映像ソースに従って階調を変化させ、それぞ
れの映像に対し最適な画質を提供することが可能とな
る。

【００６１】また、ベース接地型の増幅回路を用い、か
つ各基本ブロック内での二つの増幅器間の入出力波形の
受け渡しを電流で行い、インピーダンス変換のない低イ
ンピーダンス回路を実現することにより、周波数特性を
高く伸ばすことができる。

【００６２】なお、この実施の形態１において、各トラ
ンジスタ２，４，６，９，１０は、ＰＮＰ型をＮＰＮ型
に、ＮＰＮ型をＰＮＰ型にそれぞれ変更するとともに、
正電源＋Ｖ₁と負電源−Ｖ₁を逆転させても同様の波形を
得ることが可能である。

【００６３】また、第１差動増幅器３１を構成する抵抗
５，７は、どちらか一方を省略、あるいは、両者を共に
省略することもできる。例えば、抵抗５，７を共に省略
した場合には、差動対のトランジスタ４，６の内部抵抗
が抵抗５，７の代わりをするため、ゲインが高く線形動
作領域の小さい回路ができる。

【００６４】(実施の形態２)本発明の実施の形態２につ
いて、図７〜図１２を参照して説明する。

【００６５】この実施の形態２の回路構成を説明する前
に、まず、上記の実施の形態１の構成をそのまま採用し
た場合における不備な点について、図７〜図９に基づい
て説明する。

【００６６】いま、図３に示した第１差動増幅器３１の
周波数特性、特に、差動対となるトランジスタ４，６の
いずれか一方がＯＦＦしたときの周波数特性について、
図７を参照して説明する。

【００６７】まず、図７(b)に示すように、他方側のト
ランジスタ６がＯＦＦしたときには、映像信号Ｖiが入
力されると、抵抗５，８を通って高周波電流が流れるた
め、各抵抗５，７，８の共通接続点Ｘの電圧Ｖ₃に影響
を与え、その電圧Ｖ₃が他方側のトランジスタ６のコレ
クタ・エミッタ間容量Ｃceおよび抵抗７を通って高周波
電流が流れるため、高周波成分の信号が若干出力Ｖoに
漏れ込んでしまう。

【００６８】また、図７(c)に示すように、一方側のト
ランジスタ４がＯＦＦしたときは、入力電圧Ｖiの高周
波成分がベース・エミッタ間容量Ｃbeと抵抗５を経て共
通接続点Ｘ点の電圧Ｖ₃に影響を与え、その電圧Ｖ₃に振
られる形でこの一方側のトランジスタ６および抵抗７，
８を通って電流が流れるため、この場合も、高周波成分
の信号が若干出力Ｖoに漏れ込んでしまう。

【００６９】ここで、一般的にＣce＜Ｃbeであり、高周
波用のトランジスタ４，６の場合、これらの容量は１〜
２pＦ程度である。

【００７０】現在、ワークステーションやパソコンの映
像信号としては、１５０ＭＨzの帯域を持てば十分であ
ると考えられる。図８に示す回路は十分にその能力を持
っているが、上述した漏れ込みのために、本来あっては
ならない高周波信号が出力に漏れ込んでしまい、映像の
品位を落としてしまっていた。よって、この漏れ込みを
いかに抑えるかが非常に重要となってくる。

【００７１】漏れ込みの周波数は、抵抗成分と容量の大
きさから決定されるが、本発明の実施例の場合、Ｃceは
１５０ＭＨz帯域の映像信号よりもさらに高周波帯の信
号に対し低インピーダンスとなるのに比較して、Ｃbeは
１５０ＭＨz帯域の映像信号に大きく影響を与える。ま
た、図７(b)の場合、抵抗５２，５４で分圧された高周
波成分が抵抗５４，５６の比によって増幅されてしま
う。以上の２つの効果から、トランジスタ５３つまりス
ライスレベルを決定するＶsが入力されるトランジスタ
をＯＦＦさせたときの方が高周波の漏れ込みが小さいこ
とがわかる。つまり、エミッタフォロワのＯＮ／ＯＦＦ
を用いたスライス回路は、高周波の漏れ込みが大きく、
たとえば、図２０に示した従来技術の場合、エミッタフ
ォロワでスライスした波形をそのまま増幅させているた
め、高周波成分の漏れ込みはさらにいおおきくなること
が予想される。

【００７２】図８は、実際の高周波成分の漏れ込みがど
の程度であるかを示すための説明図であり、図８(a)は
スライスがない場合、図８(b)はスライスがある場合の
各周波数特性を示す。なお、図８(a)，(b)は縦軸の倍率
を変えて表現しており、スライスのないときの通常の出
力を１００％としている。

【００７３】図８(b)において、符号Ｌ₁で示す曲線は、
入力側のトランジスタ４をＯＦＦしたとき(図７(c)参
照)、符号Ｌ₂の曲線は出力側のトランジスタ６をＯＦＦ
したとき(図７(b)参照)、高周波の漏れによって出力さ
れてしまう信号Ｖoの周波数特性をそれぞれ示してい
る。

【００７４】図８(b)から分かるように、入力側のトラ
ンジスタ４をＯＦＦさせたとき(図８(c)の場合)の方
が、出力側のトランジスタ４をＯＦＦさせたとき(図８
(b)の場合)よりも高周波の漏れ込みが大きいことが分か
る。

【００７５】このように、エミッタフォロアのＯＮ／Ｏ
ＦＦを用いたスライス回路３１は、高周波の漏れ込みが
大きので、このような漏れ込みを抑えるためには、さら
に容量Ｃceを小さくすればよい。

【００７６】そのためには、図９に示すように、各トラ
ンジスタ４，６について、それぞれダイオードの役割を
果たすトランジスタ５７、５８を直列に挿入し、見かけ
上、コレクタ・エミッタ間容量Ｃceを小さくするとよ
い。

【００７７】図９に示す構成において、出力側のトラン
ジスタ６をＯＦＦしたときの高周波の漏れによって出力
されてしまう信号Ｖoの周波数特性を、先の図８(b)中、
符号Ｌ₃の曲線で示す。明らかなように、Ｌ₃の曲線は、
他の曲線Ｌ₁，Ｌ₂よりも一層漏れが少なくなっているこ
とが分かる。

【００７８】なお、図９ではトランジスタ５７，５８を
用いたが、一般的な高周波用のダイオードであっても構
わない。

【００７９】ところで、いま、図４、図７、および図８
(b)を対比して考える。

【００８０】前述のように、図４(a)は、i₂＝０、つま
り出力側のトランジスタ６がＯＦＦして映像信号Ｖi入
力の白側をスライスする場合である。一方、図４(c)
は、i₁＝０、つまり入力側のトランジスタ４がＯＦＦし
て映像信号Ｖi入力の黒側をスライスする場合である。

【００８１】そして、出力側のトランジスタ６がＯＦＦ
して白側をスライスするとき(図４(a)の場合)には、図
７(b)の状態となり、このときには、高周波の漏れは図
８(b)のＬ₂で示す曲線となる。また、入力側のトランジ
スタ４がＯＦＦして黒側をスライスするとき(図４(c)の
場合)には、図７(c)の状態となり、このときには、高周
波の漏れは図８(b)のＬ₁(＞Ｌ₂)で示す曲線となる。

【００８２】結局、図３の構成において、ＮＰＮ型のト
ランジスタ４，６を用いて白側スライスを行うときに
は、曲線Ｌ₂となって高周波の漏れをある程度小さくで
きるが、黒側スライスを行うときには、曲線Ｌ₁となっ
て高周波の漏れが大きくなる不都合を生じる。

【００８３】そこで、白側スライスでは、図３の構成
(ＮＰＮ型のトランジスタ４，６)を使用する一方、黒側
スライスでは、図３の回路に対して、ＮＰＮ型をＰＮＰ
型に変更するとともに、正負の電源を逆転させると、黒
側スライスを行うときの高周波の漏れを小さくできるこ
とになる。

【００８４】以上の説明より、白側をスライスして黒側
のみを取り出す白側スライス回路は、ＮＰＮ型のトラン
ジスタを用いて構成し、逆に、黒側をスライスし白側の
みを取り出す黒側スライス回路は、ＰＮＰトランジスタ
を用いて構成する。つまり、白側と黒側の各スライス回
路を専用に設け、白側と黒側の各スライス回路でトラン
ジスタの極性を代える。さらに、スライス回路には、コ
レクタ・エミッタ間容量Ｃceを小さくするために、図９
に示したように、トランジスタ５７，５８(またはダイ
オード)を挿入する。さらに、白側、黒側の各スライス
回路の出力についてゲイン調整を行なえるゲイン調整回
路を付加すれば、最も性能の良いガンマ補正回路を構成
できることになる。

【００８５】上記の観点から、本発明の実施の形態１の
不備を無くすように改良したのが、この実施の形態２で
あり、その具体的な構成を図１０および図１１に示す。

【００８６】図１０および図１１において、７１a〜７
１nは黒側をスライスし白側のみを取り出す黒側スライ
ス回路、７２a〜７２mは白側をスライスして黒側のみを
取り出す白側スライス回路である。なお、黒側スライス
回路７１a〜７１nの個数(n)と、白側スライス回路７２a
〜７２mの個数(m)は、図６に示したように、どのような
曲線のガンマ補正特性を得たいかによって決められる。

【００８７】ここで、各々の白側スライス回路７２a〜
７２mの回路構成の内、符号９１〜９４で示すトランジ
スタと、９５〜９８で示す抵抗とからなる回路は、図９
に示す回路と基本的に同じであり、その各トランジスタ
９１〜９４は、ＮＰＮ型のものである。ただし、映像信
号Ｖiとスライスレベル調整電圧Ｖsに対するエミッタフ
ォロア８８，９９には、スライス時の周波数特性改善の
ため挿入されたトランジスタ９２，９４の温度特性を吸
収するために、それぞれトランジスタ８９，１００が挿
入されている。

【００８８】一方、各々の黒側スライス回路７１a〜７
１nの回路構成の内、符号７７〜８０で示すトランジス
タと、８１〜８４で示す抵抗とからなる回路は、図９に
示す回路のトランジスタの極性を換え(ＮＰＮ型をＰＮ
Ｐ型に変更)、さらに電源の極性を逆転させたものと同
じである。ただし、映像信号Ｖiとスライスレベル調整
電圧Ｖsに対するエミッタフォロア７４，８５には、ス
ライス時の周波数特性改善のため挿入されたトランジス
タ７８，８０の温度特性を吸収するために、それぞれト
ランジスタ７５，８６が挿入されている。

【００８９】次に、波形合成手段７３は、黒側スライス
回路７１a〜７１nおよび白側スライス回路７２a〜７２m
からの出力(m＋n個)を全て合成した出力Ｖ₀を取り出す
ものであって、各黒側スライス回路７１a〜７１nの出力
のゲインを個別に調整するゲイン調整回路１０２a〜１
０２nと、各白側スライス回路７２a〜７２mの出力のゲ
インを個別に調整するゲイン調整回路１０３a〜１０３m
と、それぞれのゲイン調整回路１０２a〜１０２n，１０
３a〜１０３mからの出力を合成する加算手段(ここでは
抵抗)１４とからなる。

【００９０】各々のゲイン調整回路１０２a〜１０２n，
１０３a〜１０３mは、図２に示した補正波形作成回路１
a〜１nと同一の構成であり、その回路動作も同じである
ので、ここでは詳細な説明は省略する。ただし、黒スラ
イス側と白スライス側の各ゲイン調整回路１０２a〜１
０２n，１０３a〜１０３mにおいては、スライスレベル
を調整する必要がないので、ライスレベル調整電圧Ｖs
が入力されるべきトランジスタ１２３，１３９には、抵
抗１２５，１２６、１４１，１４２で分圧された所定の
固定電圧が印加される。

【００９１】ところで、図１１に示す構成において、白
側スライス回路７２a〜７２mのトランジスタ９１〜９４
はＮＰＮ型で構成され、これに連なるゲイン調整回路１
０３a〜１０３mのトランジスタ１２９，１３１，１３
４，１３５も、同じＮＰＮ型で構成されているため、前
述の説明(図４、図７、および図８(b)を用いた説明)の
ように、白側のスライスを行う場合に、高周波成分の漏
れ込みの少ない回路を実現することができる。

【００９２】よって、図１１の白側スライス回路７２a
〜７２mのトランジスタ９１、９３と同じ機能を各ゲイ
ン調整回路１０３a〜１０３mのトランジスタ１２９、１
３１に持たせることができ、図１１の白側スライス回路
７２a〜７２mを省略して、図１２に示すように、ゲイン
調整回路１０３a〜１０３mを白側スライス回路７２a〜
７２mと兼用させることが可能である。

【００９３】その場合には、白スライス側のゲイン調整
回路１０３a〜１０３mの抵抗１４１，１４２を除いて、
トランジスタ１３９のベースに所定のスライス電圧Ｖs
を加えるようにする必要がある。また、このとき、差動
対となるトランジスタ１２９，１３１に対しては、ゲイ
ン調整用のトランジスタ１３４，１３５が直列に接続さ
れており、これらのトランジスタ１３４，１３５が擬似
的に図９に示したトランジスタ５７，５８の役割をして
容量を減少させているため、トランジスタ１２９，１３
１に直列にさらにトランジスタを挿入する必要がない。

【００９４】なお、図１１に示す構成において、黒スラ
イス側のゲイン調整回路１０２a〜１０２nにおいて、ト
ランジスタ１１３，１１５，１１８，１１９の極性をＮ
ＰＮ型からＰＮＰ型に、トランジスタ１１１，１２３を
ＰＮＰ型からＮＰＮ型に極性を変更するとともに、電源
の極性も逆転させれば、黒側スライス回路７１a〜７１n
を省略してゲイン調整回路１０２a〜１０２nを黒スライ
ス用として兼用することが可能となる。

【００９５】ただし、その場合に、白スライス側のゲイ
ン調整回路１０３a〜１０３mのトランジスタ１２９，１
３１，１３４，１３５の極性をＮＰＮ型のままにしてお
くと、黒スライス側のゲイン調整回路１０２a〜１０２n
の出力電流の向きと、白スライス側のゲイン調整回路１
０３a〜１０３mの出力電流の向きとが逆になって単純に
電流加算を行えない。よって、黒側のゲイン調整回路１
０２a〜１０２nを黒側スライスとして兼用する場合に
は、白スライス側のゲイン調整回路１０３a〜１０３mの
トランジスタ１２９，１３１，１３４，１３５の極性を
ＮＰＮ型からＰＮＰ型に変更する必要が生じる。

【００９６】そうすると、図１２に示したように、白ス
ライス側のゲイン調整回路１０３a〜１０３mを白側スラ
イス回路として兼用できない(前述のように、白スライ
スはＮＰＮ型のトランジスタで行うのがよい)ため、白
側のゲイン調整回路１０３a〜１０３nの前段に白側スラ
イス回路７２a〜７２を個別に設ける必要が生じる。つ
まり、図１２に示す場合と白黒全く逆の構成となる。

【００９７】結局、両スライス回路７１a〜７１n、７２
a〜７２mの一方のみの省略は可能であるが、両回路を同
時に省略して、それぞれゲイン調整回路１０２a〜１０
２n、１０３a〜１０３mでもって兼用させることはでき
ない。

【００９８】ここで、図６に示したように、ガンマ補正
波形が５つの曲線で構成されるとしたとき、スライスな
しの回路１cはゲイン調整のみであるので、図１２の構
成においては、一つのゲイン調整回路たとえば１０３c
をスライスなしの回路１cとして割り当てることができ
る。よって、この場合は、n＝２、m＝３となる。

【００９９】(実施の形態３)本発明の実施の形態３につ
いて、図１３〜図１８を参照して説明する。

【０１００】この実施の形態３の回路構成を説明する前
に、まず、上記の実施の形態２の構成をそのまま採用し
た場合における不備な点について、図１３〜図１４に基
づいて説明する。

【０１０１】いま、図１１に示した黒側、白側の各スラ
イス回路７１a〜７１n，７２a〜７２mの電源電圧を共に
＋Ｖ₁，−Ｖ₁であると仮定する。

【０１０２】このような回路構成では、黒側、白側の各
スライス回路７１a〜７１n，７２a〜７２mに同じ映像信
号Ｖiが同時に入力されたとき、スライスレベル調整電
圧Ｖsが入力Ｖiを黒側、白側でそれぞれスライスするよ
うに設定されてるとしたときには、図１３(a)に示すよ
うに、黒側スライス回路７１a〜７１nの出力Ｍ₁は、マ
イナス側の電源−Ｖ₁に張り付いた形となり、逆に、白
側スライス回路７２a〜７２mの出力Ｍ₂はプラス側の電
源＋Ｖ₁に張り付いた形となる。

【０１０３】そして、この場合でも、波形合成回路７３
を構成する各ゲイン調整回路１０２a〜１０２n，１０３
a〜１０３mが所定の増幅作用を行えるようにするために
は、それら電源電圧として、プラス側マイナス側のいず
れも±Ｖ₁よりも絶対値の大きな電源(＋Ｖ₂、−Ｖ₂)が
必要となる。

【０１０４】しかし、各スライス回路７１a〜７１n，７
２a〜７２mの電源電圧±Ｖ₁と、波形合成回路７３の電
源電圧±Ｖ₂とを異ならせる(｜Ｖ₂｜＞｜Ｖ₁｜)のは、
２種類の電圧±Ｖ₁，±Ｖ₂を発生する電源をそれぞれ容
易せねばならず、回路構成が複雑となる。

【０１０５】そこで、ここでは、黒側スライス回路７１
a〜７１nを正の電源とグランドレベルＧＮＤ間で動作さ
せ、白側スライス回路７２a〜７２mを負の電源とグラン
ドレベルＧＮＤで動作させることを考える。

【０１０６】また、黒側スライス回路７１a〜７１nに入
力する映像信号Ｖiは、０Ｖから正の電圧＋Ｖ₁までの範
囲で入力されるように設定し、白側スライス回路７２a
〜７２mに入力する映像信号Ｖiは、０Ｖから負の電圧−
Ｖ₁までの範囲で入力されるように設定する。

【０１０７】すると、図１３(b)に示すように、黒側ス
ライス回路７１a〜７１nからの出力は、符号Ｍ₃に示す
ようになり、白側スライス回路７２a〜７２mからの出力
は、符号Ｍ₄に示すようになる。つまり、どちらの出力
Ｍ₃，Ｍ₄もグランドレベルＧＮＤでスライスされた波形
となる。

【０１０８】その結果、黒側、白側のいずれのスライス
回路７１a〜７１n，７２a〜７２mについても、グランド
レベルＧＮＤの近傍に出力が発生するため、次段の波形
合成回路７３の電源電圧としては、各スライス回路７１
a〜７１n，７２a〜７２mの電源電圧±Ｖ₁をそのまま用
いることができる。つまり、一種類の電源を使用でき
る。

【０１０９】このように、グランドレベルＧＮＤで入力
映像信号Ｖiをスライスする場合には、次のような利点
も生じる。

【０１１０】図１４は図３と同様に、白スライス側の第
１差動増幅器３１の部分のみを取り出したものである
が、電源±Ｖ₁によって動作する回路を実際にプリント
基板上に作成する場合、一般的にはその電源±Ｖ₁のイ
ンピーダンスは零ではなく、有限値(ここでは抵抗１５
５，１５６として表現する)を持っている。

【０１１１】いま、映像信号Ｖiとしてパルス状の波形
が入力された場合を考えると、トランジスタ４がＯＮす
ることで、プラス電源＋Ｖ₁から来た電流は抵抗１５５
を通過し、また、マイナス電源−Ｖ₁に帰る電流は抵抗
１５６を通過するため、実際にこの回路にかかる電源電
圧±Ｖ₁は、それぞれ符号＋Ｖ₁'，−Ｖ₁'で示す波形の
ように変調されてしまう。

【０１１２】この場合、トランジスタ６のコレクタ側で
出力Ｖoを取り出しているので、コレクタ抵抗１７が接
続される電源の変動は、その出力Ｖoに大きな影響を及
ぼす。実際にその出力Ｖoは、本来出力されなければな
らない破線で示す波形に比べて、実線で示す波形のよう
に、若干小さく出力されてしまう。

【０１１３】このような課題を解決するためには、たと
えば図１４の回路では、コレクタ側の電源電圧＋Ｖ₁を
低インピーダンス化してやり、抵抗１５５の影響をほと
んど無視できるものにすることが最も望ましい。

【０１１４】そのためには、実際の回路を構成する上
で、白側スライス回路７２a〜７２mのプラス電源＋Ｖ₁
を、グランドレベルＧＮＤで置き換えてやり、また、黒
側スライス回路７１a〜７１nのマイナス電源−Ｖ₁を、
グランドレベルＧＮＤで置き換えてやれば最も効果的で
ある。

【０１１５】このことからも、黒側スライス回路７１a
〜７１nは、正の電源＋Ｖ₁と最も低インピーダンスなグ
ランドレベルＧＮＤ間で動作させ、白側スライス回路７
２a〜７２mは、負の電源−Ｖ₁とグランドレベルで動作
させれば有利である。

【０１１６】そして、たとえば、映像信号Ｖiが正の電
源＋Ｖ₁とグランドレベルＧＮＤ間で入力される場合、
その映像信号Ｖiのペデスタルレベルは予め決まってい
るので、黒側スライス回路７１a〜７１nについては、特
にレベルクランプの必要はないが、白側スライス回路７
２a〜７２mは、負の電源−Ｖ₁とグランドレベルＧＮＤ
で動作させるために、映像信号Ｖiが所定の電圧Ｖr分だ
け常に負側にシフトするようにクランプする必要があ
る。

【０１１７】上記の観点から、本発明の実施の形態２の
不備を改良したのが、この実施の形態３であり、その具
体的な構成を図１５に示す。

【０１１８】図１１に示した実施形態２の場合と比較し
て異なる点は、入力される映像信号Ｖiを所定のペデル
タルレベル−Ｖrにクランプするクランプ回路１６１が
設けられていることと、黒側，白側の各スライス回路７
１a〜７１n，７２a〜７２mと、波形合成手段７３とに共
通の電源電圧±Ｖ₁をもつ一種類の電源が接続されてい
ることである。その他の構成は、実施形態２の場合と同
様であるから、詳しい説明は省略する。

【０１１９】図１６に上記のクランプ回路１６１の具体
例を示す。

【０１２０】クランプ回路１６１へ入力された映像信号
は、電解コンデンサ１６６で直流成分がカットされ、エ
ミッタフォロア１６７，１６８へ入力される。電解効果
トランジスタ１６９のゲートには、水平同期パルス等に
基づいて生成されるペデスタル・サンプリング・パルス
が印加され、積分回路１７０，１７１によってペデスタ
ル期間の電圧Ｖpが抜き取られ、抵抗１７２を通ってオ
ペアンプ１７５の一方端子に入力される。

【０１２１】オペアンプ１７５の他方端子には、抵抗１
７３，１７４によって設定されたペデルタルレベル設定
用の基準電圧Ｖrが予め入力されているので、オペアン
プ１７５は両電圧Ｖp，Ｖrを比較し、両者の電圧が同じ
になるように動作する。

【０１２２】すなわち、オペアンプ１７５は、コンデン
サ１７６によって、比較器兼積分回路として働き、その
出力が抵抗１７８を通って映像信号へフィードバックさ
れる。その結果、常に、ペデスタルレベルが基準電圧Ｖ
rと同じになるように常にフィードバックループが働く
回路となる。

【０１２３】図１５に示した構成にすると、白側スライ
ス回路７２a〜７２mへ入力される映像信号Ｖiは、クラ
ンプ回路１６１によって常に所定のペデルタルレベル−
Ｖrとなるようにレベル変換される。

【０１２４】その結果、黒側スライス回路７１a〜７１m
は、正の電圧＋Ｖ₁とグランドレベルＧＮＤで映像信号
Ｖiをスライスし、また、白側スライス回路７２a〜７２
nは、負の電圧−Ｖ₁とグランドレベルＧＮＤで映像信号
Ｖiをスライスするため、黒側スライス回路７１a〜７１
nおよび白側スライス回路７２a〜７２mの出力波形は、
図１３(b)に示したようになる。

【０１２５】このように、各スライス回路の直前にクラ
ンプ回路１６１を設けておけば、正負１種類ずつの電源
±Ｖ₁を使用して白側および黒側をそれぞれスライスす
る回路を極めて簡単な構成で実現することが可能であ
る。

【０１２６】図１２に示したように、白側スライス兼ゲ
イン調整回路１０３a〜１０３mとした構成の場合におい
ても、この実施の形態３のようなクランプ回路１６１を
設け、同回路１０３a〜１０３mによって白側とグランド
レベルＧＮＤとの間で映像信号波形をスライスする構成
とすることも可能である。

【０１２７】この場合も、クランプ回路１６１は、電源
電圧を正負１種類とするために挿入されているため、本
発明の請求の範囲を逸脱しない。

【０１２８】なお、図１５において、ゲイン調整回路１
０２a〜１０２nおよび１０３a〜１０３mのＰＮＰトラン
ジスタとＮＰＮトランジスタを変更し、電源を逆転させ
れば、黒側スライス回路７１a〜７１nとゲイン調整回路
１０２a〜１０２nの兼用が可能となる。

【０１２９】(実施の形態４)本発明の実施の形態４につ
いて、図１７〜図１８を参照して説明する。

【０１３０】この実施の形態４の回路構成を説明する前
に、まず、上記の各実施の形態１〜３の構成をそのまま
採用した場合における不備な点、特に所望のガンマ補正
波形を得たい場合の調整面での不備な点について、図１
７に基づいて説明する。なお、ここでは、理解を容易に
するために、一点だけの折れ点があるガンマ補正波形を
作成する最も簡単な場合を例にとって説明する。

【０１３１】図１７(a)は、白側スライス回路１bとスラ
イスなしの回路１cとを組み合わせた場合(図６参照)で
あり、その各々の出力はそれぞれＭ₁₀，Ｍ₁₁のようにな
り、その合成波形Ｍ₁₂はＡ点で折れ点をもつようにな
る。

【０１３２】ここで、白側スライス回路１bによってＡ
点よりも黒側の輝度のゲインを調整した後に、次に、ス
ライスなしの回路１cでＡ点よりも白側の輝度のゲイン
を調整すると、図中の矢印のようにＡ点よりも黒側の部
分がその影響を受けてしまう。

【０１３３】つまり、映像信号の基準は黒レベルである
ので、ガンマ補正の調整を行う場合も黒に近い領域から
あわせていくのが基本であるが、図１７(a)のような構
成では、せっかく黒側のゲイン調整を先に行っても、次
に、白側のゲイン調整を行ったときには、黒側の曲線部
分まで影響されてしまい、所望のガンマ補正波形が得ら
れなくなる。よって、スライスなしの回路１cが存在
し、かつその調整を行う場合には配慮が必要であり、で
きればスライスなしの回路１cを設けないことが望まし
い。

【０１３４】次に、図１７(b)は、白側スライス回路１b
と黒側スライス回路１eとを組み合わせた場合(図６参
照)であり、その各々の出力はそれぞれＭ₂₀，Ｍ₂₁のよ
うになり、その合成波形Ｍ₂₂はＢ点で折れ点をもつよう
になる。

【０１３５】ここで、入力映像信号Ｖiについて、白側
と黒側のスライスレベルＶsが完全に一致しているとき
には、白側スライス回路１bでＡ点よりも黒側の領域の
ゲインを調整した後に、次に、黒側スライス回路１eで
Ｂ点よりも白側の領域のゲイン調整を行っても、図１７
(a)の場合と異なり、Ｂ点より黒側の曲線部分にまで影
響することがない。

【０１３６】たとえば、白側をスライスしたガンマ補正
曲線Ｙwを、Ｙw＝Ｋw・Ｘ (Ｋw：勾配) (３) で表したとき、白側と黒側のスライスレベルＶsが一致
しているならば、黒側をスライスしたガンマ補正曲線Ｙ
bは、次式で表される。

【０１３７】Ｙb＝Ｋb・Ｘ＋{１−(Ｋb／Ｋw)}Ｖs (４) (３)，(４)式から分かるように、Ｋwを変化させるゲイ
ン調整をした後に、次に、Ｋbを変化させるゲイン調整
を行っても、(３)式にはＫbを含まないから、Ｂ点は変
化しない。

【０１３８】このように、図１７(b)に示すような回路
構成をとる場合、ガンマ補正曲線の調整面では有利であ
るが、しかし、両スライス回路１b，１eのスライスレベ
ルＶsが少しでもずれれば、その部分の映像信号がなく
なったり、逆にその部分だけゲインが非常に大きくなっ
てしまう。

【０１３９】この不都合を無くすためには、白側と黒側
とのスライスの境目となる前後のスライス回路、すなわ
ち、最も高階調側をスライスする白側スライス回路と、
最も低階調側をスライスする黒側スライス回路とのスラ
イス電圧を連動させて、両者のトラッキングを精度良く
とる必要がある。

【０１４０】上記の観点から、本発明の実施の形態１〜
３を改良したのが、この実施の形態４であり、その具体
的な構成を図１８に示す。

【０１４１】図１８に示すガンマ補正回路は、図１０に
示した実施の形態２の回路に対して連動手段１９２がさ
らに付加されている。

【０１４２】そして、図１８に示す回路において、黒側
スライス回路７１a〜７１nについては、下方に向かうほ
ど高階調側をスライスするものとし、また、白側スライ
ス回路７２a〜７２mについては、下方に向かうほど低階
調側をスライスするものとする。

【０１４３】上記のスライス電圧発生手段１９１は、た
とえばＤ／Ａコンバータ(ＤＡＣ)により構成され、その
手段１９１から出力された２つのスライスレベル制御用
の信号Ｖsba’Ｖswa’は、連動手段１９２へ入力され
て、それぞれスライスレベル調整電圧ＶsbaおよびＶswa
に変換される。

【０１４４】そして、連動手段１９２の２つの出力Ｖsb
a，Ｖswaの内、一方の出力Ｖswaが最も高階調側をスラ
イスする白側スライス回路７２aに、他方の出力Ｖsbaが
最も低階調側をスライスする黒側スライス回路７１aに
それぞれ個別に与えられ、両回路７２a，７１aのスライ
スレベルが同じになるように作用する。

【０１４５】また、スライス電圧発生手段１９１から
は、残りの黒側スライス回路７１b〜７１nと、白側スラ
イス回路７２b〜７２mとに、それぞれスライスレベル調
整電圧Ｖsbb〜Ｖsbn、Ｖswb〜Ｖswmが与えられる。

【０１４６】図１９は、連動手段１９２の構成の詳細を
示すブロック図である。

【０１４７】スライス電圧発生手段１９１から入力され
た黒側スライス用の調整電圧Ｖsba’は、オペアンプ２
５１，２５３および抵抗２５５，２５７を通り、また、
白側スライス用の電圧Ｖswa’は、オペアンプ２５２，
２５４および抵抗２５６，２５８を通り、片方ずつがそ
れぞれ合成される。

【０１４８】合成された２つの信号は、オペアンプ２６
３，２６４で、直流レベルとゲインがそれぞれ抵抗２５
９，２６０，２６５と２６１、２６２、２６６とで変換
される。

【０１４９】その結果、例えばＶsba’が上昇すると、
連動手段１９２の出力Ｖsba，Ｖswaが両方とも上昇する
方向へ変化し、Ｖswa’が変動しても同じように出力は
動く。よって、ゲインやレベルを決定する抵抗値を最適
に設定することにより、黒側スライス回路７１a〜７１n
と白側スライス回路７２a〜７２mのスライスレベルのト
ラッキングを精度良くとることが可能となる。

【０１５０】なお、図１２に示したように、白側スライ
ス兼ゲイン調整回路１０３a〜１０３mとした構成の場合
においても、スライスレベル調整電圧Ｖsの入力端子は
存在するため、この実施の形態４のようなスライス電圧
発生手段１９１と連動手段１９２とを設け、Ｖsba’，
Ｖsma’が上昇すると、連動手段１９２の出力Ｖsba，Ｖ
swaがこれに連動するような構成とすることも可能であ
る。

【０１５１】さらに、図１５に示した実施の形態３の構
成に対しても、スライス電圧発生手段１９１と連動手段
１９２とを付加することが可能である。

【０１５２】

【発明の効果】本発明によれば、次の効果を奏する。

【０１５３】(１) 請求項１記載の発明によれば、スラ
イスレベルの調整電圧とゲイン調整電圧を調整するだけ
で任意の折れ線近似型のガンマ補正波形を作成すること
ができ、それにより映像表示デバイスやそれを用いたシ
ステムのガンマ特性のばらつきに対応した調整を行った
り、映像ソースに従って階調を変化させ、それぞれの映
像に対し最適な画質を提供することが可能となる。ま
た、ベース接地型の増幅回路を用いることにより、周波
数特性を１５０ＭＨz以上の高周波数領域まで高く伸ば
すことができ、その実用的効果は大きい。

【０１５４】(２) 請求項２記載の発明によれば、スラ
イス波形を作り出すトランジスタのＯＦＦ時に高周波成
分の出力への漏れ込みを抑え、良好な周波数特性を実現
することができるため、映像の品位を低下することを防
ぐことが可能となったガンマ補正回路を実現することが
でき、その実用的効果は大きい。

【０１５５】(３) 請求項３記載の発明によれば、供給
電源の数を減少させ、より低い電源電圧で回路を構成す
るとが可能となるとともに、ＤＣ成分の変動が小さく、
より正確な出力波形が得られるスライス回路を持ったガ
ンマ補正回路を実現することができ、その実用的効果は
大きい。

【０１５６】(４) 請求項４記載の発明によれば、スラ
イスレベルが一致するように、白側スライス回路と黒側
スライス回路の調整電圧を連動させることで、中間調や
高階調領域の輝度調整時におこる黒レベルの変動を抑え
ることができるため、より高精度なガンマ補正を行うこ
とができ、その実用的効果は大きい。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係るガンマ補正回路の
構成を示すブロック図

【図２】図１の構成の詳細を示す回路図

【図３】図１のガンマ補正回路のスライス回路部分の詳
細を示す回路図

【図４】スライス回路の動作説明に供する図

【図５】ゲイン調整回路の動作説明に供する図

【図６】所望のガンマ補正特性を得るための具体的構成
を示すブロック図

【図７】スライス回路のトランジスタＯＦＦ時の動作説
明に供する図

【図８】スライス回路のトランジスタＯＦＦ時の高周波
成分の漏れ込み量を示す図

【図９】スライス回路において高周波の漏れ込みを低減
するための構成を示す回路図

【図１０】本発明の実施の形態２に係るガンマ補正回路
の構成を示すブロック図

【図１１】図１０の構成の詳細を示す回路図

【図１２】本発明の実施の形態２に係るガンマ補正回路
の変形例を示すブロック図

【図１３】スライス回路の出力特性を説明するための図

【図１４】実際のスライス回路における電源電圧の変動
を説明するための図

【図１５】本発明の実施の形態３に係るガンマ補正回路
の構成を示すブロック図

【図１６】図１５におけるクランプ回路の具体例を示す
回路図

【図１７】ガンマ補正曲線の調整時の課題説明に供する
図

【図１８】本発明の実施の形態４に係るガンマ補正回路
の構成を示すブロック図

【図１９】図１８における連動手段の具体例を示すブロ
ック図

【図２０】従来技術のガンマ補正回路の構成を示す回路
図

【図２１】図２０のガンマ補正回路の入出力特性を示す
図

【図２２】従来技術のガンマ補正回路の他の構成を示す
回路図

【図２３】図２２のガンマ補正回路の入出力特性を示す
図

【符号の説明】

１a〜１n…補正波形作成回路、３１…第１差動増幅器、
３２…第２の差動増幅器、１４…抵抗(加算手段)、７３
…波形合成手段、Ｖi…入力映像信号、Ｖo…出力映像信
号、Ｖs…スライスレベル調整電圧、Ｖg…ゲイン調整電
圧、i₂…第１差動増幅器の出力電流、i₄…補正波形作成
回路からの出力電流、i…ガンマ補正回路の出力電流。

Claims

【特許請求の範囲】

【請求項１】液晶等の非線形表示素子の階調を補正す
るガンマ補正回路であって、第１の入力端子に映像信号
を、第２の入力端子にスライス部を設定する第１の調整
電圧を入力する第１の差動増幅器と、第３の入力端子に
ゲインを制御する第２の調整電圧を入力する上記第１の
差動増幅器の出力端子に設けた第２の差動増幅器とから
構成される補正波形作成手段を少なくとも二つ以上有
し、上記複数の補正波形作成手段の上記第２の差動増幅
器の出力信号を電流加算する加算手段とを備え、上記加
算手段により加算された電流が上記複数の補正波形作成
手段の上記第１の差動増幅器の出力電流の一部になるこ
とを特徴とするガンマ補正回路。
【請求項２】第１の差動増幅器は、ベースに映像信号
を入力する第１のトランジスタと、ベースにスライス部
を設定する第１の調整電圧を入力する第２のトランジス
タからなり、エミッタを直接あるいは抵抗を通して接続
され、出力端子として第２のトランジスタのコレクタを
用いることを特徴とし、第２の差動増幅器は、ベースに
利得を制御する第２の調整電圧を入力する第３のトラン
ジスタと、ベースを第３のトランジスタのベースと抵抗
を介して接続された第４のトランジスタとからなり、エ
ミッタを直接接続され、出力端子として第３のトランジ
スタのコレクタを用いることを特徴とする請求項第１項
記載のガンマ補正回路。
【請求項３】液晶等の非線形表示素子の階調を補正す
るガンマ補正回路であって、映像信号がベースに入力さ
れる第１のＮＰＮトランジスタと、映像信号のスライス
部を決定する調整電圧をベースに入力する第２のＮＰＮ
トランジスタと、上記第１および第２のＮＰＮトランジ
スタのうち少なくとも一方のエミッタ側に接続された抵
抗とからなり、上記第２のＮＰＮトランジスタのＯＮ／
ＯＦＦにより映像信号の黒側あるいは黒側を含む全部分
を取り出し白側部分はスライスする第１の作動対と、上
記第１および第２のＮＰＮトランジスタのエミッタ電流
が合成されるところに挿入される第１の電流源とによっ
て構成される一つ以上のm個の白側スライス回路と、映
像信号がベースに入力される第３のＰＮＰトランジスタ
と、映像信号のスライス部を決定する調整電圧をベース
に入力する第４のＰＮＰトランジスタと、上記第３およ
び第４のＰＮＰトランジスタのうち少なくとも一方のエ
ミッタ側に接続された抵抗とからなり、上記第４のＰＮ
ＰトランジスタのＯＮ／ＯＦＦにより映像信号の白側あ
るいは白側を含む全部分を取り出し黒側部分はスライス
する第２の作動対と、上記第３および第４のＰＮＰトラ
ンジスタのエミッタ電流が合成されるところに挿入され
る第２の電流源とによって構成される一つ以上のn個の
黒側スライス回路と、上記m＋n個の白側および黒側スラ
イス回路の出力波形を合成する波形合成手段とを備えた
ことを特徴とするガンマ補正回路。
【請求項４】波形合成手段は、映像信号がベースに入
力される第５のトランジスタと、映像信号のスライス部
を決定する調整電圧をベースに入力する第６のトランジ
スタと、上記第５および第６のトランジスタのうち少な
くとも一方のエミッタ側に接続された抵抗とからなる第
３の作動対と、上記第５および第６のトランジスタのエ
ミッタ電流が合成されるところに挿入される第３の電流
源と、上記第６のトランジスタのコレクタにエミッタを
互いに接続し、さらにベースを抵抗を隔てて接続した第
７および第８のトランジスタからなり、上記第７あるい
は第８のトランジスタのベースに映像信号のゲインを決
定する調整電圧を印加することで上記第７および第８の
トランジスタに流れる電流比を制御する第４の作動対と
を備えたゲイン調整回路と、上記ゲイン調整回路の全て
からの出力を加算する加算手段とを備え、上記第５およ
び第６のトランジスタがＮＰＮトランジスタである場合
には上記第１および第２のトランジスタに置き換えるこ
とが可能であり、上記第５および第６のトランジスタが
ＰＮＰトランジスタである場合には上記第３および第４
のトランジスタに置き換えることが可能であることを特
徴とする請求項第３項記載のガンマ補正回路。
【請求項５】液晶等の非線形表示素子の階調を補正す
るガンマ補正回路であって、映像信号を二つの系に分
け、上記二つの系のうち一つの系のペデスタルレベルを
正の電圧にし、もう一つの系の白レベルを負の電圧にす
るための少なくとも一つの系の映像信号のペデスタルレ
ベルを変換するクランプ回路と、正の電圧の映像信号を
入力し、グランドレベルで黒側をスライスし白側あるい
は白側を含む全部分を取り出した波形を出力する一つ以
上のn個の黒側スライス回路と、負の電圧の映像信号を
入力し、グランドレベルで白側をスライスし黒側あるい
は黒側を含む全部分を取り出した波形を出力する一つ以
上のm個の白側スライス回路のうちの少なくともどちら
か一方を有し、上記m＋n個の白側および黒側スライス回
路の出力波形を合成する波形合成手段とを備えたことを
特徴とするガンマ補正回路。
【請求項６】白側スライス回路は、映像信号がベース
に入力される第１のＮＰＮトランジスタと、映像信号の
スライス部を決定する調整電圧をベースに入力する第２
のＮＰＮトランジスタと、上記第１および第２のＮＰＮ
トランジスタのうち少なくとも一方のエミッタ側に接続
された抵抗とからなり、上記第２のＮＰＮトランジスタ
のＯＮ／ＯＦＦにより映像信号の黒側あるいは黒側を含
む全部分を取り出し白側部分はスライスする第１の作動
対と、上記第１および第２のＮＰＮトランジスタのエミ
ッタ電流が合成されるところに挿入される第１の電流源
とによって構成されることを特徴とし、黒側スライス回
路は、映像信号がベースに入力される第３のＰＮＰトラ
ンジスタと、映像信号のスライス部を決定する調整電圧
をベースに入力する第４のＰＮＰトランジスタと、上記
第３および第４のＰＮＰトランジスタのうち少なくとも
一方のエミッタ側に接続された抵抗とからなり、上記第
４のＰＮＰトランジスタのＯＮ／ＯＦＦにより映像信号
の白側あるいは白側を含む全部分を取り出し黒側部分は
スライスする第２の作動対と、上記第３および第４のＰ
ＮＰトランジスタのエミッタ電流が合成されるところに
挿入される第２の電流源とによって構成されることを特
徴とする請求項５項記載のガンマ補正回路。
【請求項７】波形合成手段は、映像信号がベースに入
力される第５のトランジスタと、映像信号のスライス部
を決定する調整電圧をベースに入力する第６のトランジ
スタと、上記第５および第６のトランジスタのうち少な
くとも一方のエミッタ側に接続された抵抗とからなる第
３の作動対と、上記第５および第６のトランジスタのエ
ミッタ電流が合成されるところに挿入される第３の電流
源と、上記第６のトランジスタのコレクタにエミッタを
互いに接続し、さらにベースを抵抗を隔てて接続した第
７および第８のトランジスタからなり、上記第７あるい
は第８のトランジスタのベースに映像信号のゲインを決
定する調整電圧を印加することで上記第７および第８の
トランジスタに流れる電流比を制御する第４の作動対と
を備えたゲイン調整回路と、上記ゲイン調整回路の全て
からの出力を加算する加算手段とを備え、上記第５およ
び第６のトランジスタがＮＰＮトランジスタである場合
には上記第１および第２のトランジスタに置き換えるこ
とが可能であり、上記第５および第６のトランジスタが
ＰＮＰトランジスタである場合には上記第３および第４
のトランジスタに置き換えることが可能であることを特
徴とする請求項第５項記載のガンマ補正回路。
【請求項８】液晶等の非線形表示素子の階調を補正す
るガンマ補正回路であって、映像信号の黒側あるいは黒
側を含む全部分を取り出し白側部分はスライスする一つ
を含むm個の白側スライス回路と、映像信号の白側ある
いは白側を含む全部分を取り出し黒側部分はスライスす
る一つを含むn個の黒側スライス回路と、上記m＋n個の
白側および黒側スライス回路へスライスするための基準
電圧を発生させるスライス電圧発生手段と、上記m個の
白側スライス回路への入力されるスライスするための基
準電圧の少なくとも一つと上記n個の黒側スライス回路
へ入力されるスライスするための基準電圧の少なくとも
一つを連動させる連動手段と、上記m＋n個の白側および
黒側スライス回路の出力を合成する波形合成手段を備え
たことを特徴とするガンマ補正回路。
【請求項９】白側スライス回路は、映像信号がベース
に入力される第１のＮＰＮトランジスタと、映像信号の
スライス部を決定する調整電圧をベースに入力する第２
のＮＰＮトランジスタと、上記第１および第２のＮＰＮ
トランジスタのうち少なくとも一方のエミッタ側に接続
された抵抗とからなり、上記第２のＮＰＮトランジスタ
のＯＮ／ＯＦＦにより映像信号の黒側あるいは黒側を含
む全部分を取り出し白側部分はスライスする第１の作動
対と、上記第１および第２のＮＰＮトランジスタのエミ
ッタ電流が合成されるところに挿入される第１の電流源
とによって構成し、黒側スライス回路は、映像信号がベ
ースに入力される第３のＰＮＰトランジスタと、映像信
号のスライス部を決定する調整電圧をベースに入力する
第４のＰＮＰトランジスタと、上記第３および第４のＰ
ＮＰトランジスタのうち少なくとも一方のエミッタ側に
接続された抵抗とからなり、上記第４のＰＮＰトランジ
スタのＯＮ／ＯＦＦにより映像信号の白側あるいは白側
を含む全部分を取り出し黒側部分はスライスする第２の
作動対と、上記第３および第４のＰＮＰトランジスタの
エミッタ電流が合成されるところに挿入される第２の電
流源とによって構成されることを特徴とする請求項８項
記載のガンマ補正回路。
【請求項１０】波形合成手段は、映像信号がベースに
入力される第５のトランジスタと、映像信号のスライス
部を決定する調整電圧をベースに入力する第６のトラン
ジスタと、上記第５および第６のトランジスタのうち少
なくとも一方のエミッタ側に接続された抵抗とからなる
第３の作動対と、上記第５および第６のトランジスタの
エミッタ電流が合成されるところに挿入される第３の電
流源と、上記第６のトランジスタのコレクタにエミッタ
を互いに接続し、さらにベースを抵抗を隔てて接続した
第７および第８のトランジスタからなり、上記第７ある
いは第８のトランジスタのベースに映像信号のゲインを
決定する調整電圧を印加することで上記第７および第８
のトランジスタに流れる電流比を制御する第４の作動対
とを備えたゲイン調整回路と、上記ゲイン調整回路の全
てからの出力を加算する加算手段とを備え、上記第５お
よび第６のトランジスタがＮＰＮトランジスタである場
合には上記第１および第２のトランジスタに置き換える
ことが可能であり、上記第５および第６のトランジスタ
がＰＮＰトランジスタである場合には上記第３および第
４のトランジスタに置き換えることが可能であることを
特徴とする請求項第８項記載のガンマ補正回路。