JPH1041750A - 利得制御周波数変換回路 - Google Patents
利得制御周波数変換回路Info
- Publication number
- JPH1041750A JPH1041750A JP8214078A JP21407896A JPH1041750A JP H1041750 A JPH1041750 A JP H1041750A JP 8214078 A JP8214078 A JP 8214078A JP 21407896 A JP21407896 A JP 21407896A JP H1041750 A JPH1041750 A JP H1041750A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- gain control
- collector
- frequency conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 利得制御の可能な周波数変換回路を提供す
る。 【解決手段】 ダブルバランスドミキサー回路におい
て、各ＬＦ変調トランジスタのエミッタに入力される相
補ＲＦ変調電流のそれぞれを２つの利得制御トランジス
タを介して電源に短絡し、この利得制御トランジスタの
ベースバイアスを制御して短絡インピーダンスを変化さ
せ、利得を制御する。
る。 【解決手段】 ダブルバランスドミキサー回路におい
て、各ＬＦ変調トランジスタのエミッタに入力される相
補ＲＦ変調電流のそれぞれを２つの利得制御トランジス
タを介して電源に短絡し、この利得制御トランジスタの
ベースバイアスを制御して短絡インピーダンスを変化さ
せ、利得を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＴＶやＶＴＲ等に
内蔵されるチューナに使用される周波数変換回路に関
し、特に周波数変換と同時に利得制御を行うことのでき
る利得制御周波数変換回路に関する。
内蔵されるチューナに使用される周波数変換回路に関
し、特に周波数変換と同時に利得制御を行うことのでき
る利得制御周波数変換回路に関する。
【０００２】
【従来の技術】ＴＶやＶＴＲ等に内蔵されるチューナで
は、安定した信号処理を行うために受信ＲＦ周波数を周
波数変換回路を用いてＩＦ周波数に変換し、ＩＦ増幅回
路、映像復調回路、映像増幅回路等に供給している。こ
のようなＲＦ信号をＩＦ信号に変換する周波数変換回路
としては古くから各種のものが開発されてきたが、図５
に示すダブルバランスドミキサーと呼ばれる回路も一般
的に良く使われる周波数変換回路の一つであり、周波数
変換に際して歪みが少ない特徴を持っている。
は、安定した信号処理を行うために受信ＲＦ周波数を周
波数変換回路を用いてＩＦ周波数に変換し、ＩＦ増幅回
路、映像復調回路、映像増幅回路等に供給している。こ
のようなＲＦ信号をＩＦ信号に変換する周波数変換回路
としては古くから各種のものが開発されてきたが、図５
に示すダブルバランスドミキサーと呼ばれる回路も一般
的に良く使われる周波数変換回路の一つであり、周波数
変換に際して歪みが少ない特徴を持っている。
【０００３】図５のダブルバランスドミキサー回路は、
２組のアナログ乗算回路から構成されており、各乗算回
路には、それぞれエミッタ抵抗２１、２２を介してエミ
ッターが接地され、ベースがバイアス電源１８により一
定に保たれ、定電流源を構成する定電流ＮＰＮトランジ
スタ１９、２０のそれぞれのコレクタから定電流が供給
される。なお、定電流ＮＰＮトランジスタ１９と２０の
コレクタは直接あるいはバランス抵抗１６を介して短絡
されており、２組のアナログ乗算回路は、それぞれに流
れる電流の和が一定となる様制御される。
２組のアナログ乗算回路から構成されており、各乗算回
路には、それぞれエミッタ抵抗２１、２２を介してエミ
ッターが接地され、ベースがバイアス電源１８により一
定に保たれ、定電流源を構成する定電流ＮＰＮトランジ
スタ１９、２０のそれぞれのコレクタから定電流が供給
される。なお、定電流ＮＰＮトランジスタ１９と２０の
コレクタは直接あるいはバランス抵抗１６を介して短絡
されており、２組のアナログ乗算回路は、それぞれに流
れる電流の和が一定となる様制御される。
【０００４】この定電流ＮＰＮトランジスタ１９、２０
のコレクタには、それぞれベースがＲＦ入力端子２５、
２６に接続され、バイアス電源１５、１７により定電流
ＮＰＮトランジスタ１９、２０より高位にバイアスされ
たＲＦ変調ＮＰＮトランジスタ１３、１４が接続されて
いる。
のコレクタには、それぞれベースがＲＦ入力端子２５、
２６に接続され、バイアス電源１５、１７により定電流
ＮＰＮトランジスタ１９、２０より高位にバイアスされ
たＲＦ変調ＮＰＮトランジスタ１３、１４が接続されて
いる。
【０００５】このＲＦ変調ＮＰＮトランジスタ１３、１
４のそれぞれのコレクタには、それぞれベースがＬＦ入
力端子２３、２４に接続され、バイアス電源４、１１に
より、ＲＦ変調ＮＰＮトランジスタ１３、１４より更に
高位にバイアスされたＬＦ変調ＮＰＮトランジスタ５、
７の組と８、１０の組とが共にカスケード接続されてい
る。
４のそれぞれのコレクタには、それぞれベースがＬＦ入
力端子２３、２４に接続され、バイアス電源４、１１に
より、ＲＦ変調ＮＰＮトランジスタ１３、１４より更に
高位にバイアスされたＬＦ変調ＮＰＮトランジスタ５、
７の組と８、１０の組とが共にカスケード接続されてい
る。
【０００６】さらに、ＲＦ変調ＮＰＮトランジスタ１３
に接続し、ＬＦ入力端子２３により制御されるＬＦ変調
ＮＰＮトランジスタ５と、ＲＦ変調ＮＰＮトランジスタ
１４に接続し、他のＬＦ入力端子２４により制御される
ＬＦ変調ＮＰＮトランジスタ８の、共に負荷抵抗２を介
して正の電源１に接続されたコレクタが、出力端子２７
に接続され、またＲＦ変調ＮＰＮトランジスタ１３に接
続し、ＬＦ入力端子２４により制御されるＬＦ変調ＮＰ
Ｎトランジスタ７と、ＲＦ変調ＮＰＮトランジスタ１４
に接続し、ＬＦ入力端子２３により制御されるＬＦ変調
ＮＰＮトランジスタ１０の、共に負荷抵抗３を介して正
の電源１に接続されたコレクタが、出力端子２８に接続
されている。
に接続し、ＬＦ入力端子２３により制御されるＬＦ変調
ＮＰＮトランジスタ５と、ＲＦ変調ＮＰＮトランジスタ
１４に接続し、他のＬＦ入力端子２４により制御される
ＬＦ変調ＮＰＮトランジスタ８の、共に負荷抵抗２を介
して正の電源１に接続されたコレクタが、出力端子２７
に接続され、またＲＦ変調ＮＰＮトランジスタ１３に接
続し、ＬＦ入力端子２４により制御されるＬＦ変調ＮＰ
Ｎトランジスタ７と、ＲＦ変調ＮＰＮトランジスタ１４
に接続し、ＬＦ入力端子２３により制御されるＬＦ変調
ＮＰＮトランジスタ１０の、共に負荷抵抗３を介して正
の電源１に接続されたコレクタが、出力端子２８に接続
されている。
【０００７】ＲＦ信号は、ＲＦ入力端子２５、２６の間
に相補的に入力され、ＬＦ変調ＮＰＮトランジスタ５、
７及び８、１０の各組には、それぞれＲＦ変調ＮＰＮト
ランジスタ１３、１４により電流増幅された相補ＲＦ信
号Ｒ、Ｒ_barのそれぞれが供給される。ＬＦ入力端子２
３、２４の間にはＬＦ（ローカル周波数）信号Ｌ、Ｌ_b
arが相補的に入力されるので、ＬＦ変調ＮＰＮトランジ
スタ５、７、８及び１０の各コレクタには、ＲＦ信号と
ＬＦ信号が乗算された、それぞれ、Ｌ・Ｒ_bar、Ｌ_bar
・Ｒ_bar、Ｌ_bar・Ｒ、及びＬ・Ｒの電流が流れ、出力
端子２７及び２８には、（Ｌ・Ｒ_bar＋Ｌ_bar・Ｒ）及
び（Ｌ_bar・Ｒ_bar＋Ｌ・Ｒ）の信号が出力される。
に相補的に入力され、ＬＦ変調ＮＰＮトランジスタ５、
７及び８、１０の各組には、それぞれＲＦ変調ＮＰＮト
ランジスタ１３、１４により電流増幅された相補ＲＦ信
号Ｒ、Ｒ_barのそれぞれが供給される。ＬＦ入力端子２
３、２４の間にはＬＦ（ローカル周波数）信号Ｌ、Ｌ_b
arが相補的に入力されるので、ＬＦ変調ＮＰＮトランジ
スタ５、７、８及び１０の各コレクタには、ＲＦ信号と
ＬＦ信号が乗算された、それぞれ、Ｌ・Ｒ_bar、Ｌ_bar
・Ｒ_bar、Ｌ_bar・Ｒ、及びＬ・Ｒの電流が流れ、出力
端子２７及び２８には、（Ｌ・Ｒ_bar＋Ｌ_bar・Ｒ）及
び（Ｌ_bar・Ｒ_bar＋Ｌ・Ｒ）の信号が出力される。
【０００８】図５のダブルバランスドミキサー回路で
は、このようにして、ＬＦ信号とＲＦ信号が乗算され、
２つの出力端子２７、２８の間からＲＦ信号とＬＦ信号
の差分の周波数成分を取り出すことができる。またこの
乗算に当たって相補信号のそれぞれを乗算処理し、それ
らの和差信号を求めることにより、電流歪みを相殺する
ことができるので、歪みの少ない周波数変換を行うこと
ができる。
は、このようにして、ＬＦ信号とＲＦ信号が乗算され、
２つの出力端子２７、２８の間からＲＦ信号とＬＦ信号
の差分の周波数成分を取り出すことができる。またこの
乗算に当たって相補信号のそれぞれを乗算処理し、それ
らの和差信号を求めることにより、電流歪みを相殺する
ことができるので、歪みの少ない周波数変換を行うこと
ができる。
【０００９】
【発明が解決しようとする課題】しかしながら、安定し
た信号処理を行うためには、歪みが少ないばかりでな
く、振幅の一定したＩＦ信号を得る必要があり、このた
め従来の周波数変換回路は、別途、出力ＩＦ信号強度に
より負帰還制御される可変利得増幅回路を設け、これと
組み合わせて使用する必要があった。
た信号処理を行うためには、歪みが少ないばかりでな
く、振幅の一定したＩＦ信号を得る必要があり、このた
め従来の周波数変換回路は、別途、出力ＩＦ信号強度に
より負帰還制御される可変利得増幅回路を設け、これと
組み合わせて使用する必要があった。
【００１０】本発明はかかる問題点を解決するためにな
されたものであり、従来の周波数変換回路に簡単な素子
を付加することにより、従来の可変利得増幅回路の機能
をあわせ持った利得制御周波数変換回路を開発し、コス
トの低い、また電力消費が少なく信頼性の高いチューナ
を提供することを目的とする。
されたものであり、従来の周波数変換回路に簡単な素子
を付加することにより、従来の可変利得増幅回路の機能
をあわせ持った利得制御周波数変換回路を開発し、コス
トの低い、また電力消費が少なく信頼性の高いチューナ
を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本願発明の利得制御周波数変換回路は、それぞれの
エミッタが直接あるいは抵抗を介して互いに接続され
た、第１と第２のトランジスタ、この第１と第２のトラ
ンジスタのコレクタ電流の和を一定に制御する手段、前
記第１のトランジスタのコレクタにエミッタが接続され
た第３と第４のトランジスタ、前記第２のトランジスタ
のコレクタにエミッタが接続された第５と第６のトラン
ジスタ、前記第３のトランジスタのコレクタと前記第５
のトランジスタのコレクタに一端を接続し、他端を直流
電源に接続した第１の負荷、前記第４のトランジスタの
コレクタと前記第６のトランジスタのコレクタに一端を
接続し、他端を前記直流電源に接続した第２の負荷、及
びコレクタが前記直流電源に接続されそれぞれのエミッ
タが前記第１と第２のトランジスタのコレクタに接続さ
れた第７と第８のトランジスタとを備え、前記第１と第
２のトランジスタのベース間に相補ＲＦ（放送波周波
数）信号を入力し、互いに接続された前記第３と第６の
トランジスタのベースと、互いに接続された前記第４と
第５のトランジスタのベースとの間に相補ＬＦ（局部発
信周波数）信号を入力し、前記直流電源に接続された前
記第１と第２の負荷のそれぞれの他端から相補ＩＦ（中
間周波数）信号を出力し、前記第７と第８のトランジス
タのベースバイアス電位を、前記第３、第４、第５及び
第６のトランジスタのベースバイアス電位に対して変化
させて、このＩＦ信号の出力利得を制御することを特徴
とする。
に、本願発明の利得制御周波数変換回路は、それぞれの
エミッタが直接あるいは抵抗を介して互いに接続され
た、第１と第２のトランジスタ、この第１と第２のトラ
ンジスタのコレクタ電流の和を一定に制御する手段、前
記第１のトランジスタのコレクタにエミッタが接続され
た第３と第４のトランジスタ、前記第２のトランジスタ
のコレクタにエミッタが接続された第５と第６のトラン
ジスタ、前記第３のトランジスタのコレクタと前記第５
のトランジスタのコレクタに一端を接続し、他端を直流
電源に接続した第１の負荷、前記第４のトランジスタの
コレクタと前記第６のトランジスタのコレクタに一端を
接続し、他端を前記直流電源に接続した第２の負荷、及
びコレクタが前記直流電源に接続されそれぞれのエミッ
タが前記第１と第２のトランジスタのコレクタに接続さ
れた第７と第８のトランジスタとを備え、前記第１と第
２のトランジスタのベース間に相補ＲＦ（放送波周波
数）信号を入力し、互いに接続された前記第３と第６の
トランジスタのベースと、互いに接続された前記第４と
第５のトランジスタのベースとの間に相補ＬＦ（局部発
信周波数）信号を入力し、前記直流電源に接続された前
記第１と第２の負荷のそれぞれの他端から相補ＩＦ（中
間周波数）信号を出力し、前記第７と第８のトランジス
タのベースバイアス電位を、前記第３、第４、第５及び
第６のトランジスタのベースバイアス電位に対して変化
させて、このＩＦ信号の出力利得を制御することを特徴
とする。
【００１２】また、前記第１と第２のトランジスタのコ
レクタ電流の和を一定に制御する手段は、この第１と第
２のトランジスタのそれぞれのエミッタと接地間に接続
された第１と第２の定電流源であることを特徴とする。
レクタ電流の和を一定に制御する手段は、この第１と第
２のトランジスタのそれぞれのエミッタと接地間に接続
された第１と第２の定電流源であることを特徴とする。
【００１３】また、前記第１と第２のトランジスタのコ
レクタ電流の和を一定に制御する手段は、この第１と第
２のトランジスタのそれぞれのエミッタの接続点あるい
はそれぞれのエミッタを接続する前記抵抗の中点と接地
間に接続された定電流源であることを特徴とする。
レクタ電流の和を一定に制御する手段は、この第１と第
２のトランジスタのそれぞれのエミッタの接続点あるい
はそれぞれのエミッタを接続する前記抵抗の中点と接地
間に接続された定電流源であることを特徴とする。
【００１４】また、前記第３と第４のトランジスタのエ
ミッタと、前記第５と第６のトランジスタのエミッタ
は、それぞれ直接、前記第１と第２のトランジスタのコ
レクタに接続されたことを特徴とする。
ミッタと、前記第５と第６のトランジスタのエミッタ
は、それぞれ直接、前記第１と第２のトランジスタのコ
レクタに接続されたことを特徴とする。
【００１５】また、前記第３と第４のトランジスタのエ
ミッタと、前記第５と第６のトランジスタのエミッタ
は、それぞれ抵抗を介して、前記第１と第２のトランジ
スタのコレクタに接続されたことを特徴とする。
ミッタと、前記第５と第６のトランジスタのエミッタ
は、それぞれ抵抗を介して、前記第１と第２のトランジ
スタのコレクタに接続されたことを特徴とする。
【００１６】また、前記第１と第２の負荷はそれぞれ抵
抗であること特徴とする。
抗であること特徴とする。
【００１７】またさらに、前記第１と第２の負荷はそれ
ぞれインダクタンスであること特徴とする。
ぞれインダクタンスであること特徴とする。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１〜図４は、本発明の各
実施形態に係る利得制御周波数変換回路の構成を示す回
路図であり、図５と同一符号は同一又は相当部分を示
す。
て図面を参照して説明する。図１〜図４は、本発明の各
実施形態に係る利得制御周波数変換回路の構成を示す回
路図であり、図５と同一符号は同一又は相当部分を示
す。
【００１９】図１の実施形態では、図５のダブルバラン
スドミキサー回路の構成に加えて、ＲＦ変調ＮＰＮトラ
ンジスタ１３のコレクタと電源間に、ＬＦ変調ＮＰＮト
ランジスタ５、７と並列に、利得制御ＮＰＮトランジス
タ６を、また、ＲＦ変調ＮＰＮトランジスタ１４のコレ
クタと電源間に、ＬＦ変調ＮＰＮトランジスタ８、１０
と並列に、利得制御ＮＰＮトランジスタ９を接続し、こ
の利得制御ＮＰＮトランジスタ６、９のベース電位を可
変バイアス電源１２で制御する。
スドミキサー回路の構成に加えて、ＲＦ変調ＮＰＮトラ
ンジスタ１３のコレクタと電源間に、ＬＦ変調ＮＰＮト
ランジスタ５、７と並列に、利得制御ＮＰＮトランジス
タ６を、また、ＲＦ変調ＮＰＮトランジスタ１４のコレ
クタと電源間に、ＬＦ変調ＮＰＮトランジスタ８、１０
と並列に、利得制御ＮＰＮトランジスタ９を接続し、こ
の利得制御ＮＰＮトランジスタ６、９のベース電位を可
変バイアス電源１２で制御する。
【００２０】本実施形態の動作は、以下に説明するこの
利得制御ＮＰＮトランジスタに係る部分以外は図５の先
行例とまったく同様であるので、重複した説明は省略す
る。
利得制御ＮＰＮトランジスタに係る部分以外は図５の先
行例とまったく同様であるので、重複した説明は省略す
る。
【００２１】本実施形態において、可変バイアス電源１
２の出力電圧が、ＬＦ変調ＮＰＮトランジスタ５、７、
８、１０のバイアス電源４、１１の出力電圧に比べて十
分に低い場合は、利得制御ＮＰＮトランジスタ６、９の
エミッタ・コレクタ間インピーダンスが十分に高いた
め、ＲＦ変調ＮＰＮトランジスタ１３、１４で変調され
た信号電流は、図５の先行例と同様に、ＬＦ変調ＮＰＮ
トランジスタ５、７、８、１０に流れ、ＬＦ信号により
変調され、出力端子２７、２８からは図５の先行例と同
一利得の出力信号が得られる。
２の出力電圧が、ＬＦ変調ＮＰＮトランジスタ５、７、
８、１０のバイアス電源４、１１の出力電圧に比べて十
分に低い場合は、利得制御ＮＰＮトランジスタ６、９の
エミッタ・コレクタ間インピーダンスが十分に高いた
め、ＲＦ変調ＮＰＮトランジスタ１３、１４で変調され
た信号電流は、図５の先行例と同様に、ＬＦ変調ＮＰＮ
トランジスタ５、７、８、１０に流れ、ＬＦ信号により
変調され、出力端子２７、２８からは図５の先行例と同
一利得の出力信号が得られる。
【００２２】可変バイアス電源１２の出力電圧が上昇
し、利得制御ＮＰＮトランジスタ６、９のベースが順方
向にバイアスされると、利得制御ＮＰＮトランジスタ
６、９のインピーダンスが下がり、ＲＦ変調ＮＰＮトラ
ンジスタ１３、１４のコレクタ電流がそれぞれ利得制御
ＮＰＮトランジスタ６、９によりバイパスされ、ＬＦ変
調ＮＰＮトランジスタ５、７、８、１０のエミッタに入
力されるＲＦ変調信号電流が減衰され、従って出力利得
が低下する。例えば利得制御ＮＰＮトランジスタとＬＦ
変調ＮＰＮトランジスタの特性が同一であり、負荷抵抗
２、３が小さい場合、可変バイアス電源１２の出力電圧
を、バイアス電源４、１１と等しく設定することによ
り、出力利得をほぼ半減することができる。
し、利得制御ＮＰＮトランジスタ６、９のベースが順方
向にバイアスされると、利得制御ＮＰＮトランジスタ
６、９のインピーダンスが下がり、ＲＦ変調ＮＰＮトラ
ンジスタ１３、１４のコレクタ電流がそれぞれ利得制御
ＮＰＮトランジスタ６、９によりバイパスされ、ＬＦ変
調ＮＰＮトランジスタ５、７、８、１０のエミッタに入
力されるＲＦ変調信号電流が減衰され、従って出力利得
が低下する。例えば利得制御ＮＰＮトランジスタとＬＦ
変調ＮＰＮトランジスタの特性が同一であり、負荷抵抗
２、３が小さい場合、可変バイアス電源１２の出力電圧
を、バイアス電源４、１１と等しく設定することによ
り、出力利得をほぼ半減することができる。
【００２３】さらに可変バイアス電源１２の電圧を上げ
ていくと、利得制御ＮＰＮトランジスタ６、９のインピ
ーダンスが十分低くなり、ＬＦ変調ＮＰＮトランジスタ
５、７、８、１０のエミッタに入力されるＲＦ変調信号
は０となり、従って出力端子２７、２８は共に電源電位
となり、出力利得が０となる。
ていくと、利得制御ＮＰＮトランジスタ６、９のインピ
ーダンスが十分低くなり、ＬＦ変調ＮＰＮトランジスタ
５、７、８、１０のエミッタに入力されるＲＦ変調信号
は０となり、従って出力端子２７、２８は共に電源電位
となり、出力利得が０となる。
【００２４】このようにして、本実施形態によれば、従
来の周波数変換回路に利得制御ＮＰＮトランジスタ６、
９を付加し、このバイアス電位を制御するだけで、出力
利得をほぼ０にまで低下させることができ、簡素で利得
制御範囲の極めて大きい周波数変換回路を得ることがで
きる。
来の周波数変換回路に利得制御ＮＰＮトランジスタ６、
９を付加し、このバイアス電位を制御するだけで、出力
利得をほぼ０にまで低下させることができ、簡素で利得
制御範囲の極めて大きい周波数変換回路を得ることがで
きる。
【００２５】さらに、本実施例では、ＲＦ変調ＮＰＮト
ランジスタ１３、１４のコレクタ電流は可変バイアス電
源１２の制御値の如何にかかわらず一定であり、従っ
て、ＲＦ入力端子２５、２６から見た入力インピーダン
スの変化がなく、総体の回路電流も一定であるため、安
定した利得制御を行うことができる。また、従来のダブ
ルバランスドミキサー回路と同様に、歪の少ない周波数
変換を行うことができる。
ランジスタ１３、１４のコレクタ電流は可変バイアス電
源１２の制御値の如何にかかわらず一定であり、従っ
て、ＲＦ入力端子２５、２６から見た入力インピーダン
スの変化がなく、総体の回路電流も一定であるため、安
定した利得制御を行うことができる。また、従来のダブ
ルバランスドミキサー回路と同様に、歪の少ない周波数
変換を行うことができる。
【００２６】図２に示す実施形態は、図１の実施形態の
定電流ＮＰＮトランジスタ１９、２０、エミッタ抵抗２
１、２２及び定電流ＮＰＮトランジスタ１９、２０のバ
イアス電源１８により構成される２つの定電流源を、定
電流ＮＰＮトランジスタ３１、バイアス電源３２及びエ
ミッタ抵抗３３により構成される１つの定電流源に置き
換えたもので、両乗算回路の電流は定電流ＮＰＮトラン
ジスタ３１のコレクタからそれぞれバランス抵抗２９、
３０を介して供給される。本実施形態は、このバランス
抵抗２９、３０と定電流ＮＰＮトランジスタ３１のエミ
ッタ抵抗３３を調整して、ＲＦ入力端子２５、２６の入
力インピーダンスを調整することにより、電流歪みの最
小化、ＲＦ入力利得の調整を可能としたものであるが、
従来のダブルバランスドミキサー回路で説明したよう
に、ＲＦ変調ＮＰＮトランジスタ１３、１４のそれぞれ
のエミッタを直接この定電流ＮＰＮトランジスタ３１の
コレクタに接続することとしてもよい。
定電流ＮＰＮトランジスタ１９、２０、エミッタ抵抗２
１、２２及び定電流ＮＰＮトランジスタ１９、２０のバ
イアス電源１８により構成される２つの定電流源を、定
電流ＮＰＮトランジスタ３１、バイアス電源３２及びエ
ミッタ抵抗３３により構成される１つの定電流源に置き
換えたもので、両乗算回路の電流は定電流ＮＰＮトラン
ジスタ３１のコレクタからそれぞれバランス抵抗２９、
３０を介して供給される。本実施形態は、このバランス
抵抗２９、３０と定電流ＮＰＮトランジスタ３１のエミ
ッタ抵抗３３を調整して、ＲＦ入力端子２５、２６の入
力インピーダンスを調整することにより、電流歪みの最
小化、ＲＦ入力利得の調整を可能としたものであるが、
従来のダブルバランスドミキサー回路で説明したよう
に、ＲＦ変調ＮＰＮトランジスタ１３、１４のそれぞれ
のエミッタを直接この定電流ＮＰＮトランジスタ３１の
コレクタに接続することとしてもよい。
【００２７】図３に示す実施形態は、図１の実施形態に
おいて、ＲＦ変調ＮＰＮトランジスタ１３、１４のそれ
ぞれのコレクタ出力と、ＬＦ変調ＮＰＮトランジスタ、
利得制御ＮＰＮトランジスタのエミッタ入力との間に、
ＲＦ出力抵抗３４、３５を挿入したもので、この抵抗値
を調整して、各ＬＦ変調ＮＰＮトランジスタのエミッタ
入力インピーダンスを調整することにより、各ＬＦ変調
ＮＰＮトランジスタにおける電流歪みを最小化すること
ができる。
おいて、ＲＦ変調ＮＰＮトランジスタ１３、１４のそれ
ぞれのコレクタ出力と、ＬＦ変調ＮＰＮトランジスタ、
利得制御ＮＰＮトランジスタのエミッタ入力との間に、
ＲＦ出力抵抗３４、３５を挿入したもので、この抵抗値
を調整して、各ＬＦ変調ＮＰＮトランジスタのエミッタ
入力インピーダンスを調整することにより、各ＬＦ変調
ＮＰＮトランジスタにおける電流歪みを最小化すること
ができる。
【００２８】また、図４に示す実施形態は、図２の実施
形態のＬＦ変調ＮＰＮトランジスタ５、８及び７、１０
の負荷抵抗２、３をそれぞれ負荷インダクタンス３６、
３７に置き換えたもので、利得を大きくするために負荷
を大きくしても実質電源電圧が下がらないため、各トラ
ンジスタのコレクタ・エミッタ間電圧の低下による電圧
歪みの発生を防止することができ、従って歪みを増大す
ることなく電源電圧を下げることができる。
形態のＬＦ変調ＮＰＮトランジスタ５、８及び７、１０
の負荷抵抗２、３をそれぞれ負荷インダクタンス３６、
３７に置き換えたもので、利得を大きくするために負荷
を大きくしても実質電源電圧が下がらないため、各トラ
ンジスタのコレクタ・エミッタ間電圧の低下による電圧
歪みの発生を防止することができ、従って歪みを増大す
ることなく電源電圧を下げることができる。
【００２９】なお、以上説明した図１〜図４の各実施形
態では、電源は接地電位に対して高電位であり、各トラ
ンジスタはＮＰＮトランジスタであるとして説明した
が、電源を接地電位に対して低電位とし、ＰＮＰトラン
ジスタを用いても、各バイアス電源の電圧値を適当に設
定することによりまったく同様に、本発明の利得制御周
波数変換回路を提供できることは明らかである。
態では、電源は接地電位に対して高電位であり、各トラ
ンジスタはＮＰＮトランジスタであるとして説明した
が、電源を接地電位に対して低電位とし、ＰＮＰトラン
ジスタを用いても、各バイアス電源の電圧値を適当に設
定することによりまったく同様に、本発明の利得制御周
波数変換回路を提供できることは明らかである。
【００３０】
【発明の効果】以上説明したように、本発明に係る利得
制御周波数変換回路によれば、別途可変利得増幅回路を
設けることなく、広い利得制御範囲で周波数変換を行う
ことができ、また利得制御量の如何にかかわらず回路電
流が一定であるため温度変化が少なく、ＲＦ信号入力イ
ンピーダンスの変化も少なく、集積回路化にも適してい
るので、低コストで、消費電力が少なく、安定した、歪
みの少ない、信頼性の高いチューナを提供することがで
きる。
制御周波数変換回路によれば、別途可変利得増幅回路を
設けることなく、広い利得制御範囲で周波数変換を行う
ことができ、また利得制御量の如何にかかわらず回路電
流が一定であるため温度変化が少なく、ＲＦ信号入力イ
ンピーダンスの変化も少なく、集積回路化にも適してい
るので、低コストで、消費電力が少なく、安定した、歪
みの少ない、信頼性の高いチューナを提供することがで
きる。
【図１】本発明の一実施形態を示す回路図である。
【図２】本発明の他の実施形態を示す回路図である。
【図３】本発明のさらに他の実施形態を示す回路図であ
る。
る。
【図４】本発明のさらに他の実施形態を示す回路図であ
る。
る。
【図５】従来の周波数変換回路の例を示す回路図であ
る。
る。
【符号の説明】 １ 電源 ２、３ 負荷抵抗 ４、１１、１５、１７、１８、３２ バイアス電源 ５、７、８、１０ ＬＦ変調ＮＰＮトランジスタ ６、９ 利得制御ＮＰＮトランジスタ １２ 可変バイアス電源 １３、１４ ＲＦ変調ＮＰＮトランジスタ １６、２９、３０ バランス抵抗 １９、２０、３１ 定電流ＮＰＮトランジスタ ２１、２２、３３ エミッタ抵抗 ２３、２４ ＬＦ入力端子 ２５、２６ ＲＦ入力端子 ２７、２８ 出力端子 ３４、３５ ＲＦ出力抵抗 ３６、３７ 負荷インダクタンス
Claims (7)
- 【請求項１】 それぞれのエミッタが直接あるいは抵抗
を介して互いに接続された、第１と第２のトランジス
タ、 この第１と第２のトランジスタのコレクタ電流の和を一
定に制御する手段、 前記第１のトランジスタのコレクタにエミッタが接続さ
れた第３と第４のトランジスタ、 前記第２のトランジスタのコレクタにエミッタが接続さ
れた第５と第６のトランジスタ、 前記第３のトランジスタのコレクタと前記第５のトラン
ジスタのコレクタに一端を接続し、他端を直流電源に接
続した第１の負荷、 前記第４のトランジスタのコレクタと前記第６のトラン
ジスタのコレクタに一端を接続し、他端を前記直流電源
に接続した第２の負荷、及びコレクタが前記直流電源に
接続されそれぞれのエミッタが前記第１と第２のトラン
ジスタのコレクタに接続された第７と第８のトランジス
タとを備え、 前記第１と第２のトランジスタのベース間に相補ＲＦ
（放送波周波数）信号を入力し、 互いに接続された前記第３と第６のトランジスタのベー
スと、互いに接続された前記第４と第５のトランジスタ
のベースとの間に相補ＬＦ（局部発信周波数）信号を入
力し、 前記直流電源に接続された前記第１と第２の負荷のそれ
ぞれの他端から相補ＩＦ（中間周波数）信号を出力し、 前記第７と第８のトランジスタのベースバイアス電位
を、前記第３、第４、第５及び第６のトランジスタのベ
ースバイアス電位に対して変化させて、このＩＦ信号の
出力利得を制御する利得制御周波数変換回路。 - 【請求項２】 前記第１と第２のトランジスタのコレク
タ電流の和を一定に制御する手段は、この第１と第２の
トランジスタのそれぞれのエミッタと接地間に接続され
た第１と第２の定電流源であることを特徴とする請求項
１に記載の利得制御周波数変換回路。 - 【請求項３】 前記第１と第２のトランジスタのコレク
タ電流の和を一定に制御する手段は、この第１と第２の
トランジスタのそれぞれのエミッタの接続点あるいはそ
れぞれのエミッタを接続する前記抵抗の中間点と接地間
に接続された定電流源であることを特徴とする請求項１
に記載の利得制御周波数変換回路。 - 【請求項４】 前記第３と第４のトランジスタのエミッ
タと、前記第５と第６のトランジスタのエミッタは、そ
れぞれ直接、前記第１と第２のトランジスタのコレクタ
に接続されたことを特徴とする請求項１に記載の利得制
御周波数変換回路。 - 【請求項５】 前記第３と第４のトランジスタのエミッ
タと、前記第５と第６のトランジスタのエミッタは、そ
れぞれ抵抗を介して、前記第１と第２のトランジスタの
コレクタに接続されたことを特徴とする請求項１に記載
の利得制御周波数変換回路。 - 【請求項６】 前記第１と第２の負荷はそれぞれ抵抗で
あること特徴とする請求項１に記載の利得制御周波数変
換回路。 - 【請求項７】 前記第１と第２の負荷はそれぞれインダ
クタンスであること特徴とする請求項１に記載の利得制
御周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214078A JPH1041750A (ja) | 1996-07-26 | 1996-07-26 | 利得制御周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214078A JPH1041750A (ja) | 1996-07-26 | 1996-07-26 | 利得制御周波数変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041750A true JPH1041750A (ja) | 1998-02-13 |
Family
ID=16649888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8214078A Pending JPH1041750A (ja) | 1996-07-26 | 1996-07-26 | 利得制御周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041750A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177839B1 (en) | 1998-02-20 | 2001-01-23 | Nec Corporation | Variable gain amplifier circuit |
| WO2008066208A1 (fr) * | 2006-12-01 | 2008-06-05 | Nsc Co., Ltd. | Circuit mélangeur |
| JP2013504963A (ja) * | 2009-09-16 | 2013-02-07 | メディア テック シンガポール ピーティーイー．リミテッド | ミキサ回路、集積回路装置及び無線周波数通信ユニット |
| TWI481188B (zh) * | 2009-11-16 | 2015-04-11 | Hangzhou Silan Microelect Co | Adjustable gain amplifier |
-
1996
- 1996-07-26 JP JP8214078A patent/JPH1041750A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177839B1 (en) | 1998-02-20 | 2001-01-23 | Nec Corporation | Variable gain amplifier circuit |
| WO2008066208A1 (fr) * | 2006-12-01 | 2008-06-05 | Nsc Co., Ltd. | Circuit mélangeur |
| JP2013504963A (ja) * | 2009-09-16 | 2013-02-07 | メディア テック シンガポール ピーティーイー．リミテッド | ミキサ回路、集積回路装置及び無線周波数通信ユニット |
| TWI481188B (zh) * | 2009-11-16 | 2015-04-11 | Hangzhou Silan Microelect Co | Adjustable gain amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3288723B2 (ja) | 差動対利得制御段 | |
| JPH08242125A (ja) | 増幅器回路 | |
| US4663594A (en) | Electronic phase shifter circuit and method | |
| US6304142B1 (en) | Variable transconductance amplifier | |
| EP0565299A1 (en) | Double-balanced active mixer with single-ended-to-differential voltage-current conversion circuits | |
| JPH0452645B2 (ja) | ||
| US6657494B2 (en) | Variable gain mixer-amplifier with fixed DC operating voltage level | |
| US6236268B1 (en) | High-gain amplifier having a limited output dynamic range | |
| US5717360A (en) | High speed variable gain amplifier | |
| KR940001817B1 (ko) | 노이즈 감소회로에 사용되는 액티브 필터용 고역 가중치 회로 | |
| US3946325A (en) | Transistor amplifier | |
| US20010048336A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| JPH0766643A (ja) | 電圧−電流変換器 | |
| US2959640A (en) | Push-pull amplifier circuits | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| KR960012794B1 (ko) | 스테레오 복조회로 | |
| US4435685A (en) | Amplifier arrangement | |
| US4567441A (en) | Circuit and method for linearizing the output signal of an FM detector | |
| JPS60254905A (ja) | バイポーラ増幅器回路 | |
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| JPH06120747A (ja) | 差動増幅器 | |
| JP3548127B2 (ja) | 低供給電圧アナログ乗算器 | |
| JPH0527282B2 (ja) | ||
| US4278954A (en) | Suppressed carrier modulator using differential amplifier | |
| JP3352104B2 (ja) | カレントミラー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050712 |