TWI481188B - Adjustable gain amplifier - Google Patents

Description

可調增益放大器

本發明涉及信號處理技術，尤其涉及用於射頻接收電路的放大器。

常用的射頻接收電路，如圖1所示，天線接收到的射頻信號通過低雜訊放大器放大，再經過混頻器混頻輸出中頻信號，中頻信號再經過一級中頻放大器放大、中頻帶通濾波器濾波和二級中頻放大器放大後，最後由檢波解調出被調制在射頻上的信號。

為了優化射頻接收電路的性能，通常引入自動增益控制環路，如圖2所示，自動增益控制模組回饋增益控制信號VCTRL，增益控制信號VCTRL根據二級中頻放大器輸出信號VOUT1和VOUT2的大小自動控制低雜訊放大器、混頻器、一級中頻放大器和二級中頻放大器的增益，從而保證二級中頻放大器輸出信號VOUT1和VOUT2大小的恒定。圖2所示的增益控制信號VCTRL與各級放大器的增益成正比關係，即增益控制信號VCTRL升高時，表示將放大器增益增大，增益控制信號VCTRL降低時，表示將放大器的增益減小：當天線接收到的信號由大信號變小信號時，由於射頻接收電路的輸入變小了，需要增大射頻接收電路的增益才能使二級中頻放大器輸出VOUT1和VOUT2大小基本恒定，此時自動增益控制模組會使增益控制信號VCTRL逐漸上升，為了達到性能最優化，隨著增益控制信號VCTRL增大，先增大低雜訊放大器的增益，再依次增大後續的混頻器、一級中頻放大器和二級中頻放大器的增益；當天線接收到的信號由小信號變大信號時，由於射頻接收電路的輸入變大了，需要減小射頻接收電路的增益才能維持二級中頻放大器輸出VOUT1和VOUT2大小基本恒定，此時自動增益控制模組會使增益控制信號VCTRL逐漸下降，為了達到性能最優化，隨著增益控制信號VCTRL下降，先減小二級中頻放大器的增益，再依次減小一級中頻放大器、混頻器和低雜訊放大器的增益。因此增益控制信號VCTRL調節各級增益有先後次序要求，並且每個放大器模組的增益相對於增益控制信號VCTRL的變化會有一個區間，如圖5所示，在此區間裏面各個模組的增益應該是隨增益控制信號VCTRL單調變化，當增益控制信號VCTRL超出該模組的區間範圍後，該模組的增益應該是維持最大增益值或者最小增益值。需要說明的是，圖5所示的各放大器的增益A _{1 MAX} 、A _{2 MAX} 、A _{3 MAX} 、A _{4 MAX} 、A _{1 MIN} 、A _{2 MIN} 、A _{3 MIN} 、A _{4 MIN} 的大小根據實際情況設定。

圖3所示的傳統可調增益放大器具有最大增益控制，最大增益大小為(g _{m 11} 、g _{m 113} 分別是電晶體M11、M113的跨導，k為M13/M14到M15/M16的鏡像係數)，隨著增益控制信號VCTRL的減小，可調增益放大器增益逐漸減小，甚至其輸出信號可能達到零，此時可調增益放大器的增益為0(即-∞dB )，不能實現最小增益控制；隨著增益控制信號VCTRL繼續減小，可調增益放大器的輸出相位反相且增益逐漸增大，如圖4所示。圖3所示的傳統可調增益放大器，有最大增益控制，但不能實現最小增益的控制，且可調增益放大器的增益相對於增益控制信號VCTRL變化不是單調的，無法實現如圖5所示的增益控制信號VCTRL和增益Gain的關係，因此不能在射頻接收電路的自動增益控制環路中實現最優控制。

本發明旨在解決現有可調增益放大器的不足，提供一種具有最大增益控制和最小增益控制的連續時間可調增益放大器。

可調增益放大器，包括Gm輸入級模組、1：m鏡像模組、增益控制模組和輸出負載模組，差分輸入信號一VIN1和差分輸入信號二VIN2通過Gm輸入級模組轉化成第一電流信號I1和第二電流信號I2，第一電流信號I1和第二電流信號I2通過1：m電流鏡像模組輸出到增益控制模組，所述增益控制模組在增益控制信號VCTRL、第一電壓偏壓信號VREF1和第二電壓偏壓信號VREF2的控制下，通過輸出負載模組輸出差分輸出電壓一VOUT1和差分輸出電壓二VOUT2，所述Gm輸入級模組和輸出負載模組和電源相連，1：m鏡像模組接地，所述增益控制信號VCTRL可在GND～電源電壓VDD範圍裏變化，當增益控制信號VCTRL較高時，可調增益放大器增益達到最大，當增益控制信號VCTRL低於第一電壓偏壓信號VREF1時，可調增益放大器增益為最小，可調增益放大器最小增益由第一電壓偏壓信號VREF1和第二電壓偏壓信號VREF2的電壓差決定。

其中，所述Gm輸入級模組包括第一PMOS電晶體M1、第二PMOS電晶體和電流源Iss，電流源Iss一端連接電源，電流源Iss另一端連接第一PMOS電晶體M1、第二PMOS電晶體M2的源極，差分輸入信號一VIN1和差分輸入信號二VIN2分別輸入第一PMOS電晶體M1和第二PMOS電晶體M2的閘極，第一PMOS電晶體M1和第二PMOS電晶體M2的的漏極輸出第一電流信號I1和第二電流信號I2。

其中，所述1：m鏡像模組包括第三電晶體M3、第四電晶體M4、第五電晶體M5、第六電晶體M6，第三電晶體M3和第四電晶體M4的漏極和閘極分別短接，第三電晶體M3、第四電晶體M4、第五電晶體M5、第六電晶體M6四個電晶體的漏極接地，第三電晶體M3和第五電晶體M5的閘極連接，第四電晶體M4和第六電晶體M6的閘極連接，第一電流由信號I1和第二電流信號I2輸入到鏡像模組的第三電晶體M3和第四電晶體M4的漏極，第一電流信號I1和第二電流信號I2通過1：m鏡像模組乘以鏡像係數m後，由第五電晶體M5、第六電晶體M6的漏極將電流信號輸出到增益控制模組。應當理解的是，本發明中所示的1：m鏡像模組僅是其中的一種實現，任何不超出本發明實質精神範圍內的非實質性的替換或修改均落入本發明保護範圍之內。

其中，所述增益控制模組包括第七電晶體M7、第八電晶體M8、第九電晶體M9、第十電晶體M10、第十一電晶體M11、第十二電晶體M12，第七電晶體M7、第九電晶體M9、第十一電晶體M11的源極連接1：m鏡像模組的第五電晶體M5漏極，第八電晶體M8、第十電晶體M10、第十二電晶體M12的源極連接1：m鏡像模組的第六電晶體M6漏極，第七電晶體M7、第十二電晶體M12、第十電晶體M10的漏極連接並作為增益控制模組的第一輸出端VOUT1，第九電晶體M9、第十一電晶體M11、第八電晶體M8漏極連接並作為增益控制模組的第二輸出端VOUT2，第七電晶體M7、第八電晶體M8的閘極連接第一電壓偏壓信號VREF1，第九電晶體M9、第十電晶體M10的閘極接第二電壓偏壓信號VREF2，第十一晶體M11、第十二電晶體M12的閘極接增益控制信號VCTRL，輸出負載模組的第一電阻R1，輸出負載模組的第二電阻R2；其中，所述輸出負載模組包括第一電阻R1和第二電阻R2，第一電阻R1和第二電阻R2一端接電源，另一端分別連接增益控制模組的第一輸出端VOUT1和第二輸出端VOUT2。

當增益控制信號VCTRL的電壓比第一電壓偏壓信號VREF1和第二電壓偏壓信號VREF2高時(即V _CTRL -V _{REF 2} 的值遠遠大於第七電晶體M7的過驅動電壓，如VCTRL到達電源電壓VDD)，且輸出負載模組輸出端的輸出電流I3、I4僅分別流過第十二電晶體M12和第十一電晶體M11，此時可調增益放大器的增益達到最大，記為最大增益A _max =m ‧g _min ‧R ₁ ，其中m為電流鏡像的比例係數，g _min 是第一電晶體M1或第一電晶體M2的跨導；隨著控制電壓信號VCTRL控制電壓降低，第九電晶體M9、第十電晶體M10導通，增益逐漸降低，隨著控制電壓信號VCTRL控制電壓進一步減小，第七電晶體M7、第八電晶體M8也導通，第十一電晶體M11、第十二電晶體M12關斷，增益達到最小值，反之，隨著控制電壓信號VCTRL控制電壓升高，第九電晶體M9、第十電晶體M10關斷，增益逐漸升高，隨著控制電壓信號VCTRL控制電壓進一步升高，第七電晶體M7、第八電晶體M8也關斷，增益達到最大值。

Gm輸入級模組還包括直流漂移消除電容C1，將所述電流源Iss替換為第一電流源ISS1和第二電流源ISS2，第一電流源ISS1和第二電流源ISS2分別連接第一電晶體M1和第二電晶體M2，電容C1一端接在Gm輸入級模組的第一電晶體M1的源極，且和第一電流偏壓信號Iss1相連，電容C1的另一端接在Gm輸入級模組的第二電晶體M2的源極，且和第二電流偏壓信號Iss2相連，直流漂移消除電容C1可以消除差分輸入信號一VIN1和差分輸入信號二VIN2本身的直流偏移量，以免輸入直流偏移量被增益級放大。

本發明提出的可調增益放大器，具有最大增益控制和最小增益控制，實現可調增益放大器的增益區間控制，在該區間裏可調增益放大器的增益隨控制電壓信號VCTRL變化而變化，該可調增益放大器可應用於射頻接收電路的一級中頻放大器和二級中頻放大器，這樣當增益控制信號VCTRL在GND到電源電壓VDD範圍裏變化時，一級中頻放大器和二級中頻放大器的增益在增益控制信號VCTRL某一段區間可調範圍內實現在最小限定增益和最大限定增益之間可調，增益控制信號VCTRL超出該區間後，一級中頻放大器和二級中頻放大器的增益不再隨增益控制信號VCTRL變化，以維持最大增益或者是最小增益，進而實現射頻接收電路增益控制的性能最優，即隨著增益控制信號VCTRL增大，各放大器增益增大的順序是先增大低雜訊放大器的增益，再依次增大後續的混頻器、一級中頻放大器和二級中頻放大器的增益；反之亦然。同時本發明提出的可調增益放大器還適合在低電壓工作。

以下結合附圖說明本發明。

可調增益放大器，如圖6所示，包括Gm輸入級模組(21)、1：m鏡像模組(22)、增益控制模組(23)和輸出負載模組(24)，差分輸入信號一VIN1和差分輸入信號二VIN2通過Gm輸入級模組(21)轉化成第一電流信號I1和第二電流信號I2，第一電流信號I1和第二電流信號I2通過1：m電流鏡像模組(22)輸出到增益控制模組(23)，所述增益控制模組(23)在增益控制信號VCTRL、第一電壓偏壓信號VREF1和第二電壓偏壓信號VREF2的控制下，通過輸出負載模組(24)輸出差分輸出電壓一VOUT1和差分輸出電壓二VOUT2，所述Gm輸入級模組(21)和輸出負載模組(24)和電源相連，1：m鏡像模組(22)接地，所述增益控制信號VCTRL可在GND～電源電壓VDD範圍裏變化，當增益控制信號VCTRL較高時，可調增益放大器增益達到最大，當增益控制信號VCTRL低於第一電壓偏壓信號VREF1時，可調增益放大器增益為最小，可調增益放大器最小增益由第一電壓偏壓信號VREF1和第二電壓偏壓信號VREF2的電壓差決定。

其中，所述Gm輸入級模組(21)，如圖7所示，包括第一PMOS電晶體M1、第二PMOS電晶體和電流源Iss，電流源Iss一端連接電源，電流源Iss另一端連接第一PMOS電晶體M1、第二PMOS電晶體M2的源極，差分輸入信號一VIN1和差分輸入信號二VIN2分別輸入第一PMOS電晶體M1和第二PMOS電晶體M2的閘極，第一PMOS電晶體M1和第二PMOS電晶體M2的的漏極輸出第一電流信號I1和第二電流信號I2。

其中，所述1：m鏡像模組(22)，如圖7所示，包括第三電晶體M3、第四電晶體M4、第五電晶體M5、第六電晶體M6，第三電晶體M3和第四晶體M4的漏極和閘極分別短接，第三電晶體M3、第四電晶體M4、第五電晶體M5、第六電晶體M6四個電晶體的漏極接地，第三電晶體M3和第五電晶體M5的閘極連接，第四電晶體M4和第六電晶體M6的閘極連接，第一電流由信號I1和第二電流信號I2輸入到鏡像模組的第三電晶體M3和第四電晶體M4的漏極，第一電流信號I1和第二電流信號I2通過1：m鏡像模組乘以鏡像係數m後，由第五電晶體M5、第六電晶體M6的漏極將電流信號輸出到增益控制模組。應當理解的是，本實施例中所示的1：m鏡像模組僅是其中的一種實現，任何不超出本發明實質精神範圍內的非實質性的替換或修改均落入本發明保護範圍之內。

其中，所述增益控制模組(23)，如圖7所示，包括第七電晶體M7、第八電晶體M8、第九電晶體M9、第十電晶體M10、第十一電晶體M11、第十二電晶體M12，第七電晶體M7、第九電晶體M9、第十一電晶體M11的源極連接1：m鏡像模組(22)的第五電晶體M5漏極，第八電晶體M8、第十電晶體M10、第十二電晶體M12的源極連接1：m鏡像模組(22)的第六電晶體M6漏極，第七電晶體M7、第十二電晶體M12、第十電晶體M10的漏極連接並作為增益控制模組的第一輸出端VOUT1，第九電晶體M9、第十一電晶體M11、第八電晶體M8漏極連接並作為增益控制模組的第二輸出端VOUT2，第七電晶體M7、第八電晶體M8的閘極連接第一電壓偏壓信號VREF1，第九電晶體M9、第十電晶體M10的閘極接第二電壓偏壓信號VREF2，第十一晶體M11、第十二電晶體M12的閘極接增益控制信號VCTRL，輸出負載模組的第一電阻R1，輸出負載模組的第二電阻R2；其中，所述輸出負載模組(24)，如圖7所示，包括第一電阻R1和第二電阻R2，第一電阻R1和第二電阻R2一端接電源，另一端分別連接增益控制模組的第一輸出端VOUT1和第二輸出端VOUT2。

當增益控制信號VCTRL的電壓比第一電壓偏壓信號VREF1和第二電壓偏壓信號VREF2高時(即V _CTRL -V _{REF 2} 的值遠遠大於第七電晶體M7的過驅動電壓，如VCTRL到達電源電壓VDD)，且輸出負載模組(24)輸出端的輸出電流I3、I4僅分別流過第十二電晶體M12和第十一電晶體M11，此時可調增益放大器的增益達到最大，記為最大增益A _max =m ‧g _min ‧R ₁ ，其中m為電流鏡像的比例係數，g _min 是第一電晶體M1或第一電晶體M2的跨導；隨著控制電壓信號VCTRL控制電壓降低，第九電晶體M9、第十電晶體M10導通，增益逐漸降低，隨著控制電壓信號VCTRL控制電壓進一步減小，第七電晶體M7、第八電晶體M8也導通，第十一電晶體M11、第十二電晶體M12關斷，增益達到最小值，反之，隨著控制電壓信號VCTRL控制電壓升高，第九電晶體M9、第十電晶體M10關斷，增益逐漸升高，隨著控制電壓信號VCTRL控制電壓進一步升高，第七電晶體M7、第八電晶體M8也關斷，增益達到最大值，本發明提出的可調增益放大器的增益相對於增益控制信號VCTRL變化示意圖如圖8所示。

下面計算可調增益放大器變化區間裏的增益運算式，首先設負載阻抗R1/R2輸出電流變化為Δi _o ，則電流變化Δi _o 可以推導出：

(Δi _out 為M5、M6中變化電流，g _{m 7} 、g _{m 9} 、g _{m 11} 分別是M7、M9、M11的跨導)

差分輸出電壓一VOUT1和差分輸出電壓二VOUT2差的變化，即輸出電壓的變化ΔV _o 為：

(其中R0為輸出阻抗，R0=R1=R2)

2Δi _out =g _min ‧ΔV _in ‧m 將此代入上面方程式(其中ΔV _in =V _{IN 1} -V _{IN 2} )得到增益

又因為(Vod為MOS過驅動電壓，Vod=VGS-Vth，Vth為MOS的閾值電壓,W/L為MOS的寬長比，u、Cox為MOS的製程參數)

定義ΔV ₁ ，ΔV ₂ 分別如下，

增益控制模組的各電晶體都具有相同的尺寸和相同的製程參數，所以他們的相等。

其中Vod7，Vod9，Vod11表示電晶體M7，M9和M11的過驅動電壓。

設計好適當的電壓偏壓信號後，電壓偏壓信號的電壓差ΔV ₁ 就是固定不變的，設計好的電路Vod7也基本為一個固定值，從上面的運算式可以看出，此增益僅僅和ΔV ₂ 有關，因為第二電壓偏壓信號VREF2也是固定的偏壓電壓，也就是增益只跟控制電壓信號VCTRL有關。

當ΔV ₁ 是兩個基準電壓的差，是一個固定的值。(2‧ΔV ₁ +ΔV ₂ )>>V _{od 7} 時，Gain接近Amax。

當ΔV ₂ 很小時，甚至控制電壓信號VCTRL比第一電壓偏壓信號VREF1低時，M11/M12不導通了，則增益由ΔV ₁ 和Vod1來決定

設計好的電路Vod7基本為一個固定值，則最小增益由兩個固定電壓偏壓信號VREF2和VREF1的電壓差ΔV ₁ 決定。最小增益可以通過VREF1和VREF2間的電壓差ΔV ₁ 來任意設置。

Gm輸入級模組(21)還包括直流漂移消除電容C1，如圖7所示，將所述電流源Iss替換為第一電流源ISS1和第二電流源ISS2，第一電流源ISS1和第二電流源ISS2分別連接第一電晶體M1和第二電晶體M2，電容C1一端接在Gm輸入級模組(21)的第一電晶體M1的源極，且和第一電流偏壓信號Iss1相連，電容C1的另一端接在Gm輸入級模組(21)的第二電晶體M2的源極，且和第二電流偏壓信號Iss2相連，直流漂移消除電容C1可以消除差分輸入信號一VIN1和差分輸入信號二VIN2本身的直流偏移量，以免輸入直流偏移量被增益級放大。

當輸入級信號VIN1和VIN2有直流漂移量時，對於直流分量，電容C1將輸入對第一電晶體M1和第二電晶體M2的源極在直流上斷開，第一電流源Iss1，第二電流源Iss2在直流頻率部分分別單獨給輸入第一電晶體M1和第二電晶體M2提供偏壓電流，差分輸入信號一VIN1和差分輸入信號二VIN2的直流分量對第一電晶體M1和第二電晶體M2所處支路電路的電流變化不起作用，第三電晶體M3，第四電晶體M4的電流完全由第一電流源Iss1和第二電流源Iss2提供，同樣第五電晶體M5和第六電晶體M6的電流就是第一電流源Iss1和第二電流源Iss2的一個鏡像倍數m，最終差分輸出電壓一VOUT1和差分輸出電壓二VOUT2輸出的電壓分別為VOUT1=VDD-m*Iss1*R1、VOUT2=VDD-m*Iss2*R2，由於Iss1=Iss2，R1=R2，所以差分輸出ΔV _o =V _{OUT 1} -V _{OUT 2} =0，有效消除了輸入信號本身引入的DC Offset，避免了輸入信號中的直流漂移量被放大器放大。

上述實施例只是對本發明的說明，而不是對本發明的限制，任何不超出本發明實質精神範圍內的非實質性的替換或修改的發明創造均落入本發明保護範圍之內。

21．．．Gm輸入級模組

22．．．1：m鏡像模組

23．．．增益控制模組

24．．．輸出負載模組

圖1傳統的射頻接收電路結構圖。

圖2傳統的射頻接收電路結構圖。

圖3傳統可調增益放大器電路圖。

圖4傳統可調增益放大器的增益相對於增益控制信號VCTRL變化示意圖。

圖5射頻接收電路中各模組的增益最優狀態下同增益控制信號VCTR的關係示意圖。

圖6本發明可調增益放大器結構圖。

圖7本發明可調增益放大器電路圖。

圖8本發明可調增益放大器的增益相對於增益控制信號VCTRL變化示意圖。

圖9本發明可調增益放大器電路圖。

21．．．Gm輸入級模組

22．．．1：m鏡像模組

23．．．增益控制模組

24．．．輸出負載模組

Claims (6)

1. 一種可調增益放大器，其特徵在於包括Gm輸入級模組、1：m鏡像模組、增益控制模組和輸出負載模組，差分輸入信號一VIN1和差分輸入信號二VIN2通過Gm輸入級模組轉化成第一電流信號I1和第二電流信號I2，第一電流信號I1和第二電流信號I2通過1：m的電流鏡像模組輸出到增益控制模組，所述增益控制模組在增益控制信號VCTRL、第一電壓偏壓信號VREF1和第二電壓偏壓信號VREF2的控制下，通過輸出負載模組輸出差分輸出電壓一VOUT1和差分輸出電壓二VOUT2，所述Gm輸入級模組和輸出負載模組和電源相連，1：m鏡像模組接地，所述增益控制信號VCTRL可在GND~電源電壓VDD範圍裏變化，當增益控制信號VCTRL較高時，可調增益放大器增益達到最大，當增益控制信號VCTRL低於第一電壓偏壓信號VREF1時，可調增益放大器增益為最小，可調增益放大器最小增益由第一電壓偏壓信號VREF1和第二電壓偏壓信號VREF2的電壓差決定，其中所述增益控制模組包括第七電晶體M7、第八電晶體M8、第九電晶體M9、第十電晶體M10、第十一電晶體M11、第十二電晶體M12，第七電晶體M7、第九電晶體M9、第十一電晶體M11的源極連接1：m鏡像模組的第五電晶體M5漏極，第八電晶體M8、第十電晶體M10、第十二電晶體M12的源極連接1：m鏡像模組的第六電晶體M6漏極，第七電晶體M7、第十二電晶體M12、第十電晶體 M10的漏極連接並作為增益控制模組的第一輸出端VOUT1，第九電晶體M9、第十一電晶體M11、第八電晶體M8漏極連接並作為增益控制模組的第二輸出端VOUT2，第七電晶體M7、第八電晶體M8的閘極連接第一電壓偏壓信號VREF1，第九電晶體M9、第十電晶體M10的閘極接第二電壓偏壓信號VREF2，第十一晶體M11、第十二電晶體M12的閘極接增益控制信號VCTRL，輸出負載模組的第一電阻R1，輸出負載模組的第二電阻R2。
2. 如申請專利範圍第1項所述的可調增益放大器，其中所述Gm輸入級模組包括第一PMOS電晶體M1、第二PMOS電晶體和電流源Iss，電流源Iss一端連接電源，電流源Iss另一端連接第一PMOS電晶體M1、第二PMOS電晶體M2的源極，差分輸入信號一VIN1和差分輸入信號二VIN2分別輸入第一PMOS電晶體M1和第二PMOS電晶體M2的閘極，第一PMOS電晶體M1和第二PMOS電晶體M2的的漏極輸出第一電流信號I1和第二電流信號I2。
3. 如申請專利範圍第1項所述的可調增益放大器，其中所述1：m鏡像模組包括第三電晶體M3、第四電晶體M4、第五電晶體M5、第六電晶體M6，第三電晶體M3和第四晶體M4的漏極和閘極分別短接，第三電晶體M3、第四電晶體M4、第五電晶體M5、第六電晶體M6四個電晶體的 漏極接地，第三電晶體M3和第五電晶體M5的閘極連接，第四電晶體M4和第六電晶體M6的閘極連接，第一電流由信號I1和第二電流信號I2輸入到鏡像模組的第三電晶體M3和第四電晶體M4的漏極，第一電流信號I1和第二電流信號I2通過1：m鏡像模組乘以鏡像係數m後，由第五電晶體M5、第六電晶體M6的漏極將電流信號輸出到增益控制模組，應當理解的是，本實施例中所示的1：m鏡像模組僅是其中的一種實現，任何不超出本發明實質精神範圍內的非實質性的替換或修改均落入本發明保護範圍之內。
4. 如申請專利範圍第1項所述的可調增益放大器，其中所述輸出負載模組包括第一電阻R1和第二電阻R2，第一電阻R1和第二電阻R2一端接電源，另一端分別連接增益控制模組的第一輸出端VOUT1和第二輸出端VOUT2。
5. 如申請專利範圍第1項所述的可調增益放大器，其中當增益控制信號VCTRL的電壓比第一電壓偏壓信號VREF1和第二電壓偏壓信號VREF2高時，且輸出負載模組輸出端的輸出電流I3、I4僅分別流過第十二電晶體M12和第十一電晶體M11，此時可調增益放大器的增益達到最大，隨著控制電壓信號VCTRL控制電壓降低，第九電晶體M9、第十電晶體M10導通，增益逐漸降低，隨著控制電壓信號VCTRL控制電壓進一步減小，第七電晶體M7、第八電 晶體M8也導通，第十一電晶體M11、第十二電晶體M12關斷，增益達到最小值，反之，隨著控制電壓信號VCTRL控制電壓升高，第九電晶體M9、第十電晶體M10關斷，增益逐漸升高，隨著控制電壓信號VCTRL控制電壓進一步升高，第七電晶體M7、第八電晶體M8也關斷，增益達到最大值。
6. 如申請專利範圍第1項所述的可調增益放大器，其中所述Gm輸入級模組還包括直流漂移消除電容C1，將所述電流源Iss替換為第一電流源ISS1和第二電流源ISS2，所述第一電流源ISS1和第二電流源ISS2分別連接第一電晶體M1和第二電晶體M2，電容C1一端接在Gm輸入級模組的第一電晶體M1的源極，且和第一電流偏壓信號Iss1相連，電容C1的另一端接在Gm輸入級模組的第二電晶體M2的源極，且和第二電流偏壓信號Iss2相連，直流漂移消除電容C1可以消除差分輸入信號一VIN1和差分輸入信號二VIN2本身的直流偏移量，以免輸入直流偏移量被增益級放大。