JPH0530384A - 映像アナログデイジタル変換器 - Google Patents
映像アナログデイジタル変換器Info
- Publication number
- JPH0530384A JPH0530384A JP3186451A JP18645191A JPH0530384A JP H0530384 A JPH0530384 A JP H0530384A JP 3186451 A JP3186451 A JP 3186451A JP 18645191 A JP18645191 A JP 18645191A JP H0530384 A JPH0530384 A JP H0530384A
- Authority
- JP
- Japan
- Prior art keywords
- level
- analog
- output
- video signal
- quantization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 同期信号の付かないコンポーネント形式の映
像信号をアナログディジタル変換する変換器の異常検出
を可能にすることを目的とする。 【構成】 映像アナログディジタル変換器の監視回路に
おいて、映像信号のペデスタル区間の量子化レベルを所
定値に一致させる制御手段と、ペデスタル区間の量子化
レベルが所定値から外れたことを検出して警報を出力す
る手段とを備えたことを特徴とする。
像信号をアナログディジタル変換する変換器の異常検出
を可能にすることを目的とする。 【構成】 映像アナログディジタル変換器の監視回路に
おいて、映像信号のペデスタル区間の量子化レベルを所
定値に一致させる制御手段と、ペデスタル区間の量子化
レベルが所定値から外れたことを検出して警報を出力す
る手段とを備えたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ映像信号をデ
ィジタル信号に変換する映像アナログディジタル変換器
の監視回路に関する。
ィジタル信号に変換する映像アナログディジタル変換器
の監視回路に関する。
【０００２】
【従来の技術】従来例では、ディジタル信号に変換され
た映像データをディジタルアナログ変換器を用いてアナ
ログ映像信号に再生し、この再生されたアナログ映像信
号に含まれる水平同期パルスまたは垂直同期パルスの振
幅を計測して映像アナログディジタル変換器が正常動作
中であるか故障状態であるかを判別していた。
た映像データをディジタルアナログ変換器を用いてアナ
ログ映像信号に再生し、この再生されたアナログ映像信
号に含まれる水平同期パルスまたは垂直同期パルスの振
幅を計測して映像アナログディジタル変換器が正常動作
中であるか故障状態であるかを判別していた。
【０００３】
【発明が解決しようとする課題】しかし、このような従
来例では、水平および垂直同期パルスが付いているコン
ポジット形式ＮＴＳＣカラーデレビ信号の場合には問題
はないが輝度信号と二つの色差信号に分離されたコンポ
ーネット形式の映像信号の場合には、水平および垂直同
期パルスが輝度信号にのみ付けられている場合または同
期パルスを全く付けず別に同期信号として輝度信号およ
び色差信号に添えて映像機器間を伝送されるときがあ
り、アナログ映像信号を再生しても同期パルスが含まれ
ないので故障の有無を監視できなくなる欠点があった。
来例では、水平および垂直同期パルスが付いているコン
ポジット形式ＮＴＳＣカラーデレビ信号の場合には問題
はないが輝度信号と二つの色差信号に分離されたコンポ
ーネット形式の映像信号の場合には、水平および垂直同
期パルスが輝度信号にのみ付けられている場合または同
期パルスを全く付けず別に同期信号として輝度信号およ
び色差信号に添えて映像機器間を伝送されるときがあ
り、アナログ映像信号を再生しても同期パルスが含まれ
ないので故障の有無を監視できなくなる欠点があった。
【０００４】本発明は、このような欠点を除去するもの
で、映像信号に水平および垂直の同期パルスが含まれて
いなくても自器の故障の有無を監視できる手段をもつ映
像アナログディジタル変換器を提供することを目的とす
る。
で、映像信号に水平および垂直の同期パルスが含まれて
いなくても自器の故障の有無を監視できる手段をもつ映
像アナログディジタル変換器を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明は、アナログ映像
信号を増幅して出力するバッファアンプと、このバッフ
ァアンプの出力を標本化した結果を量子化して出力する
アナログディジタル変換器と、上記アナログディジタル
変換器が出力するアナログ映像信号のペデスタル区間の
量子化レベルと所定の量子化レベルとの高低を比較して
この比較結果を出力する比較手段と、この比較手段から
出力された比較結果に応じて上記バッファアンプの出力
の直流オフセット電圧を制御する直流オフセット電圧制
御手段である積分回路とを備えた映像アナログディジタ
ル変換器において、上記比較手段は、アナログ映像信号
のペデスタル区間の量子化レベルと上記所定の量子化レ
ベルに所定のレベルが増減された二つの新たな所定の量
子化レベルとの高低を比較し、アナログ映像信号のペデ
スタル区間の量子化レベルがこの二つの新たな所定の量
子化レベル間の範囲に属しないことを検出する検出手段
を含み、この検出手段の検出結果に応じて警報を出力す
る手段を備えたことを特徴とする。
信号を増幅して出力するバッファアンプと、このバッフ
ァアンプの出力を標本化した結果を量子化して出力する
アナログディジタル変換器と、上記アナログディジタル
変換器が出力するアナログ映像信号のペデスタル区間の
量子化レベルと所定の量子化レベルとの高低を比較して
この比較結果を出力する比較手段と、この比較手段から
出力された比較結果に応じて上記バッファアンプの出力
の直流オフセット電圧を制御する直流オフセット電圧制
御手段である積分回路とを備えた映像アナログディジタ
ル変換器において、上記比較手段は、アナログ映像信号
のペデスタル区間の量子化レベルと上記所定の量子化レ
ベルに所定のレベルが増減された二つの新たな所定の量
子化レベルとの高低を比較し、アナログ映像信号のペデ
スタル区間の量子化レベルがこの二つの新たな所定の量
子化レベル間の範囲に属しないことを検出する検出手段
を含み、この検出手段の検出結果に応じて警報を出力す
る手段を備えたことを特徴とする。
【０００６】
【作用】アナログディジタル変換器から出力する映像デ
ータ中のペデスタル区間の量子化レベルをコンパレータ
で所定のペデスタルレベルと比較し、両者が一致しない
ときはレベル差の正負に応じてバッファアンプの出力直
流オフセット電圧を制御してペデスタル区間の量子化レ
ベルを所定のペデスタルレベルと一致させる。したがっ
て、アナログディジタル変換器に異常が発生して量子化
が正しく行われなくなると、ペデスタル区間の量子化レ
ベルを所定のペデスタルレベルと一致させる制御が不能
になって所定レベルからかけ離れた値となるので、これ
を検出して警報を出力する。
ータ中のペデスタル区間の量子化レベルをコンパレータ
で所定のペデスタルレベルと比較し、両者が一致しない
ときはレベル差の正負に応じてバッファアンプの出力直
流オフセット電圧を制御してペデスタル区間の量子化レ
ベルを所定のペデスタルレベルと一致させる。したがっ
て、アナログディジタル変換器に異常が発生して量子化
が正しく行われなくなると、ペデスタル区間の量子化レ
ベルを所定のペデスタルレベルと一致させる制御が不能
になって所定レベルからかけ離れた値となるので、これ
を検出して警報を出力する。
【０００７】
【実施例】以下、本発明の一実施例を図面に基づき説明
する。図１は、この実施例の構成を示すブロック構成図
である。この実施例は、図１に示すように、アナログ映
像信号を増幅して出力するバッファアンプ１と、このバ
ッファアンプ１の出力を標本化した結果を量子化して出
力するアナログディジタル変換器２と、アナログディジ
タル変換器２が出力するアナログ映像信号のペデスタル
区間の量子化レベルと所定の量子化レベルとの高低を比
較してこの比較結果を出力する比較手段であるコンパレ
ータ３の一部、ラッチ５およびタイミングパルス発生器
４と、この比較手段から出力された比較結果に応じて上
記バッファアンプ１の出力の直流オフセット電圧を制御
する直流オフセット電圧制御手段である積分回路７とを
備え、さらに、本発明の特徴とする手段として、上記比
較手段は、アナログ映像信号のペデスタル区間の量子化
レベルと上記所定の量子化レベルに所定のレベルが増減
された二つの新たな所定の量子化レベルとの高低を比較
し、アナログ映像信号のペデスタル区間の量子化レベル
がこの二つの新たな所定の量子化レベル間の範囲に属し
ないことを検出する検出手段であるコンパレータ３の一
部、ラッチ６およびタイミングパルス発生器４を含みこ
の検出手段の検出結果に応じて警報を出力する手段であ
るオアゲート８を備える。
する。図１は、この実施例の構成を示すブロック構成図
である。この実施例は、図１に示すように、アナログ映
像信号を増幅して出力するバッファアンプ１と、このバ
ッファアンプ１の出力を標本化した結果を量子化して出
力するアナログディジタル変換器２と、アナログディジ
タル変換器２が出力するアナログ映像信号のペデスタル
区間の量子化レベルと所定の量子化レベルとの高低を比
較してこの比較結果を出力する比較手段であるコンパレ
ータ３の一部、ラッチ５およびタイミングパルス発生器
４と、この比較手段から出力された比較結果に応じて上
記バッファアンプ１の出力の直流オフセット電圧を制御
する直流オフセット電圧制御手段である積分回路７とを
備え、さらに、本発明の特徴とする手段として、上記比
較手段は、アナログ映像信号のペデスタル区間の量子化
レベルと上記所定の量子化レベルに所定のレベルが増減
された二つの新たな所定の量子化レベルとの高低を比較
し、アナログ映像信号のペデスタル区間の量子化レベル
がこの二つの新たな所定の量子化レベル間の範囲に属し
ないことを検出する検出手段であるコンパレータ３の一
部、ラッチ６およびタイミングパルス発生器４を含みこ
の検出手段の検出結果に応じて警報を出力する手段であ
るオアゲート８を備える。
【０００８】次に、この実施例の動作を説明する。入力
したアナログ映像信号はバッファアンプ１を介してアナ
ログディジタル変換器２に加えられる。アナログディジ
タル変換器２は標本化周波数ｆ2 で８ビットに量子化
し、映像データとして出力する。出力した映像データの
量子化レベルとペデスタルレベルとをコンパレータ３で
比較する。同期信号をもとにタイミングパルス発生器４
で映像信号中のペデスタル区間に対するラッチパルスを
生成し、ラッチ５とラッチ６とに与える。図２にタイミ
ング関係を示す。コンパレータ３は映像データの量子化
レベルがペデスタルレベルより高いときにＡ＞Ｂ端子か
ら「１」を出力する。また、映像データの量子化レベル
がペデスタルレベルより低いときにＡ＜Ｂ端子から
「１」を出力する。同様にコンパレータ３は映像データ
の量子化レベルがペデスタルレベルよりαレベル以上高
いときにＡ＞（Ｂ＋α）端子から「１」を出力し、映像
データの量子化レベルがペデスタルレベルよりα以上低
いときはＡ＜（Ｂ−α）端子から「１」を出力する。ラ
ッチ５はタイミングパルス発生器４からのラッチパルス
が印加された時点のＡ＞Ｂ端子とＡ＜Ｂ端子との出力値
をラッチして積分回路７に送る。積分回路７はＡ＞Ｂ端
子の出力をラッチした入力値が「１」のときは負電源Ｖ
−側のスイッチをオンにし抵抗器Ｒを通じてキャパシタ
Ｃの電位を負方向に減少させ、Ａ＜Ｂ端子の出力をラッ
チした入力値が「１」のときは正電源Ｖ＋側のスイッチ
をオンにしてキャパシタＣの電位を正方向に増大させ
る。キャパシタＣの電位はバッファアンプ１に与えら
れ、バッファアンプ１は出力の直流オフセット電圧がキ
ャパシタＣの電位の高低に従って同方向に制御される。
コンパレータ３のＡ＞（Ｂ＋α）端子の出力およびＡ＜
（Ｂ−α）端子の出力はラッチ６でラッチ５と同時点で
ラッチされ、オアゲート８で論理和が作られて警報とし
て出力される。
したアナログ映像信号はバッファアンプ１を介してアナ
ログディジタル変換器２に加えられる。アナログディジ
タル変換器２は標本化周波数ｆ2 で８ビットに量子化
し、映像データとして出力する。出力した映像データの
量子化レベルとペデスタルレベルとをコンパレータ３で
比較する。同期信号をもとにタイミングパルス発生器４
で映像信号中のペデスタル区間に対するラッチパルスを
生成し、ラッチ５とラッチ６とに与える。図２にタイミ
ング関係を示す。コンパレータ３は映像データの量子化
レベルがペデスタルレベルより高いときにＡ＞Ｂ端子か
ら「１」を出力する。また、映像データの量子化レベル
がペデスタルレベルより低いときにＡ＜Ｂ端子から
「１」を出力する。同様にコンパレータ３は映像データ
の量子化レベルがペデスタルレベルよりαレベル以上高
いときにＡ＞（Ｂ＋α）端子から「１」を出力し、映像
データの量子化レベルがペデスタルレベルよりα以上低
いときはＡ＜（Ｂ−α）端子から「１」を出力する。ラ
ッチ５はタイミングパルス発生器４からのラッチパルス
が印加された時点のＡ＞Ｂ端子とＡ＜Ｂ端子との出力値
をラッチして積分回路７に送る。積分回路７はＡ＞Ｂ端
子の出力をラッチした入力値が「１」のときは負電源Ｖ
−側のスイッチをオンにし抵抗器Ｒを通じてキャパシタ
Ｃの電位を負方向に減少させ、Ａ＜Ｂ端子の出力をラッ
チした入力値が「１」のときは正電源Ｖ＋側のスイッチ
をオンにしてキャパシタＣの電位を正方向に増大させ
る。キャパシタＣの電位はバッファアンプ１に与えら
れ、バッファアンプ１は出力の直流オフセット電圧がキ
ャパシタＣの電位の高低に従って同方向に制御される。
コンパレータ３のＡ＞（Ｂ＋α）端子の出力およびＡ＜
（Ｂ−α）端子の出力はラッチ６でラッチ５と同時点で
ラッチされ、オアゲート８で論理和が作られて警報とし
て出力される。
【０００９】
【発明の効果】本発明は、以上説明したように、変換し
ているアナログ映像信号中に水平および垂直の同期パル
スが含まれていない場合であってもアナログディジタル
変換器の故障の有無を監視できる効果がある。
ているアナログ映像信号中に水平および垂直の同期パル
スが含まれていない場合であってもアナログディジタル
変換器の故障の有無を監視できる効果がある。
【図１】本発明実施例の構成を示すブロック構成図。
【図２】本発明実施例の動作を示す波形図。
１ バッファアンプ ２ アナログディジタル変換器 ３ コンパレータ ４ タイミングパルス発生器 ５、６ ラッチ ７ 積分回路 ８ オアゲート
Claims (1)
- 【特許請求の範囲】 【請求項１】 アナログ映像信号を増幅して出力するバ
ッファアンプと、 このバッファアンプの出力を標本化した結果を量子化し
て出力するアナログディジタル変換器と、 上記アナログディジタル変換器が出力するアナログ映像
信号のペデスタル区間の量子化レベルと所定の量子化レ
ベルとの高低を比較してこの比較結果を出力する比較手
段と、 この比較手段から出力された比較結果に応じて上記バッ
ファアンプの出力の直流オフセット電圧を制御する直流
オフセット電圧制御手段である積分回路とを備えた映像
アナログディジタル変換器において、 上記比較手段は、アナログ映像信号のペデスタル区間の
量子化レベルと上記所定の量子化レベルに所定のレベル
が増減された二つの新たな所定の量子化レベルとの高低
を比較し、アナログ映像信号のペデスタル区間の量子化
レベルがこの二つの新たな所定の量子化レベル間の範囲
に属しないことを検出する検出手段を含み、 この検出手段の検出結果に応じて警報を出力する手段を
備えたことを特徴とする映像アナログディジタル変換
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3186451A JP2731641B2 (ja) | 1991-07-25 | 1991-07-25 | 映像アナログディジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3186451A JP2731641B2 (ja) | 1991-07-25 | 1991-07-25 | 映像アナログディジタル変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0530384A true JPH0530384A (ja) | 1993-02-05 |
| JP2731641B2 JP2731641B2 (ja) | 1998-03-25 |
Family
ID=16188689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3186451A Expired - Lifetime JP2731641B2 (ja) | 1991-07-25 | 1991-07-25 | 映像アナログディジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2731641B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08228303A (ja) * | 1994-11-25 | 1996-09-03 | Sgs Thomson Microelectron Sa | 信号を基準値に固定する回路 |
-
1991
- 1991-07-25 JP JP3186451A patent/JP2731641B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08228303A (ja) * | 1994-11-25 | 1996-09-03 | Sgs Thomson Microelectron Sa | 信号を基準値に固定する回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2731641B2 (ja) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4857927A (en) | Dither circuit having dither level changing function | |
| KR100284284B1 (ko) | 디지털 카메라의 아날로그 신호 처리 장치 | |
| US6411330B1 (en) | Method and a circuit for detecting the presence of a television or other device on the output of a video digital to analog converter | |
| US6049355A (en) | Apparatus and method for clamping an image signal | |
| JPS63257330A (ja) | 各種レベルを有する信号のａ／ｄ変換回路装置 | |
| JP3996230B2 (ja) | ビデオ信号クランピング回路 | |
| JPH10215422A (ja) | デジタルａｇｃ回路 | |
| JP2731641B2 (ja) | 映像アナログディジタル変換器 | |
| JP2502873B2 (ja) | 色信号輪郭補正装置 | |
| JP2005094399A (ja) | デジタルビデオエンコーダ装置 | |
| JPH05244006A (ja) | Ａ／ｄコンバータおよびレベル制御装置 | |
| JPH0583650A (ja) | テレビジヨン受像機の画面停止回路 | |
| KR960039861A (ko) | 촬상장치 | |
| JP3487074B2 (ja) | 映像信号クランプ装置及び方法 | |
| JPH0813111B2 (ja) | 自動利得制御回路 | |
| KR100213011B1 (ko) | 직류레벨 재생회로 | |
| JPH0335666A (ja) | 映像信号クランプ回路 | |
| JPH0738779A (ja) | ガンマ補正回路 | |
| KR950010999B1 (ko) | 영상신호의 휘도보정장치 | |
| KR0160118B1 (ko) | 자동이득조절회로 | |
| JPH08186810A (ja) | 電子内視鏡 | |
| JP3154801B2 (ja) | 映像信号レベル監視回路 | |
| JP2754935B2 (ja) | クランプ装置 | |
| JPH02252368A (ja) | 映像信号処理回路 | |
| JPH03243077A (ja) | Ａｇｃ回路 |