JPH0335666A - 映像信号クランプ回路 - Google Patents
映像信号クランプ回路Info
- Publication number
- JPH0335666A JPH0335666A JP1170254A JP17025489A JPH0335666A JP H0335666 A JPH0335666 A JP H0335666A JP 1170254 A JP1170254 A JP 1170254A JP 17025489 A JP17025489 A JP 17025489A JP H0335666 A JPH0335666 A JP H0335666A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- value
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- 239000000872 buffer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical group C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、映像信号のクランプ電圧を常に一定レベル
に保つようにした映像信号クランプ回路に関するもので
ある。
に保つようにした映像信号クランプ回路に関するもので
ある。
[従来の技術]
第7図は従来の映像信号クランプ回路を示すブロック図
であり、図において、(1)は人力映像信号をバッファ
増幅するバッファ増幅器、(2)は人力映像信号から直
流成分を除去する直流阻止コンデンサ、(3)および(
4)はクランプ電圧を決める抵抗である。
であり、図において、(1)は人力映像信号をバッファ
増幅するバッファ増幅器、(2)は人力映像信号から直
流成分を除去する直流阻止コンデンサ、(3)および(
4)はクランプ電圧を決める抵抗である。
また、(5)はクランプ電圧発生回路、(6)はサンプ
ルホールド回路、(7)はサンプルホールド回路(6)
にクランプのためのパルスを供給するクランプパルス発
生回路、(8)はクランプされた映像信号をディジタル
値に変換するA/Dコンバータである。
ルホールド回路、(7)はサンプルホールド回路(6)
にクランプのためのパルスを供給するクランプパルス発
生回路、(8)はクランプされた映像信号をディジタル
値に変換するA/Dコンバータである。
次に動作について説明する。
アナログ入力映像信号(a)はバッファ増幅器(1)に
よってバッファ増幅され、直流阻止コンデンサ(2)に
よって直流成分を除かれる。
よってバッファ増幅され、直流阻止コンデンサ(2)に
よって直流成分を除かれる。
一方、クランプ電圧は抵抗(3)および(4)により決
定され、クランプ電圧発生回路(5)を通じてサンプル
ホールド回路(6)に導かれる。
定され、クランプ電圧発生回路(5)を通じてサンプル
ホールド回路(6)に導かれる。
また、アナログ人力映像信号(a)は水平同期部分を分
離して所定の幅とタイミングのパルスを発生するクラン
プパルス発生回路(7)に導かれる。
離して所定の幅とタイミングのパルスを発生するクラン
プパルス発生回路(7)に導かれる。
そして、サンプルホールド回路(6)には、クランプパ
ルス発生回路(7)により発生されたクランプパルスが
供給され、このクランプパルスに基づくタイミングで直
流阻止コンデンサ(2)から出力される映像信号はクラ
ンプされ、更にA/Dコンバータ(8)によりディジタ
ル値に変換される。
ルス発生回路(7)により発生されたクランプパルスが
供給され、このクランプパルスに基づくタイミングで直
流阻止コンデンサ(2)から出力される映像信号はクラ
ンプされ、更にA/Dコンバータ(8)によりディジタ
ル値に変換される。
[発明が解決しようとする課題]
従来の映像信号クランプ回路は、以上のように構成され
ているので、熱等により抵抗等の抵抗値が変化したり、
電源電圧の変動等によりクランプ電圧が基準設定値から
ずれてしまうことがあり、これによりパルスの有無判定
に誤りが発生して画像が劣化してしまうことがあった。
ているので、熱等により抵抗等の抵抗値が変化したり、
電源電圧の変動等によりクランプ電圧が基準設定値から
ずれてしまうことがあり、これによりパルスの有無判定
に誤りが発生して画像が劣化してしまうことがあった。
特に、S/N比の悪い映像信号の場合、閾値を高く設定
するためパルスの有無判定に誤りが発生しやすいという
問題点があり、クランプ電圧が基準値からずれる度に調
整しなければならず、その手間が煩雑であった。
するためパルスの有無判定に誤りが発生しやすいという
問題点があり、クランプ電圧が基準値からずれる度に調
整しなければならず、その手間が煩雑であった。
この発明は、係る課題を解消するために成されたもので
、クランプ電圧を常に一定値に制御して安定なりランプ
電圧を供給し得る映像信号クランプ回路を得ることを目
的とする。
、クランプ電圧を常に一定値に制御して安定なりランプ
電圧を供給し得る映像信号クランプ回路を得ることを目
的とする。
[課題を解決するための手段]
この発明に係る映像信号クランプ回路は、映1象信号を
A/D変換するA/Dコンバータと、A/Dコンバータ
によりA/D変換された映像信号の所定部分のデジタル
値と基準設定値とを比較してそのデジタル値が基準設定
値を中心とする範囲内にあるか否かで極性の與なる収束
判定信号を出力する収束判定手段と、収束判定手段から
出力される収束判定信号に基づきクランプ電圧の調整制
御の開始または停止を行うクランプ電圧調整手段とを備
えている。
A/D変換するA/Dコンバータと、A/Dコンバータ
によりA/D変換された映像信号の所定部分のデジタル
値と基準設定値とを比較してそのデジタル値が基準設定
値を中心とする範囲内にあるか否かで極性の與なる収束
判定信号を出力する収束判定手段と、収束判定手段から
出力される収束判定信号に基づきクランプ電圧の調整制
御の開始または停止を行うクランプ電圧調整手段とを備
えている。
[作用コ
この発明における映像信号クランプ回路は、A/Dコン
バータにより映像信号をA/D変換し、A/D変換され
た映像信号の所定部分のデジタル値と基準設定値とを収
束判定手段により比較してそのデジタル値が基準設定値
を中心とする範囲内にあるか否かで極性の異なる収束判
定信号を出力し、クランプ電圧調整手段により収束判定
手段から出力される収束判定信号に基づきクランプ電圧
の調整制御の開始または停止を行い、クランプ電圧を安
定させる。
バータにより映像信号をA/D変換し、A/D変換され
た映像信号の所定部分のデジタル値と基準設定値とを収
束判定手段により比較してそのデジタル値が基準設定値
を中心とする範囲内にあるか否かで極性の異なる収束判
定信号を出力し、クランプ電圧調整手段により収束判定
手段から出力される収束判定信号に基づきクランプ電圧
の調整制御の開始または停止を行い、クランプ電圧を安
定させる。
[実施例]
以下、この発明の一実施例を図について説明する。
第1図において、(1)は人力映像信号をバッファ増幅
するバッファ増幅器、(2)は人力映像信号から直流成
分を除去する直流阻止コンデンサである。
するバッファ増幅器、(2)は人力映像信号から直流成
分を除去する直流阻止コンデンサである。
また、(5)はクランプ電圧発生回路、(6)はサンプ
ルホールド回路、(7)はサンプルホールド回路(6)
にクランプのためのパルスを供給するクランプパルス発
生回路、(8)はクランプされた映像信号をディジタル
値に変換するA/Dコンバータである。
ルホールド回路、(7)はサンプルホールド回路(6)
にクランプのためのパルスを供給するクランプパルス発
生回路、(8)はクランプされた映像信号をディジタル
値に変換するA/Dコンバータである。
更に、(9)はA/D変換された映像信号の所定位置を
サンプリングするラッチ回路、(10)はラッチ回路(
9)の出力と基準設定値とを比較してその大きさに基づ
いた値を出力するROMである。
サンプリングするラッチ回路、(10)はラッチ回路(
9)の出力と基準設定値とを比較してその大きさに基づ
いた値を出力するROMである。
そして、(11)はROM (10)の出力をラッチす
るラッチ回路、(12)はラッチ回路(11)の出力を
アナログ値に変換するD/Aコンバータである。
るラッチ回路、(12)はラッチ回路(11)の出力を
アナログ値に変換するD/Aコンバータである。
また、(13)はD/Aコンバータ(12)の出力をレ
ベル圧縮・シフトする抵抗素子により構成されたレベル
圧縮シフト回路、(14)はラッチ回路(9)および(
11)に所定のタイミングのラッチパルス(C)、
(d)を出力するラッチパルス発生回路である。
ベル圧縮・シフトする抵抗素子により構成されたレベル
圧縮シフト回路、(14)はラッチ回路(9)および(
11)に所定のタイミングのラッチパルス(C)、
(d)を出力するラッチパルス発生回路である。
更に、(15)はROM (10)の出力による収束判
定信号(g)をラッチするフリップフロッブ回路、(1
6)は収束判定信号をうけてマスク信号(h)を出力す
るシフトレジスタ回路、(17)はラッチ回路(11)
に[%給されるラッチパルス(d)にマスク信号(h)
でゲートをかけるANDゲートであり、これにより収束
判定回路をR,i成している ついで、本実施例の作用について説明する。
定信号(g)をラッチするフリップフロッブ回路、(1
6)は収束判定信号をうけてマスク信号(h)を出力す
るシフトレジスタ回路、(17)はラッチ回路(11)
に[%給されるラッチパルス(d)にマスク信号(h)
でゲートをかけるANDゲートであり、これにより収束
判定回路をR,i成している ついで、本実施例の作用について説明する。
アナログ人力映像信号(a)はバッファ増幅器(1)に
よってバッファ増幅され、直流阻止コンデンサ(2)に
よって直流成分を除かれ、サンプルホールド回路(6)
を通して所定値にクランプされる。
よってバッファ増幅され、直流阻止コンデンサ(2)に
よって直流成分を除かれ、サンプルホールド回路(6)
を通して所定値にクランプされる。
その後、A/Dコンバータ(8)によりディジタル値に
変換され、出力信号(b)となる。
変換され、出力信号(b)となる。
一方、人力映像信号(a)はラッチパルス発生回路(1
4)にも人力されて垂直同期部分が分離され、出力映像
信号(b)のペデスタル部分をサンプリングし、1フイ
ールド(1/60)周期の適当なラッチパルス(C)と
、ラッチパルス(C)に対して一定期間のオフセットを
もったラッチパルス(d)を出力する。
4)にも人力されて垂直同期部分が分離され、出力映像
信号(b)のペデスタル部分をサンプリングし、1フイ
ールド(1/60)周期の適当なラッチパルス(C)と
、ラッチパルス(C)に対して一定期間のオフセットを
もったラッチパルス(d)を出力する。
そして、出力映像信号(b)のペデスタル部分はラッチ
パルス(C)のタイミングでラッチ回路(9)によりラ
ッチされ、ROM (10)のアドレスとなる。
パルス(C)のタイミングでラッチ回路(9)によりラ
ッチされ、ROM (10)のアドレスとなる。
それから、ROM (10)の出力はラッチ回路(11
)に人力され、ラッチパルス(C)によりラッチされる
(第2図参照)。
)に人力され、ラッチパルス(C)によりラッチされる
(第2図参照)。
更に、ラッチ回路(11)の出力(f)はD/Aコンバ
ータ(12)に人力されると共に、ROM (10)
のアドレスに戻される。
ータ(12)に人力されると共に、ROM (10)
のアドレスに戻される。
そして、ROM (10)ではラッチ回路(9)の出力
(e)(現在値)と基準ペデスタル値とを比較して、基
準ペデスタル値よりもラッチ回路(9)の出力(e)の
方が小さかった場合、ラッチ回路(11)の出力(f)
(1フイールド前の値)よりもILSBだけ大きい値を
出力する。
(e)(現在値)と基準ペデスタル値とを比較して、基
準ペデスタル値よりもラッチ回路(9)の出力(e)の
方が小さかった場合、ラッチ回路(11)の出力(f)
(1フイールド前の値)よりもILSBだけ大きい値を
出力する。
同様にして、基準ペデスタル値よりもラッチ回路(9)
の出力(e)の方が大きかった場合、ラッチ回路(11
)の出力(f)(1フイールド前の値)よりもILSB
だけ小さい値を出力する。
の出力(e)の方が大きかった場合、ラッチ回路(11
)の出力(f)(1フイールド前の値)よりもILSB
だけ小さい値を出力する。
また、これとは別にラッチ回路(9)の出力(e)が基
準ペデスタル値±1の範囲の値になったら「L」、それ
以外ではrHJである信号(g)を出力する。
準ペデスタル値±1の範囲の値になったら「L」、それ
以外ではrHJである信号(g)を出力する。
例えば、第3図に示すように、ラッチ回路(9)の出力
(e)をX、ラッチ回路(11)の出力(f)をy、基
準クランプ値をX SX”Xoのときのyの値をy。
(e)をX、ラッチ回路(11)の出力(f)をy、基
準クランプ値をX SX”Xoのときのyの値をy。
、ROM (10)の出力値を2とすると、2がアの位
置にあった場合、これはXoよりも大きいので、次のフ
ィールドでは現在より1つ小さい値z−y−l(イの位
置)が出力される。
置にあった場合、これはXoよりも大きいので、次のフ
ィールドでは現在より1つ小さい値z−y−l(イの位
置)が出力される。
それから、つの位置になった場合、これはX。
よりも大きいので、次のフィールドでは現在より1つ小
さい値z−y−l(工の位置)が出力される。
さい値z−y−l(工の位置)が出力される。
この様にして、オの位置(x−Xo)にいたると、RO
M (10)の出力信号(以下、収束判定信号という)
(g)はrLJになり、シフトレジスタ回路(16)が
クリアされ、マスク信号(h)がrLJとなり、ラッチ
回路(11)に供給されるラッチパルス(d)がマスク
される。
M (10)の出力信号(以下、収束判定信号という)
(g)はrLJになり、シフトレジスタ回路(16)が
クリアされ、マスク信号(h)がrLJとなり、ラッチ
回路(11)に供給されるラッチパルス(d)がマスク
される。
すなわち、XがXo±1の範囲に収束したときのROM
(10)の出力が固定されるわけである。
(10)の出力が固定されるわけである。
第4図は収束判定回路の動作を示したタイミングチャー
ト図であり、R’OM(10)の出力(g)が「L」に
なると、ラッチ回路(11)のラッチパルスが停止する
様子を示している。
ト図であり、R’OM(10)の出力(g)が「L」に
なると、ラッチ回路(11)のラッチパルスが停止する
様子を示している。
また、ROM (10)の出力(g)は「H」になった
とすると、この状態すなわちXがXo±1の範囲から外
れる状態が所定のサイクル(第4図では4サイクル)続
いた場合のみ収束動作を11f開する様子をも示してい
る。
とすると、この状態すなわちXがXo±1の範囲から外
れる状態が所定のサイクル(第4図では4サイクル)続
いた場合のみ収束動作を11f開する様子をも示してい
る。
以上のようにして、ラッチ回路(11)より出力された
デジタルデータは、D/Aコンバータ(12)によりア
ナログ値に変換され、レベル圧縮シフト回路(13)に
より、1ビット辺りの変換幅がA/Dコンバータ(8)
の1ビツト当たりの分解能よりも小さくなるようにレベ
ル圧縮され、かつ収束値を中心に振れるようにレベルシ
フトされ、クランプ電圧発生回路(5)およびサンプル
ホールド回路(6)を通してクランプ電圧として供給さ
れる。
デジタルデータは、D/Aコンバータ(12)によりア
ナログ値に変換され、レベル圧縮シフト回路(13)に
より、1ビット辺りの変換幅がA/Dコンバータ(8)
の1ビツト当たりの分解能よりも小さくなるようにレベ
ル圧縮され、かつ収束値を中心に振れるようにレベルシ
フトされ、クランプ電圧発生回路(5)およびサンプル
ホールド回路(6)を通してクランプ電圧として供給さ
れる。
ついで、本発明の他の実施例を第5図により説明する。
なお、前述した部分と同じ部分には同一符号を付して説
明を省略する。
明を省略する。
第5図において、(1g)はシフトレジスタ回路、(1
9)はインバータ、(20)はORゲートである。
9)はインバータ、(20)はORゲートである。
そして、ROM (10)の出力(g)がrLJになっ
た場合、すなわちラッチ回路(9)の出力(e)の値が
X−X o±1の範囲内に入った場合、フリップフロッ
プ回路(15)の出力(?:J)はrHJになる。
た場合、すなわちラッチ回路(9)の出力(e)の値が
X−X o±1の範囲内に入った場合、フリップフロッ
プ回路(15)の出力(?:J)はrHJになる。
このrHJの状態が所定のサイクル(本例では4サイク
ル)だけ続くと、シフトレジスタ回路(18)の出力が
rHJとなり、インバータ(19) 、ORゲート(2
0)を通じてシフトレジスタ回路(16)をクリアし、
シフトレジスタ回路(16)の出力をrLJとし、ラッ
チ回路(11)へ供給するラッチパルス(d)をストッ
プさせ、ラッチ回路(11)のデジタル出力データを固
定する(第6図参照)。
ル)だけ続くと、シフトレジスタ回路(18)の出力が
rHJとなり、インバータ(19) 、ORゲート(2
0)を通じてシフトレジスタ回路(16)をクリアし、
シフトレジスタ回路(16)の出力をrLJとし、ラッ
チ回路(11)へ供給するラッチパルス(d)をストッ
プさせ、ラッチ回路(11)のデジタル出力データを固
定する(第6図参照)。
そして、フリップフロップ回路(15)の出力(ご)が
「L」になり、再び収束動作を開始するときの動作は前
述した通りである。
「L」になり、再び収束動作を開始するときの動作は前
述した通りである。
なお、クランプ回路はA/D変換後のデジタル値を用い
てクランプ電圧を制御するようなりランプ回路であれば
良く、例えば映像信号の所定部分のデジタル値と基準設
定値との差の値をフィードバックするようなりランプ回
路でもよい。
てクランプ電圧を制御するようなりランプ回路であれば
良く、例えば映像信号の所定部分のデジタル値と基準設
定値との差の値をフィードバックするようなりランプ回
路でもよい。
また、上述実施例においては、収束判定回路をシフトレ
ジスタ回路等を用いて構成したが、これに限らず、カウ
ンタ等の回路素子を用いて構成しても良い。
ジスタ回路等を用いて構成したが、これに限らず、カウ
ンタ等の回路素子を用いて構成しても良い。
更に、収束判定の極性を変える範囲は任意に設定して良
く、収束判定回路の開始及び停止を行わうサイクル値を
任意に設定しても同様の効果がある。
く、収束判定回路の開始及び停止を行わうサイクル値を
任意に設定しても同様の効果がある。
[発明の効果]
以上説明したように、この発明によると、A/D変換さ
れた映像信号の所定部分のデジタル値が基準設定値を中
心とする所定範囲内にあるか否かで異なる極性が出力さ
れる収束判定信号に基づきクランプ電圧の調整制御の開
始または停止を行うように構成したので、クランプ電圧
を自動的に安定させて、クランプ電圧が基準設定値から
ずれることを防止でき、これにより符号化誤りを軽減し
て画像が劣化することを防止することができ、またクラ
ンプ電圧が基準値からずれる度に調整する手間を省くこ
とができる。
れた映像信号の所定部分のデジタル値が基準設定値を中
心とする所定範囲内にあるか否かで異なる極性が出力さ
れる収束判定信号に基づきクランプ電圧の調整制御の開
始または停止を行うように構成したので、クランプ電圧
を自動的に安定させて、クランプ電圧が基準設定値から
ずれることを防止でき、これにより符号化誤りを軽減し
て画像が劣化することを防止することができ、またクラ
ンプ電圧が基準値からずれる度に調整する手間を省くこ
とができる。
第1図はこの発明の一実施例による映像信号クランプ回
路の構成を示すブロック図、第2図はラッチパルスのタ
イミングを示すタイミングチャート図、第3図は実施例
の動作を示す図、第4図は収束判定回路の動作のタイミ
ングを示すタイミングチャート図、’ff15図は本発
明の他の実施例の構成を示す図、第6図は本発明の他の
実施例の動作のタイミングを示すタイミングチャート図
、第7図は従来のクランプ回路の構成を示すブロック図
である。 図中□、(8)はA/Dコンバータ、(11)はクラン
プ電圧調整手段、(15) 、 (16) 。 (17)は収束判定手段である。 なお、図中同一符号は同一または相当部分を示す。
路の構成を示すブロック図、第2図はラッチパルスのタ
イミングを示すタイミングチャート図、第3図は実施例
の動作を示す図、第4図は収束判定回路の動作のタイミ
ングを示すタイミングチャート図、’ff15図は本発
明の他の実施例の構成を示す図、第6図は本発明の他の
実施例の動作のタイミングを示すタイミングチャート図
、第7図は従来のクランプ回路の構成を示すブロック図
である。 図中□、(8)はA/Dコンバータ、(11)はクラン
プ電圧調整手段、(15) 、 (16) 。 (17)は収束判定手段である。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 映像信号が基準設定値と一致するようにクランプ電圧を
制御する映像信号クランプ回路において、映像信号をA
/D変換するA/Dコンバータと、A/Dコンバータに
よりA/D変換された映像信号の所定部分のデジタル値
と基準設定値とを比較してそのデジタル値が基準設定値
を中心とする範囲内にあるか否かで極性の異なる収束判
定信号を出力する収束判定手段と、収束判定手段から出
力される収束判定信号に基づきクランプ電圧の調整制御
の開始または停止を行うクランプ電圧調整手段とを備え
、クランプ電圧を安定することを特徴とする映像信号ク
ランプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1170254A JP2522395B2 (ja) | 1989-06-30 | 1989-06-30 | 映像信号クランプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1170254A JP2522395B2 (ja) | 1989-06-30 | 1989-06-30 | 映像信号クランプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0335666A true JPH0335666A (ja) | 1991-02-15 |
JP2522395B2 JP2522395B2 (ja) | 1996-08-07 |
Family
ID=15901532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1170254A Expired - Lifetime JP2522395B2 (ja) | 1989-06-30 | 1989-06-30 | 映像信号クランプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2522395B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4212002A1 (de) * | 1991-04-09 | 1992-10-15 | Mitsubishi Electric Corp | Videosignal-kemmschaltung |
JPH05173471A (ja) * | 1992-04-17 | 1993-07-13 | Yamaha Corp | 電子楽器 |
DE4244867C2 (de) * | 1991-04-09 | 1996-01-18 | Mitsubishi Electric Corp | Videosignal-Klemmschaltung |
EP0714169A1 (fr) * | 1994-11-25 | 1996-05-29 | STMicroelectronics S.A. | Circuit d'asservissement d'un signal sur une valeur de référence |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01157250A (ja) * | 1987-12-14 | 1989-06-20 | Hitachi Ltd | 小形回転電機の回転子、その製造方法及びその製造装置 |
-
1989
- 1989-06-30 JP JP1170254A patent/JP2522395B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01157250A (ja) * | 1987-12-14 | 1989-06-20 | Hitachi Ltd | 小形回転電機の回転子、その製造方法及びその製造装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4212002A1 (de) * | 1991-04-09 | 1992-10-15 | Mitsubishi Electric Corp | Videosignal-kemmschaltung |
US5341218A (en) * | 1991-04-09 | 1994-08-23 | Mitsubishi Denki Kabushiki Kaisha | Video signals clamping circuit for maintaining DC level of video signals |
DE4244867C2 (de) * | 1991-04-09 | 1996-01-18 | Mitsubishi Electric Corp | Videosignal-Klemmschaltung |
JPH05173471A (ja) * | 1992-04-17 | 1993-07-13 | Yamaha Corp | 電子楽器 |
EP0714169A1 (fr) * | 1994-11-25 | 1996-05-29 | STMicroelectronics S.A. | Circuit d'asservissement d'un signal sur une valeur de référence |
FR2727595A1 (fr) * | 1994-11-25 | 1996-05-31 | Sgs Thomson Microelectronics | Circuit d'asservissement d'un signal sur une valeur de preference |
JPH08228303A (ja) * | 1994-11-25 | 1996-09-03 | Sgs Thomson Microelectron Sa | 信号を基準値に固定する回路 |
US5731771A (en) * | 1994-11-25 | 1998-03-24 | Sgs-Thomson Microelectronics S.A. | Circuit for locking a signal to a reference value |
Also Published As
Publication number | Publication date |
---|---|
JP2522395B2 (ja) | 1996-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3047927B2 (ja) | 映像信号クランプ回路 | |
JPS5946131B2 (ja) | 符号化回路 | |
JPH0335666A (ja) | 映像信号クランプ回路 | |
JPH07131677A (ja) | ビデオ信号のサグ補正回路 | |
JP3610882B2 (ja) | 映像信号処理装置 | |
JPH0335667A (ja) | 映像信号クランプ回路 | |
JPH0322763A (ja) | クランプ回路 | |
JPH0341891A (ja) | デイジタル形位相同期回路 | |
JP3006291B2 (ja) | テレビジョンカメラのアナログ/ディジタル変換装置 | |
JPS63278471A (ja) | ビデオ信号のクランプ回路 | |
JPH04103222A (ja) | アナログ/デジタル変換装置 | |
JPH0323778A (ja) | 映像信号クランプ回路 | |
JPH0360579A (ja) | 映像信号クランプ回路 | |
JP3538082B2 (ja) | 映像信号処理回路 | |
JPH0435367A (ja) | 同期分離装置 | |
JPH0645919A (ja) | 自動ループ制御方法および自動ループ制御装置 | |
JPH1098383A (ja) | 信号変換器 | |
KR940008736B1 (ko) | 시간축 오차 검출회로 | |
JPH05153429A (ja) | クランプ回路 | |
JPH05153431A (ja) | クランプ回路 | |
JPS62277816A (ja) | 符号化回路 | |
JPH0376472A (ja) | クランプ電位補正回路 | |
JPS63155269A (ja) | 映像信号補正回路 | |
JPH01105665A (ja) | 画像フルスケール決定装置 | |
JPH04170271A (ja) | クランプ回路 |