JPH0341891A - デイジタル形位相同期回路 - Google Patents
デイジタル形位相同期回路Info
- Publication number
- JPH0341891A JPH0341891A JP1176282A JP17628289A JPH0341891A JP H0341891 A JPH0341891 A JP H0341891A JP 1176282 A JP1176282 A JP 1176282A JP 17628289 A JP17628289 A JP 17628289A JP H0341891 A JPH0341891 A JP H0341891A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- circuit
- period
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013139 quantization Methods 0.000 claims abstract description 18
- 238000006243 chemical reaction Methods 0.000 claims description 28
- 238000001514 detection method Methods 0.000 claims 1
- 238000004364 calculation method Methods 0.000 abstract description 11
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 10
- 238000000926 separation method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はビデオ信号をディジタル処理するディジタル
ビデオ装置のディジタル形位相同期回路に関する。
ビデオ装置のディジタル形位相同期回路に関する。
［従来の技術］
第３図は例えば１９８０年テレビジョン学会全国大会予
稿集１Ｂ−５（Ｐ３６７．３６８）に示された従来のデ
ィジタルビデオ装置におけるディジタル形位相同期回路
の一例を示す。
稿集１Ｂ−５（Ｐ３６７．３６８）に示された従来のデ
ィジタルビデオ装置におけるディジタル形位相同期回路
の一例を示す。
図において、（１）はアナログビデオ信号をディジタル
データに変換するＡ／Ｄ変換回路、（２）はＡ／Ｄ変換
回路（１）よりディジタルデータ化されたビデオ信号を
処理するディジタル信号処理回路、（３）はアナログビ
デオ信号よりバースト信号期間のパーストゲートパルス
を発生する同期分離回路、（４）は同期分離回路（３）
からのパーストゲートパルスより、バースト信号部分の
データを取り込み位相誤差を演算する位相誤差演算回路
、（５）は位相同期ループを補償する積分回路、（６）
は位相誤差データをアナログ電圧に変換するＤ／Ａ変換
回路、（７）はＤ／Ａ変換回路（６）の出力誤差電圧に
より発振周波数を可変できる変換クロック発生回路（ｖ
ｃｘｏ） 、（ａ）は変換クロック位相を変化させるウ
オブリング回路である。
データに変換するＡ／Ｄ変換回路、（２）はＡ／Ｄ変換
回路（１）よりディジタルデータ化されたビデオ信号を
処理するディジタル信号処理回路、（３）はアナログビ
デオ信号よりバースト信号期間のパーストゲートパルス
を発生する同期分離回路、（４）は同期分離回路（３）
からのパーストゲートパルスより、バースト信号部分の
データを取り込み位相誤差を演算する位相誤差演算回路
、（５）は位相同期ループを補償する積分回路、（６）
は位相誤差データをアナログ電圧に変換するＤ／Ａ変換
回路、（７）はＤ／Ａ変換回路（６）の出力誤差電圧に
より発振周波数を可変できる変換クロック発生回路（ｖ
ｃｘｏ） 、（ａ）は変換クロック位相を変化させるウ
オブリング回路である。
第４図はビデオ信号の量子化範囲を示した図、第５図は
ビデオ信号のバースト信号部分におけるサンプリングポ
イントを示した図、第６図はウオブリングしない場合の
位相比較特性を示した図、第７図はウオブリングした場
合の位相比較特性を示した図である。
ビデオ信号のバースト信号部分におけるサンプリングポ
イントを示した図、第６図はウオブリングしない場合の
位相比較特性を示した図、第７図はウオブリングした場
合の位相比較特性を示した図である。
次に動作について説明する。第３図において、人力ビデ
オ信号をＡ／Ｄ変換回路（１）により、例えば変換クロ
ックをカラーサブキャリアｆｓｃの４倍（４ｆｓｃＪ４
．３Ｍ）Ｉｚ）とし、Ａ／Ｄ変換回路（１）の基準電圧
（リファレンス電圧）をＲｅｆ Ｖとし、第４図のよう
に水平同期信号（Ｈ５ＹＮＣ）の最低レベル（ＳＹＮＣ
ＴＩＰ）から、色信号を含むピークレベルまでのＣレベ
ルを８ ｂｉｔ量子化するものとする。ここで、各１水
平走査内でのサンプリングポイントを一致させるため、
一般に変換クロック位相をバースト位相に対して一定の
位相差となるように制御する。この方法を以下に説明す
る。
オ信号をＡ／Ｄ変換回路（１）により、例えば変換クロ
ックをカラーサブキャリアｆｓｃの４倍（４ｆｓｃＪ４
．３Ｍ）Ｉｚ）とし、Ａ／Ｄ変換回路（１）の基準電圧
（リファレンス電圧）をＲｅｆ Ｖとし、第４図のよう
に水平同期信号（Ｈ５ＹＮＣ）の最低レベル（ＳＹＮＣ
ＴＩＰ）から、色信号を含むピークレベルまでのＣレベ
ルを８ ｂｉｔ量子化するものとする。ここで、各１水
平走査内でのサンプリングポイントを一致させるため、
一般に変換クロック位相をバースト位相に対して一定の
位相差となるように制御する。この方法を以下に説明す
る。
第５図のように、バースト期間でのサンプリングポイン
トは、Ｐ、〜Ｐ４にのようにバースト１周期中に必ず４
点存在する。このデータを同期分離回路（３）からのパ
ーストゲートパルスにより位相誤差演算回路（４）に取
り込む。５ＹＮＣＴＩＰから零レベルまでをａ１バース
ト振巾晶レベルまでをｂ１バースト信号と変換クロック
との位相差をθ、位相差の目標値をθ。とすると、位相
誤差演算回路（４）では次のような演算を行なう。
トは、Ｐ、〜Ｐ４にのようにバースト１周期中に必ず４
点存在する。このデータを同期分離回路（３）からのパ
ーストゲートパルスにより位相誤差演算回路（４）に取
り込む。５ＹＮＣＴＩＰから零レベルまでをａ１バース
ト振巾晶レベルまでをｂ１バースト信号と変換クロック
との位相差をθ、位相差の目標値をθ。とすると、位相
誤差演算回路（４）では次のような演算を行なう。
Ｐ ４Ｊ））ｔａｎθｏ −（１）ただし
Ｐ ａｊ−ｓ＝ ａ ＋ ｂ ｓｉｎθ
−（２）ｐ ４Ｊ−２＝ ａ ＋ ｂ ＣＯＳθ
−（３）Ｐ ４Ｊ−１＝ ａ −ｂ
ｓｉｎθ −（４）Ｐ ４Ｊ
＝ ａ −ｂ ｃｏｓθ −（５）で
ある、したがって、誤差演算結果は次式（６）のしかし
、第６図のように、位相比較特性に、Ａ／Ｄ変換の量子
化精度に起因する不感帯Δθ０が存在する。そこでこの
不感帯Δθ。を小さくするためウオブリング回路（８）
により、バースト信号部分に該当する交換クロックの位
相だけをバースト信号の１周期毎にΔθ。／にずつウオ
ブリングし、誤差演算をに周期毎に行う、したがって位
相特性はバースト信号の１周期毎に次式（７）だけ位相
軸方向にシフトし、ｊ−１からＫまでの加算値と（ただ
し、ｊ−１，２，・・・、ｋ） すなわち、位相誤差の演算は次式（８）となり、Ｅ＝Σ
５ｉｎ（θ−θ。＋Δθｊ） ・・・
（８）ｌ１１ 不感帯はΔθｏ／にとなる。したがって、誤差演算回路
（４）で（８）式より位相誤差Ｅが得られ、積分回路（
６）で積分された後、Ｄ／Ａ変換回路（６〉により位相
誤差電圧とされ、この電圧により変換クロック発振回路
（ＶＣＸＯ） ＜７）が制御される。
−（２）ｐ ４Ｊ−２＝ ａ ＋ ｂ ＣＯＳθ
−（３）Ｐ ４Ｊ−１＝ ａ −ｂ
ｓｉｎθ −（４）Ｐ ４Ｊ
＝ ａ −ｂ ｃｏｓθ −（５）で
ある、したがって、誤差演算結果は次式（６）のしかし
、第６図のように、位相比較特性に、Ａ／Ｄ変換の量子
化精度に起因する不感帯Δθ０が存在する。そこでこの
不感帯Δθ。を小さくするためウオブリング回路（８）
により、バースト信号部分に該当する交換クロックの位
相だけをバースト信号の１周期毎にΔθ。／にずつウオ
ブリングし、誤差演算をに周期毎に行う、したがって位
相特性はバースト信号の１周期毎に次式（７）だけ位相
軸方向にシフトし、ｊ−１からＫまでの加算値と（ただ
し、ｊ−１，２，・・・、ｋ） すなわち、位相誤差の演算は次式（８）となり、Ｅ＝Σ
５ｉｎ（θ−θ。＋Δθｊ） ・・・
（８）ｌ１１ 不感帯はΔθｏ／にとなる。したがって、誤差演算回路
（４）で（８）式より位相誤差Ｅが得られ、積分回路（
６）で積分された後、Ｄ／Ａ変換回路（６〉により位相
誤差電圧とされ、この電圧により変換クロック発振回路
（ＶＣＸＯ） ＜７）が制御される。
［発明が解決しようとする課題］
従来のディジタル形位相同期回路は、以上のように構成
されているので、ウオブリング波形の画像信号への影響
を考慮し、８ｂＨ量子化で実用上充分な不感帯幅ΔθＪ
とするには、２水平走査期間分のバースト信号が必要で
あり、ｌ水平走査期間内では位相同期がとれず、ジッタ
などによる画質劣化を生ずるという問題点があった。
されているので、ウオブリング波形の画像信号への影響
を考慮し、８ｂＨ量子化で実用上充分な不感帯幅ΔθＪ
とするには、２水平走査期間分のバースト信号が必要で
あり、ｌ水平走査期間内では位相同期がとれず、ジッタ
などによる画質劣化を生ずるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、１水平走査期間内で位相同期が確立できるデ
ィジタル形位相同期回路を得ることを目的とする。
たもので、１水平走査期間内で位相同期が確立できるデ
ィジタル形位相同期回路を得ることを目的とする。
［課題を解決するための手段］
この発明に係るディジタル形位相同期回路は、水平同期
信号およびバースト信号期間のみＡ／Ｄ変換回路のリフ
ァレンス電圧を低い電圧に切り換えて量子化するレベル
範囲を狭くし、量子化精度を高めるようにした点を特徴
とする特 ［作用コ この発明におけるＡ／Ｄ変換回路に加えるリファレンス
電圧を切り換える手段は、水平同期信号（Ｈ５ＹＮＣ）
およびパーストゲートより作られたリファレンス電圧切
換パルスにより水平同期信号およびバースト信号期間の
み量子化するレベル範囲が狭くなるようにリファレンス
電圧を切換える。このため当該期間の量子化精度が向上
し、位相誤差演算回路における不感帯幅Δθを小さくで
きるので、１水平走査期間内で位相同期をとることがで
きる。
信号およびバースト信号期間のみＡ／Ｄ変換回路のリフ
ァレンス電圧を低い電圧に切り換えて量子化するレベル
範囲を狭くし、量子化精度を高めるようにした点を特徴
とする特 ［作用コ この発明におけるＡ／Ｄ変換回路に加えるリファレンス
電圧を切り換える手段は、水平同期信号（Ｈ５ＹＮＣ）
およびパーストゲートより作られたリファレンス電圧切
換パルスにより水平同期信号およびバースト信号期間の
み量子化するレベル範囲が狭くなるようにリファレンス
電圧を切換える。このため当該期間の量子化精度が向上
し、位相誤差演算回路における不感帯幅Δθを小さくで
きるので、１水平走査期間内で位相同期をとることがで
きる。
［発明の実施例］
以下、この発明の一実施例を図について説明する。
第１図はこの実施例のディジタル形位相同期回路を示し
たブロック回路図で、符号（１）〜（８）は第３図の従
来例と同一構成部分を示している。図において、（９）
は水平同期信号（Ｈ５ＹＮＣ）およびパーストゲートよ
り、リファレンス電圧切換パルスを発生するリファレン
ス電圧切換パルス発生回路、（１０）はリファレンス電
圧切換パルスによってＡ／Ｄ変換回路のリファレンス電
圧をＲｅｆ Ｖまたは１／２ＲｅｆＶに切り換えるリフ
ァレンス電圧切換スイッチである。
たブロック回路図で、符号（１）〜（８）は第３図の従
来例と同一構成部分を示している。図において、（９）
は水平同期信号（Ｈ５ＹＮＣ）およびパーストゲートよ
り、リファレンス電圧切換パルスを発生するリファレン
ス電圧切換パルス発生回路、（１０）はリファレンス電
圧切換パルスによってＡ／Ｄ変換回路のリファレンス電
圧をＲｅｆ Ｖまたは１／２ＲｅｆＶに切り換えるリフ
ァレンス電圧切換スイッチである。
第２図はこの実施例のＡ／Ｄ変換回路において切換えら
れるビデオ信号の量子化されるレベル範囲ｃ、ｄおよび
リファレンス電圧切換パルスのタイミングを示した図で
ある。
れるビデオ信号の量子化されるレベル範囲ｃ、ｄおよび
リファレンス電圧切換パルスのタイミングを示した図で
ある。
次に動作について説明する。
第１図に示すように、ディジタル形位相同期回路は基本
的に従来と同様の動作をするが、Ａ／Ｄ変換回路（１）
のリファレンス電圧をリファレンス電圧切換スイッチ（
ｌＯ）により、従来と同様のＲｅｆＶと Ｒｅｆ Ｖの
電圧を１／２シた１／２ＲｅｆＶとに切換える。このリ
ファレンス電圧切換パルス（第２図（ｄ）図示）は、ア
ナログビデオ信号から同期分離回路（３）で水平同期信
号およびパーストゲートを検出し、リファレンス電圧切
換パルス発生回路（１０）により水平同期信号（ｌ（５
ＹＮＣ） （第２図（ｂ）図示）の立ち下りからパース
トゲート（第２図（Ｃ）図示）の立ち下りまでのパルス
を発生し、このパルス期間（ＨＩＧＨレベル）のみリフ
ァレンス電圧を１／２Ｒｅｆ Ｖとし、その他のビデオ
信号期間（ｔＯＷレベル）は従来と同様にリファレンス
電圧をＲｅｆ Ｖに切換える。したがって、リファレン
ス電圧切換パルスがＬＯＷレベル期間は、水平同期信号
（Ｈ５ＹＮＣ）の最低レベル（ＳＹＮＣＴＩＰ）から色
信号を含むピークレベルまでのレベル範囲Ｃ（第２図（
ａ）中のＣ）をａ ｂｔｔ量子化するが、リファレンス
電圧切換パルスがＨＩＧＨレベル期間、すなわち水平同
期（）Ｉ ５ＹＮＣ）およびバースト信号期間はその半
分のレベル範囲ｄ（第２図（ａ）中のｄ）を８ｂｉｔ量
子化することになる。この場合、バースト信号のサンプ
ルポイントＰ１〜Ｐ４Ｋ（第５図（ａ）参照）は、映像
信号期間と比較して量子化精度が倍となり、従来例と同
様な期間ウオブリングを行なえば、位相誤差演算回路（
４）における位相比較特性の不感帯幅は従来の半分のΔ
θ。７２にとなる。したがって、半分の水平走査期間で
実用上充分な性能が得られることになり、１水平走査期
間毎の位相同期が可能となる。
的に従来と同様の動作をするが、Ａ／Ｄ変換回路（１）
のリファレンス電圧をリファレンス電圧切換スイッチ（
ｌＯ）により、従来と同様のＲｅｆＶと Ｒｅｆ Ｖの
電圧を１／２シた１／２ＲｅｆＶとに切換える。このリ
ファレンス電圧切換パルス（第２図（ｄ）図示）は、ア
ナログビデオ信号から同期分離回路（３）で水平同期信
号およびパーストゲートを検出し、リファレンス電圧切
換パルス発生回路（１０）により水平同期信号（ｌ（５
ＹＮＣ） （第２図（ｂ）図示）の立ち下りからパース
トゲート（第２図（Ｃ）図示）の立ち下りまでのパルス
を発生し、このパルス期間（ＨＩＧＨレベル）のみリフ
ァレンス電圧を１／２Ｒｅｆ Ｖとし、その他のビデオ
信号期間（ｔＯＷレベル）は従来と同様にリファレンス
電圧をＲｅｆ Ｖに切換える。したがって、リファレン
ス電圧切換パルスがＬＯＷレベル期間は、水平同期信号
（Ｈ５ＹＮＣ）の最低レベル（ＳＹＮＣＴＩＰ）から色
信号を含むピークレベルまでのレベル範囲Ｃ（第２図（
ａ）中のＣ）をａ ｂｔｔ量子化するが、リファレンス
電圧切換パルスがＨＩＧＨレベル期間、すなわち水平同
期（）Ｉ ５ＹＮＣ）およびバースト信号期間はその半
分のレベル範囲ｄ（第２図（ａ）中のｄ）を８ｂｉｔ量
子化することになる。この場合、バースト信号のサンプ
ルポイントＰ１〜Ｐ４Ｋ（第５図（ａ）参照）は、映像
信号期間と比較して量子化精度が倍となり、従来例と同
様な期間ウオブリングを行なえば、位相誤差演算回路（
４）における位相比較特性の不感帯幅は従来の半分のΔ
θ。７２にとなる。したがって、半分の水平走査期間で
実用上充分な性能が得られることになり、１水平走査期
間毎の位相同期が可能となる。
一般にディジタルビデオ信号処理では、映像信号部分を
対象に処理を行なうため、水平同期信号（Ｈ５ＹＮＣ）
、バースト部分のデータは映像に直接影響しない。また
、この部分のディジタルデータを１７２することで映像
信号部分の量子化精度とほぼ一致させることもできる。
対象に処理を行なうため、水平同期信号（Ｈ５ＹＮＣ）
、バースト部分のデータは映像に直接影響しない。また
、この部分のディジタルデータを１７２することで映像
信号部分の量子化精度とほぼ一致させることもできる。
なお、上記実施例では、ディジタル形位相同期回路の場
合について説明したが、量子化後に水平同期信号を検出
する場合やディジタル系でレベル判定するクランプ回路
に適用しても、量子化精度が高精度となる効果が得られ
る。
合について説明したが、量子化後に水平同期信号を検出
する場合やディジタル系でレベル判定するクランプ回路
に適用しても、量子化精度が高精度となる効果が得られ
る。
［発明の効果］
以上のように、この発明によれば、水平同期信号（Ｈ５
ＹＮＣ）およびバースト信号期間のみリファレンス電圧
を低くして量子化範囲を狭くし、電子化精度を高めたの
で、従来と同様のＡ／Ｄ変換回路で１水平走査期間毎に
位相同期が可能となるディジタル形位相同期回路が得ら
れる効果がある。
ＹＮＣ）およびバースト信号期間のみリファレンス電圧
を低くして量子化範囲を狭くし、電子化精度を高めたの
で、従来と同様のＡ／Ｄ変換回路で１水平走査期間毎に
位相同期が可能となるディジタル形位相同期回路が得ら
れる効果がある。
第１図はこの発明に一実施例のブロック回路図、第２図
はこの実施例のビデオ信号の量子化範囲およびタイミン
グを示す図、第３図は従来のディジタル形位相同期回路
のブロック回路図、第４図はこの従来例のビデオ信号の
量子化範囲を示す図、第５図はビデオ信号のバースト信
号部分におけるサンプリングポイントを示した図、第６
図はウオブリングしない場合の位相比較特性図、第７図
はウオブリングした場合の位相比較特性図である。 （１）・・・Ａ／Ｄ変換回路、（３）・・・同期分離回
路、（４）・・・位相誤差演算回路、（７）・・・変換
クロック発生回路、（８）・・・ウオブリング回路、０
）・・・リファレンス電圧切換パルス発生回路、（１０
）・・・リファレンス電圧切換スイッチ。 なお、各図中、同一符号は同一 または相当部分を示す
。
はこの実施例のビデオ信号の量子化範囲およびタイミン
グを示す図、第３図は従来のディジタル形位相同期回路
のブロック回路図、第４図はこの従来例のビデオ信号の
量子化範囲を示す図、第５図はビデオ信号のバースト信
号部分におけるサンプリングポイントを示した図、第６
図はウオブリングしない場合の位相比較特性図、第７図
はウオブリングした場合の位相比較特性図である。 （１）・・・Ａ／Ｄ変換回路、（３）・・・同期分離回
路、（４）・・・位相誤差演算回路、（７）・・・変換
クロック発生回路、（８）・・・ウオブリング回路、０
）・・・リファレンス電圧切換パルス発生回路、（１０
）・・・リファレンス電圧切換スイッチ。 なお、各図中、同一符号は同一 または相当部分を示す
。
Claims (1)
- （１）アナログビデオ信号を所定の変換クロックで量子
化するＡ／Ｄ変換回路と、量子化されたカラーバースト
信号部分のデータからカラーバースト信号の位相と上記
Ａ／Ｄ変換回路に入力される変換クロックの位相との位
相差を検出する位相差検出手段と、上記変換クロックの
位相を可変できる変換クロック発生回路と、上記アナロ
グビデオ信号の水平同期信号およびカラーバースト信号
期間のみ上記Ａ／Ｄ変換回路のリファレンス電圧を低く
し量子化するレベル範囲を狭くして量子化精度を高める
手段とを備えたディジタル形位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1176282A JPH0771300B2 (ja) | 1989-07-07 | 1989-07-07 | デイジタル形位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1176282A JPH0771300B2 (ja) | 1989-07-07 | 1989-07-07 | デイジタル形位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0341891A true JPH0341891A (ja) | 1991-02-22 |
| JPH0771300B2 JPH0771300B2 (ja) | 1995-07-31 |
Family
ID=16010858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1176282A Expired - Fee Related JPH0771300B2 (ja) | 1989-07-07 | 1989-07-07 | デイジタル形位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0771300B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5343017A (en) * | 1992-09-11 | 1994-08-30 | Sansha Electric Manufacturing Co., Ltd. | Arc welder with timed control of arcing recovery and means for reducing weight, size, and power loss in the welder |
| KR100571781B1 (ko) * | 2002-08-13 | 2006-04-18 | 삼성전자주식회사 | 디지털 비디오 시스템의 ａ／ｄ 변환장치 및 방법 |
| CN106331692A (zh) * | 2015-06-15 | 2017-01-11 | 冠捷投资有限公司 | 数字影像的量化范围的判断方法 |
-
1989
- 1989-07-07 JP JP1176282A patent/JPH0771300B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5343017A (en) * | 1992-09-11 | 1994-08-30 | Sansha Electric Manufacturing Co., Ltd. | Arc welder with timed control of arcing recovery and means for reducing weight, size, and power loss in the welder |
| KR100571781B1 (ko) * | 2002-08-13 | 2006-04-18 | 삼성전자주식회사 | 디지털 비디오 시스템의 ａ／ｄ 변환장치 및 방법 |
| CN106331692A (zh) * | 2015-06-15 | 2017-01-11 | 冠捷投资有限公司 | 数字影像的量化范围的判断方法 |
| CN106331692B (zh) * | 2015-06-15 | 2018-01-23 | 冠捷投资有限公司 | 数字影像的量化范围的判断方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0771300B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0299724B1 (en) | Digitally controlled phase locked loop system | |
| FI94691B (fi) | Kellosignaalin generointijärjestelmä | |
| JP3047927B2 (ja) | 映像信号クランプ回路 | |
| US4675724A (en) | Video signal phase and frequency correction using a digital off-tape clock generator | |
| US4686560A (en) | Phase locked loop system including analog and digital components | |
| EP0152922A2 (en) | Method and system for processing digital video signal incorporating phase-correction feature | |
| CA1277724C (en) | Digital phase-locked loops | |
| JPH0620279B2 (ja) | 自動利得制御装置 | |
| AU597969B2 (en) | Frequency division multiplexed analog to digital converter | |
| US6380980B1 (en) | Method and apparatus for recovering video color subcarrier signal | |
| JPH0341891A (ja) | デイジタル形位相同期回路 | |
| US4562456A (en) | Analog-to-digital conversion apparatus including a circuit to substitute calculated values when the dynamic range of the converter is exceeded | |
| US7095452B2 (en) | Clamp circuit for clamping a digital video signal | |
| EP0777391B1 (en) | Apparatus with A/D converter for processing television signal | |
| US4975767A (en) | NTSC/PAL subcarrier based H-lock with color framing and detection | |
| RU2176430C2 (ru) | Способ фазовой синхронизации и устройство для его осуществления | |
| JPS6170861A (ja) | 水平同期検出回路 | |
| US5359368A (en) | Demodulating a line locked digital color television signal | |
| JPS61267480A (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| JP2643247B2 (ja) | デジタル同期検出装置 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JPH0335666A (ja) | 映像信号クランプ回路 | |
| KR910008379B1 (ko) | 텔레비젼의 ntsc 방송방식에 있어서 표준 영상신호 검출회로 | |
| US20050174486A1 (en) | Method and system for processing in a non-line locked system | |
| KR950000207Y1 (ko) | 텔레비젼 수상기의 인터리이브 검출회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |