JP3538082B2 - 映像信号処理回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像信号処理回路
に関し、特に、デジタル階調を損なわず、低価格な部品
で構成できる映像信号処理回路に関する。

【０００２】

【従来の技術】図４は、従来の映像信号処理回路を示
す。従来の映像信号処理回路は、アナログ映像信号４１
（図６の原色信号４１ａまたは色差信号４１ｂ）を基準
電圧４５に基づいてクランプするクランプ回路４２、こ
のクランプ回路４２の出力信号をアナログ−デジタル変
換するＡ／Ｄコンバータ（Analog/Digital Converter）
４３、このＡ／Ｄコンバータ４３の出力値と理想クラン
プ値４８（クランプの基準となる値）とを比較してデジ
タル演算を行うＡＳＩＣ（ Application specificＩ
Ｃ）４４を備えて構成されている。

【０００３】図６は、アナログ映像信号４１とクランプ
パルス（Clamp pulse ）４７のタイミングを示す。図６
を参照して図４の構成の映像信号処理回路の動作を説明
する。クランプ回路４２は、クランプパルス４７のタイ
ミングにより、基準電圧４５に基づいて入力されたアナ
ログ映像信号４１のクランプを行う。クランプ回路４２
でクランプされた映像信号は、基準電圧４６によりバイ
アスされたＡ／Ｄコンバータ４３に入力される。Ａ／Ｄ
コンバータ４３によってＡ／Ｄ変換されたデータは、専
用設計によるＡＳＩＣ４４に入力される。ＡＳＩＣ４４
は、クランプパルス４７の１期間におけるデータと、外
部より供給される理想クランプ値４８とを比較してデジ
タル演算を行う。ＡＳＩＣ４４の出力信号は、不図示の
各処理回路へ出力される。

【０００４】また、従来の他の映像信号処理回路とし
て、特開平７−１３５５７９号公報に示されるものがあ
る。図５は従来の他の映像信号処理回路を示す。この映
像信号処理回路において、入力ビデオ信号Ｖｉが印力さ
れるコンデンサ６１の出力側は、電源ＶＳとグランド間
に直列接続して挿入された第１の電流源６２と第２の電
流源６３との中間接続点に接続されている。この接続点
にはＡ／Ｄコンバータ６４、ローパスフィルタ６５、ペ
デスタルレベル検出回路６６、コンパレータ６７が順次
接続されている。コンパレータ６７の出力は、第１の電
流源６２および第２の電流源６３の制御端子に接続され
ている。

【０００５】図５において、入カビデオ信号Ｖｉは、コ
ンデンサ６１を介してＡ／Ｄコンバータ６４に入力され
る。Ａ／Ｄコンバータ６４によりデジタル信号に変換さ
れたビデオ信号は、ローパスフィルタ６５に入力され、
このローパスフィルタ６５で雑音成分やバースト信号が
減衰される。ローパスフィルタ６５の出力はペデスタル
レベル検出回路６６に入力され、カラーキーパルスＰｋ
のタイミングでバースト期間のＤＣレベルが測定され
る。ペデスタルレベル検出回路６６の出力はコンパレー
タ６７の一方の入力端子に入力され、他方の入力端子に
入力された比較電圧データＤｒと比較される。コンパレ
ータ６７の出力は、第１の電流源６２と第２の電流源６
３の制御端子に接続される。比較電圧データＤｒよりペ
デスタルレベルが低ければコンパレータ６７の出力信号
により第１の電流源１５が導通し、比較電圧データより
ペデスタルレベルが高ければコンパレータ６７の出力信
号により第２の電流源１６が導通する。このように、コ
ンパレータ１４の出力信号により、第１または第２の電
流源の一方が導通することにより、クランプ動作が行わ
れる。

【０００６】

【発明が解決しようとする課題】しかし、従来の映像信
号処理回路によると、以下に列挙する問題がある。ＡＳ
ＩＣ４４を備えた映像信号処理回路では、クランプ回路
４２及びＡ／Ｄコンバータ４３に印加する基準電圧４
５，４６を個別に設けているため、ドリフトが生じて動
作が不安定になる。また、ＡＳＩＣ４４に高速動作が可
能なものを用いなければならないため、映像信号処理回
路のコストアップは避けられない。さらに、Ａ／Ｄコン
バータ４３は、原色信号に対しては理想クランプ値から
上側のデータだけを有効にするため、Ａ／Ｄコンバータ
４３によるデジタル階調の全てを有効利用できず、デジ
タル階調が損なわれる場合がある。例えば、８ビットの
Ａ／Ｄ変換の場合、Ａ／Ｄコンバータ４３では２５６が
得られるが、理想クランプ値を１０階調のレベルにした
場合、デジタル演算を行った後の階調数は、２５６−１
０＝２４６になり、１０階調分が無効になる。

【０００７】また、特開平７−１３５５７９号公報の映
像信号処理回路によると、電流源を用いてクランプを行
っているため、コンデンサと電流源で決まる時定数によ
り、クランプが安定するまでに時間を要する。このた
め、水平走査周波数が低いＮＴＳＣ（National Televis
ion System Committee）方式の映像信号では問題なくと
も、コンピュータの映像信号等のように水平走査周波数
が高いと、クランプ動作が不安定になる。更に、ローパ
スフィルタを用いた場合、Ａ／Ｄコンバータのサンプリ
ング周波数により定数を切り替える必要がある。このた
め、マルチスキャン（multi scanning）型の装置に用い
ようとすると、制御回路等を設けねばならず、回路規模
が大きくなる。また、定数切り替え制御が難しいため、
実用化には課題がある。

【０００８】したがって、本発明の目的は、ドリフトの
低減、安定性の向上、および回路の簡略化が図れ、さら
にＡ／Ｄコンバータによるデジタル階調が損なわれず、
低価格の部品を使用することのできる映像信号処理回路
を提供することにある。

【０００９】本発明は、上記の目的を達成するため、入
力されたアナログ映像信号をクランプ用の電圧に基づい
てクランプするクランプ回路と、前記クランプ回路の出
力信号をデジタル信号に変換するＡ／Ｄコンバータを備
えた映像信号処理回路において、前記アナログ映像信号
の休止期間に前記Ａ／Ｄコンバータより出力される前記
デジタル信号と予め設定した理想クランプ値とを比較
し、この比較結果をアナログ信号に変換して前記クラン
プ回路に前記クランプ用の電圧として印加する帰還手段
を備え、前記理想クランプ値は、前記アナログ映像信号
が原色信号か色差信号かに応じて制御回路より出力され
る予め設定した一定のデジタル値であることを特徴とす
る映像信号処理回路を提供する。

【００１０】この構成によれば、クランプ回路を通した
アナログ映像信号がＡ／Ｄ変換され、そのデジタル信号
と理想クランプ値（デジタル値）とが前記アナログ映像
信号の休止期間に比較され、その比較結果がデジタル値
からアナログ値に変換され、このアナログ信号が帰還電
圧としてクランプ回路に印加される。アナログ電圧をク
ランプ回路に帰還させてクランプを行うことにより、入
力されたアナログ映像信号は理想値にクランプされる。
そして、基準電圧を用いずにクランプを行うことによ
り、クランプ回路のドリフトが抑制され、かつ回路の無
調整化が可能になるほか、アナログ電圧を帰還させてク
ランプするため、Ａ／Ｄ変換後のデジタル階調が損われ
ない。さらに、回路部品に超高速な素子やＡＳＩＣ、ロ
ーパスフィルタ、電流源等を用いないため、マルチスキ
ャンヘの適用が可能になる。また、回路構成が簡略化さ
れ、また低価格の部品が使用できるようになるため、コ
ストダウンが可能になる。さらに、直流電圧によるクラ
ンプが行え、時定数を持たないため、クランプ動作が安
定になる。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は本発明による映像信号処理
回路の一実施の形態を示す。本発明による映像信号処理
回路は、アナログ映像信号１１（原色信号または色差信
号）が入力されるクランプ回路１２、このクランプ回路
１２のアナログの出力信号をデジタル信号に変換するＡ
／Ｄコンバータ１３、このＡ／Ｄコンバータ１３から出
力されるデータをクランプパルス１７（タイミング信
号）のタイミングでラッチするラッチ回路１４、このラ
ッチ回路１４のデジタル出力と理想クランプ値１８（ク
ランプ動作の基準電圧となるデジタル信号値）とを比較
する比較器１５、この比較器１５の出力信号を直流レベ
ルのアナログ信号に変換するＤ／Ａコンバータ１６、ア
ナログ映像信号１１からクランプパルス１７を生成する
ほか、理想クランプ値１８を生成する制御回路２０を備
えて構成されている。また、制御回路２０は、Ａ／Ｄコ
ンバータ１３およびＤ／Ａコンバータ１６に供給するク
ロック信号２１も生成する。後述するように、ラッチ回
路１４、比較器１５、およびＤ／Ａコンバータ１６によ
り、帰還系（帰還手段）が形成されている。

【００１２】図２は図１の映像信号処理回路の動作タイ
ミングを示し、図３はクランプパルス１７と近傍の信号
を拡大した動作タイミングを示す。図１〜図３を参照し
て本発明の映像信号処理回路の動作について説明する。
クランプ回路１２に入力されたアナログ映像信号１１
（図２の原色信号１１ａまたは色差信号１１ｂ）は、制
御回路２０から与えられるクランプパルス１７のタイミ
ングでＤ／Ａコンバータ１６から供給されるアナログの
帰還電圧（直流電圧）１９によりクランプ（但し、第１
回目のクランプは、クランプ回路１２に設定されている
暫定値、またはＤ／Ａコンバータ１６側から与えられる
仮の値により行う）された後、Ａ／Ｄコンバータ１３へ
送られる。Ａ／Ｄコンバータ１３はクランプ回路１２の
出力信号をＡ／Ｄ変換し、このデジタル信号を不図示の
処理回路へ出力すると同時に、ラッチ回路１４へ出力す
る。

【００１３】ラッチ回路１４は、クランプパルス１７の
タイミングでＡ／Ｄコンバータ１３からのデータをラッ
チする。ラッチ回路１４にラッチされたデータは、制御
信号２２によってクランプパルス１７のタイミングで比
較器１５へ送出される。

【００１４】比較器１５は、制御回路２０から与えられ
る理想クランプ値１８（１６進数で与えられる）とラッ
チ回路１４らのラッチデータをクランプパルス１７のタ
イミングで比較し、その結果（デジタル値）をＤ／Ａコ
ンバータ１６へ出力する。Ｄ／Ａコンバータ１６は、ク
ランプパルス１７のタイミングで比較器１５からのデジ
タル出力を直流（ＤＣ）レベルのアナログ電圧に変換
し、これを帰還電圧１９としてクランプ回路１２に印加
する。クランプ回路１２は、図３に示すように、クラン
プパルス１７の立ち下がりに同期して理想クランプ値１
８のレベルでクランプし、前回のクランプを修正した出
力信号（図３では、映像信号・色差信号）を発生する。
以後、同様にして前回の結果に基づいて次回のクランプ
を実行する。以上のように、ラッチ回路１４、比較器１
５及びＤ／Ａコンバータ１６からなる系は帰還手段を形
成し、アナログ映像信号１１を常に理想クランプ値１８
にクランプできるようになる。

【００１５】ここで、理想クランプ値１８の設定例につ
いて説明する。 （１）Ａ／Ｄ変換が８ビット階調（階調数＝２５６）で
入力信号が原色信号の場合、原色信号の理想クランプ値
１８は１６進数の「００Ｈ」（１０進数の０）である。
比較器１５は「００Ｈ」とラッチ回路１４からのデータ
を比較し、この比較結果に基づいてクランプ回路１２を
動作させることにより、理想のクランプが行われる。す
なわち、理想クランプ値１８として指定された「００
Ｈ」と、ラッチ回路１４の出力データの内の最下位のビ
ット値とのずれが比較演算され、その値がＤ／Ａコンバ
ータ１６によりアナログ信号に変換され、クランプ回路
１２のクランプレベルが理想クランプ値１８でクランプ
されるように変更される。

【００１６】（２）次に、Ａ／Ｄ変換が８ビット階調で
入力信号が色差信号の場合、色差信号の理想クランプ値
１８は、Ａ／Ｄコンバータ１３のダイナミックレンジ
（１０進数で２５６）の１／２である。８ビットの場
合、偶数階調になるため、その値は１６進数の「７Ｆ
Ｈ」（１０進数の１２７）か「８０Ｈ」（１０進数の１
２８）となる。この理想クランプ値１８は処理回路の仕
様に合わせて規定する。仮に「７ＦＨ」を理想クランプ
値１８と規定した場合、比較器１５は「７ＦＨ」とラッ
チ回路１４でラッチしたデータとを比較し、この比較結
果に基づいてクランプ回路１２を動作させれば、理想の
クランプが行われる。

【００１７】なお、上記実施の形態において、ラッチ回
路１４および比較器１５を１チップマイクロコンピュー
タ等を用いた構成にすることもできる。この構成では、
理想クランプ値１８の設定も前記１チップマイクロコン
ピュータにより行えるようになる。

【００１８】

【発明の効果】以上説明した通り、本発明の映像信号処
理回路によれば、Ａ／Ｄコンバータによりデジタル変換
されたデータと予め設定した理想クランプ値を比較し、
この比較結果をアナログ信号に変換して前記クランプ回
路に前記クランプ用の電圧として印加する帰還手段を備
えた構成にしたので、入力されたアナログ映像信号は、
理想値にクランプされる。そして、クランプのために基
準電圧を用いていないので、クランプ回路のドリフトが
抑制され、かつ回路の無調整化が可能になる。そして、
回路に時定数を持たないので、安定したクランプ動作が
可能になる。

【００１９】また、アナログ電圧をクランプ回路に帰還
して理想クランプ値にクランプしたものを再度Ａ／Ｄ変
換するため、８ビットであれば常に２５６階調が得られ
るため、Ａ／Ｄコンバータによるデジタル階調が損われ
ない。さらに、高い周波数の映像信号ドットクロックが
入力された場合でも演算処理時間に余裕ができるため、
超高速の素子やＡＳＩＣ、電流源、ローパスフィルタ等
を用いず、汎用の部品を用いて構成できるので、回路の
簡略化およびコストダウンが可能になる。

【図面の簡単な説明】

【図１】本発明の映像信号処理回路の一実施の形態を示
すブロック図である。

【図２】図１の映像信号処理回路の各部の動作を示すタ
イミングチャートである。

【図３】図１の映像信号処理回路におけるクランプパル
スと近傍の信号を拡大して示したタイミングチャートで
ある。

【図４】従来の映像信号処理回路を示すブロック図であ
る。

【図５】従来の他の映像信号処理回路を示す回路図であ
る。

【図６】図４の映像信号処理回路の各部の波形を示すタ
イミングチャートである。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/14 - 5/217

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 入力されたアナログ映像信号をクランプ
   用の電圧に基づいてクランプするクランプ回路と、前記
   クランプ回路の出力信号をデジタル信号に変換するＡ／
   Ｄコンバータを備えた映像信号処理回路において、 前記アナログ映像信号の休止期間に前記Ａ／Ｄコンバー
   タより出力される前記デジタル信号と予め設定した理想
   クランプ値とを比較し、この比較結果をアナログ信号に
   変換して前記クランプ回路に前記クランプ用の電圧とし
   て印加する帰還手段を備え、 前記理想クランプ値は、前記アナログ映像信号が原色信
   号か色差信号かに応じて制御回路より出力される予め設
   定した一定のデジタル値であ ることを特徴とする映像信
   号処理回路。
2. 【請求項２】 前記帰還手段は、前記Ａ／Ｄコンバータ
   の前記デジタル信号を前記休止期間にラッチするラッチ
   回路と、 前記ラッチ回路のラッチ信号と前記理想クランプ値とを
   比較する比較回路と、 前記比較回路による比較結果を直流レベルのアナログ信
   号に変換して前記クランプ用の電圧として前記クランプ
   回路に印加するＤ／Ａコンバータを備えることを特徴と
   する請求項１記載の映像信号処理回路。
3. 【請求項３】 前記比較回路は、前記アナログ映像信号
   が原色信号であるとき、前記理想クランプ値を前記アナ
   ログ映像信号の０レベル値に設定することを特徴とする
   請求項２記載の映像信号処理回路。
4. 【請求項４】 前記比較回路は、前記アナログ映像信号
   が色差信号であるとき、前記理想クランプ値を前記Ａ／
   Ｄコンバータのダイナミックレンジの１／２の値に設定
   することを特徴とする請求項２記載の映像信号処理回
   路。