KR100305178B1 - 화상 일그러짐 없는 디스플레이 유니트의 편향보정회로 - Google Patents

화상 일그러짐 없는 디스플레이 유니트의 편향보정회로 Download PDF

Info

Publication number
KR100305178B1
KR100305178B1 KR1019980020226A KR19980020226A KR100305178B1 KR 100305178 B1 KR100305178 B1 KR 100305178B1 KR 1019980020226 A KR1019980020226 A KR 1019980020226A KR 19980020226 A KR19980020226 A KR 19980020226A KR 100305178 B1 KR100305178 B1 KR 100305178B1
Authority
KR
South Korea
Prior art keywords
signal
digital
circuit
peak
correction
Prior art date
Application number
KR1019980020226A
Other languages
English (en)
Other versions
KR19990006554A (ko
Inventor
오사무 오나카
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990006554A publication Critical patent/KR19990006554A/ko
Application granted granted Critical
Publication of KR100305178B1 publication Critical patent/KR100305178B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/185—Maintaining dc voltage constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/223—Controlling dimensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Television Scanning (AREA)

Abstract

개시된 내용은, 요크를 갖는 디스플레이유니트 상에 디스플레이된 화상의 일 그러짐을 보정하기 위한 보정회로에 관한 것이다. 이 보정회로는 화상의 일그러짐 을 보정하기 위해 요크전류를 제어한다. 상기 보정회로는, 화상의 보정 값을 표시 하는 편향보정데이터에 따라서 디지털편향보정신호를 발생하는 제 1발생부를 포함 한다. 제 2발생부는, 가변전압에 기초한 요크전류를 제어하기 위해 PWM펄스신호에 따라서 가변전압(+B전압)을 발생한다. 피크홀드회로는 피크전압을 표시하는 피크 전압신호를 생성하기 위해 가변전압에 기초한 플라이백펄스의 피크전압을 홀드한 다. A/D변환기회로는 피크전압신호를 디지털피크신호로 변환한다. PWM부는 디지털편향보정신호와 디지털피크신호에 따라서 상술한 PWM펄스신호를 생성한다.

Description

화상 일그러짐 없는 디스플레이유니트의 편향보정회로
본 발명은 디스플레이유니트의 편향보정회로에 관한 것이다.
일반적으로, 디스플레이유니트는, 화상 또는 영상을 디스플레이하는 음극선 관을 포함한다. 이 디스플레이유니트에서는, 화상의 일그러짐을 피하기가 어렵다. 화상의 일그러짐을 보정하기 위해, 디스플레이유니트는 화상의 일그러짐을 보정하 기 위한 보정회로를 가질 것이다.
종래의 보정회로에는, 편향보정데이터가 공급된다. 이 종래의 보정회로는 편 향보정데이터를 아날로그 보정신호로 변환한다. 종래의 보정회로는 편향보정전압 신호를 생성한다. 더욱이, 종래의 보정회로는 디스플레이유니트의 수평주파수에 따라 고전압신호를 생성한다. 이 고전압신호는 편향보정전압신호에 기초하여 보정된 전압신호로 보정된다. 보정된 전압신호에 의해, 화상 일그러짐을 보정하기 위해, 수평요크의 전류에 대해 제어가 행해진다.
그러나, 이하에서 설명된 바와 같이, 종래의 보정회로에서는 높은 정확도로 화상 일그러짐을 보정하기가 어렵다.
본 발명의 이해를 돕기 위해, 우선, 제1도를 참조하여, 종래의 편향보정회로 를 설명한다. 도시된 보정회로는 화상이 디스플레이되는 음극선관을 가지는 디스 플레이유니트와 조합하여 사용된다. 이 보정회로는 화상의 일그러짐을 보정하기 위한 것으로, 편향보정데이터를 아날로그 보정데이터로 변환하는 디지털-아날로그 (D/A)변환기(11)를 포함한다. 편향보정데이터는 CPU(도시하지 않음)로부터 D/A변환기(11)로 공급된다. 아날로그 보정데이터는 D/A변환기(11)로부터 편향발생회로(12)로 전달된다. 아날로그 보정데이터에 따라, 편향발생회로(12)는 편향보정전압신호를 수직동기신호와 동기되게 발생한다. 이 편향보정전압신호는 톱니 파형의 형태이다. 편향보정전압신호는, 예를 들어, 톱니파의 형태를 가진다. 이 편향보정전압신호는 가산기회로(13)로 공급된다.
상기 보정회로는, 수평구동펄스신호가 공급되는 수평구동회로(14)를 더 포함한다. 이 수평구동회로(14)는 수평구동펄스신호에 응답하여 수평요크(15)를 구동한다. 고전압발생회로(16)는 고전압신호를 공급받는다. 비교기회로(17)로부터 출력된비교결과신호에 응답하여, 고전압발생회로(16)는 수평주파수를 가지는 고전압을 발생한다. 이 고전압은 이하에서 '+B전압'이라고 한다. 이 +B전압은 수평요크(15)에 흐르는 요크전류를 제어하기 위해 사용한다.
피크검출회로(18)는 +B전압에 기초한 플라이백펄스를 공급받는다. 이 피크검출회로(18)는 플라이백펄스의 피크전압을 검출하거나 홀드하여, 피크전압을 가지는 피크전압신호를 생성한다. 이 피크전압신호는 가산기회로(13)에 공급된다. 상술한 바와 같이, 가산기회로(13)는 편향보정전압신호를 더 공급받는다. 가산기회로(13)는, 피크전압신호와 편향보정전압신호의 합을 계산하여, 합전압신호를 생성한다. 이 합전압신호는 오차증폭기회로(19)에 공급된다.
CPU는 수평방향의 화상 사이즈를 제어하기 위해 사용하는 수평사이즈데이터를 생성한다. 이 수평사이즈데이터는 D/A변환기(도시되지 않음)에 의해, 수평사이즈전압으로 변환된다. 오차증폭기회로(19)에 수평사이즈전압이 공급된다. 오차증폭기회로(19)는, 합전압신호와 수평사이즈신호간의 오차를 계산하여, 비교기회로(17)로 공급되는 오차전압신호를 생성한다. 이 오차전압신호는 수평사이즈정보 및 편향보정정보를 가진다.
톱니파발생회로(20)는 톱니파신호를 수평동기신호에 동기되게 발생하여, 비교기회로(17)에 공급한다. 비교기회로(17)는 오차전압신호와 톱니파신호를 비교해서, 비교결과신호로서 PWM펄스신호를 생성한다. 보다 상세하게는, 비교기회로(17)는, 오차전압신호에 따라 톱니파신호를 분할하여, 고전압발생회로(16)를 구동하기위해 사용하는 PWM펄스신호를 생성한다.
상술한 바와 같이, 오차전압신호는 수평사이즈정보와 편형보정정보를 가진다. 그래서, PWM펄스신호는 수평사이즈정보 및 편향보정정보에 기초해서 가변하는가변듀티비(duty ratio)를 가진다. +B전압이 가변듀티비에 의존하는 한, +B전압은 수평사이즈정보 및 편향보정정보에 의존한다.
상술한 내용에서 쉽게 알 수 있듯이, 도시된 보정회로는 아날로그 회로들로 구성되어 있다. 보다 상세하게는, 편향발생회로(12)와 오차증폭기회로(19)의 각각은 아날로그 회로로 구성되어 있다. 보정회로는 트랜지스터들 및 레지스터들과 같은 복수개의 전기소자들을 갖는다. 전기소자들의 각각은 제조 시에 불가피하게 소자 분산 현상을 겪는다. 이 소자 분산에 의해, 편향보정값들 사이에 오프셋이 생긴다. 보다 상세하게는, 편향보정값이 소자 분산에 기초해서 서로 다르다. 그 결과, 편향발생회로 및 오차증폭기회로(19)가 아날로그 회로로 구성되어 있는 경우에는 높은 정확도로 화상 일그러짐을 보정하기가 어렵다.
더욱이, 노이즈 또는 리플이 D/A변환기회로(11)에서 출력된 아날로그 보정데이터에 부가되는 경우, 신호 대 노이즈(S/N)비가 편향보정전압신호에서 나빠지게 된다. 이와 비슷하게, 편향보정전압신호 및 오차전압신호의 각각은 노이즈에 영향을 받아, S/N비가 보정회로에서 나빠질 수 있다.
어쨌든, 제1도에 도시된 보정회로에서는 높은 정확도로 화상의 일그러짐을 보정하기가 어렵다.
따라서, 본 발명의 목적은 높은 정확도로 화상의 일그러짐을 보정할 수 있는 보정회로를 제공하는데 있다.
본 발명의 다른 목적들은 이하의 설명에 의해 분명해질 것이다.
제1도는 종래의 보정회로의 블록도이며,
제2도는 본 발명의 일 실시예에 따른 보정회로의 블록도이며,
제3도는 제2도에 도시한 보정회로의 동작을 설명하기 위한 블록도이며,
제4도는 제2도에 도시한 보정회로에서 생성된 PWM 펄스를 설명하기 위한 도이며,
제5도는 제2도에 도시한 보정회로의 제 1실시예의 회로도이며,
제6도는 제2도에 도시한 보정회로의 제 2실시예의 회로도이다.
본 발명 요지의 설명으로, 보정회로가 요크를 갖는 디스플레이유니트에 디스플레이되는 화상의 일그러짐을 보상하기 위한 것임이 이해될 것이다. 보상회로는 요크전류를 제어하여 화상의 일그러짐을 보정한다.
본 발명에 따른 보정회로는, (A) 화상의 보정값을 나타내는 편향보정데이터 에 따라 디지털편향보정신호를 발생하는 제 1발생수단, (B) PWM펄스신호에 따라 가 변전압을 발생하여, 가변전압에 기초하여 요크전류를 제어하는 제 2발생수단, (C) 가변전압에 기초하여 플라이백펄스의 피크전압을 홀드하여, 피크전압을 나타내는 피크전압신호를 생성하는 피크홀드수단, (D) 피크전압신호를 디지털피크신호로 변환하는 A/D변환기수단, 및 (E) 디지털편향보정신호와 디지털피크신호에 따라 PWM펄 스신호를 생성하는 PWM수단을 포함한다.
제2도를 참조하여, 본 발명의 바람직한 실시예에 따른 보정회로를 설명한다. 도시된 보정회로는 제1도에 도시된 보정회로와 구조가 다르며, 그래서 참조번호 30으로써 새로 표시된다. 이 보정회로(30)는, 제1도에서와 비슷한 참조부호로 표시되고 비슷하게 이름 붙여진 신호들로 동작할 수 있는 비슷한 부분들을 포함한다. 보정회로(30)는, 디지털 편향보정데이터발생회로(31), 디지털 가산기회로(32), 위상비교기회로(33), 디코더회로(34) 및 아날로그-디지털(A/D)변환기회로(35)를 더 포함한다.
디지털 편향보정데이터발생회로(31)는, 편향보정값을 나타내는 디지털편향보정신호를 발생한다. 이 디지털편향보정신호는 디지털 가산기회로(32)로 공급된다. 제1도와 관련하여 설명된 것처럼, 피크홀딩회로(18)는 플라이백펄스에 따라 피크전압신호를 발생한다. 이 피크홀딩회로(18)는 피크전압신호를 A/D회로(35)에 공급하고, A/D회로(35)는 피크전압신호를 디지털피크신호로 변환한다. 디지털 피크신호는 디지털 가산기회로(32)로 공급된다.
디지털 가산기회로(32)는, 디지털편향보정신호와 디지털피크신호의 합을 계산하여, 위상비교기회로(33)로 공급되는 디지털합신호를 생성한다. 위상비교기회로 (33)에는, 수평방향의 화상사이즈를 나타나는 디지털수평사이즈신호가 더 공급된다. 위상비교기회로(33)는 디지털합신호와 디지털수평사이즈신호를 비교하여, 디지털합신호와 디지털수평사이즈신호간의 위상차를 나타내는 위상차신호를 생성한다. 디코더회로(34)는 위상차신호에 응답하여 PWM펄스신호를 생성하고, 이 PWM펄스신호를 고전압발생회로(16)에 공급한다. 제1도와 관련하여 설명된 것처럼, 고전압발생회로(16)는 PWM펄스신호에 따라 +B전압을 발생한다.
제2도에 더하여 제3도를 참조하면, 디지털편향보정신호를 Dc = Dc1, Dc2, Dc3, ‥‥, Dcn으로 나타낼 수 있으며, 여기서 n은 8보다 작지 않은 양의 정수이다. 즉, 디지털편향보정신호는 적어도 8비트로 구성되어 있다. 또한, 디지털피크신호는 DF= Dfl, Df2, Df3,‥‥‥, Dfn으로 나타낼 수 있다. A/D변환기회로(35)는 수평동기주파수에 의존하는 클럭주파수를 갖는 샘플링클럭으로 동작한다. 보다 상세하게는, 클럭주파수는 수평동기주파수의 4배보다 작지 않다. 이 A/D변환기회로(35)는 8비트 보다 작지 않은 해상도를 갖는다. 디지털 가산기회로(32)는 DA= Dc+DF로 주어진 디지털합신호를 생성한다.
디지털수평사이즈신호는 Ds = Ds1, Ds2, Ds3,‥‥‥, Dsn으로 나타낼 수 있다.
그래서, 위상 비교기회로는 DH=Ds-DA로 주어진 위상차신호를 생성한다. 디코더회로(34)는 위상차신호에 따라 PWM 펄스신호의 듀티비를 제어한다. 보다 상세하게는, 디코더회로(34)는 제4도에 "듀티(DUTY)"로 표기된 PWM듀티특성을 가진다. 위상차신호는, 제4도에 도시된 바와 같은 DH1로 표시하기로 한다. 디코더회로(34)는 DH1과 DUTY의 제 1교차점에 트레일링에지를 갖는 PWM펄스신호를 생성한다. 이와 비슷하게, 디코더회로(34)는, 위상차신호가 제4도에 도시된 바와 같은 DH2로 표시될 때, DH2와 DUTY의 제 2교차점에 트레일링에지를 갖는 PWM펄스신호를 생성한다. 위상차신호가, 제4도에 도시된 바와 같은 DH3으로 표시될 때, 디코더회로(34)는 DH3과 DUTY의 제 3교차점에 트레일링에지를 갖는 PWM펄스신호를 생성한다.
제5도를 참조하여, 제2도에 도시된 보정회로(30)의 제 1예를 설명한다. 제5도에서, 마이크로컴퓨터(41)는 피크홀드회로(18) 및 고전압발생회로(16)에 접속되어 있다. 마이크로컴퓨터(41)는, 각각이 제2도에 도시된 A/D변환기회로(35) 및 디코더회로(34)를 포함한다. 제5도에서, 디코더회로(34)는 PWM출력회로로 불리어질 수 있다. 마이크로컴퓨터(41)는 제2도에 도시된 디지털 편향보정데이터발생회로 (31), 디지털 가산기회로(32) 및 위상비교기회로(33)로서 동작 가능한 기능블록 (42)을 포함한다. 이 마이크로컴퓨터(41)는 입출력(I/O)포트(43)와 클럭발생기(44)를 더 포함한다. 클럭발생기(44)는, 수평사이즈의 스텝이동값에 해당하는 클럭주기를 갖는 클럭신호를 발생한다. 도시된 본 예에서, 클럭신호는 200MHz의 클럭주파수를 갖는다.
17인치 음극선관의 경우, 수평사이즈는 약 32cm이다. 클럭주파수가 200HMz이고, 수평동기주파수가 100kHz일 때, 스텝이동값은 다음과 같이 나타낼 수 있다:
320mm/2 × (1/200MHz)/(1/100kHz) = 0.08mm
제2도와 관련하여 설명한 것처럼, 피크홀드회로(18)는 플라이백펄스에 따라 피크전압신호를 발생한다. 피크전압신호는 마이크로컴퓨터(41)로 공급된다. 마이크로컴퓨터(41)에서, A/D변환기회로(35)는 피크전압신호를 디지털피크신호를 변환하여, 이 디지털피크신호를 기능블록(42)으로 공급한다.
키보드에 의해, 마이크로컴퓨터(41)에는 편향보정값과 수평사이즈신호를 나타내는 제어커맨드가 공급된다. 마이크로컴퓨터(41)는 이 제어커맨드를 I/0포트 (43)로 수신한다. I/0포트(43)는 제어커맨드를 기능블록(42)으로 전달한다. 제어커맨드에 따라, 기능블록(42)은 다음으로 주어진 디지털편향보정값을 계산한다:
[수학식 1]
aX4+ bX2+ cX + d (1)
여기서 a는 사이드-핀코너보정값이며, b는 사이드-핀보정값이며, c는 사다리형보정값이고, d는 수평사이즈보정값이다.
기능블록(42)은 디지털편향보정신호로서 디지털 편향보정값을 생성한다. 기능블록(42)은 디지털편향보정신호와 디지털피크신호의 합을 계산해서 디지털합신호를 생성하다. 기능블록(42)은 디지털합신호와 디지털수평사이즈신호를 비교하여 위상차신호를 생성한다. PWM출력회로(34)는 위상차신호에 따라 PWH 펄스신호를 생성하고, 이 PWM펄스신호를 고전압발생회로(16)에 공급한다.
제6도를 참조하여, 제2도에 도시된 보정회로(30)의 제 2예를 설명한다. 제6도에서, 논리회로(51)는 피크홀드회로(18)와 고전압발생회로(16)에 접속되어 있다. 이 논리회로(51)는 CPU(53)에 접속되어 있는 디지털신호프로세서(DSP)(52)에 더 접속되어 있다.
논리회로(51)는 제2도에 도시된 A/D변환기회로(35)와 디코더회로(34)를 포함한다. 제6도에서, 디코더회로(34)는 PWM출력회로라고 불리어질 수 있다. 논리회로 (51)는 나중에 설명될 PLL회로(54)를 더 포함한다. 디지털신호프로세서(52)는, 제2도에 도시된 디지털 편향보정데이터발생회로(31), 디지털 가산기회로(32) 및 위상비교기회로(33)로서 동작 가능하다.
키보드에 의해, CPU(53)에 편향보정값과 수평사이즈신호를 나타내는 제어커맨드가 공급된다. 제어커맨드에 따라, CPU(53)는 디지털신호프로세서(52)로 공급되는 전술한 수학식 1을 생성한다. 논리회로(51)에서, A/D변환기회로(35)는 피크전압신호를 디지털피크신호로 변환한다. 논리회로(51)는 이 디지털피크신호를 디지털신호프로세서(52)로 공급한다. 디지털 신호 프로세서(52)가 디지털 편향보정데이터 발생회로(31), 디지털 가산기회로(32) 및 위상 비교기회로(33)로 동작 가능한 한, 디지털신호프로세서(52)는 제2도와 관련하여 설명한 방식과 비슷한 방식으로 위상차신호를 생성한다. 이 위상차신호는 PWM제어신호로서 논리회로(51)에 공급된다.
PLL회로(54)는 수평동기신호를 공급받아, 수평동기신호와 동기되는 펄스주기를 갖는 PLL펄스신호를 생성한다. 이 펄스주기는 수평사이즈의 스텝이동값에 의존한다. 도시된 실시예에서, 펄스신호는 200MHz의 펄스주파수를 가진다. PLL펄스신호에 응답하여, PWM출력회로(34)는 PWM제어신호에 따라 PWM펄스신호를 생성하여, 이 PWM 펄스신호를 고전압발생회로(16)에 공급한다.
지금까지 본 발명은 바람직한 실시예에 관련하여 설명되었으나, 이 기술분야의 숙련자들은 본 발명이 다양한 방식들로 쉽사리 실현할 수 있을 것이다.
본 발명에 의한 보정회로가, 요크를 갖는 디스플레이유니트 상에 디스플레이된 화상의 일그러짐을 보정 한다는 것을 이해할 수 있다. 보정회로는 화상의 일그러짐을 보정하기 위해 요크전류를 제어한다.

Claims (4)

  1. 요크를 갖는 디스플레이유니트 상에 디스플레이되는 화상의 일그러짐을 보정하고, 화상의 일그러짐을 보정하기 위해 요크전류를 제어하는 보정회로에 있어서, 상기 화상의 보정값을 나타내는 편향보정데이터에 따라 디지털편향보정신호를 발생하는 제1발생수단; PWM펄스신호에 따라 가변전압을 발생하여, 상기 가변전압에 기초하여 상기 요크전류를 제어하는 제 2발생수단; 상기 가변전압에 기초하여 플라이백펄스의 피크전압을 홀드하여, 피크전압을 나타내는 피크전압신호를 생성하는 피크홀드수단; 상기 피크전압신호를 디지털피크신호로 변환하는 A/D변환기수단; 및 상기 디지털편향보정신호와 상기 디지털피크신호에 따라 상기 PWM펄스신호를 생성하는 PWM수단을 포함하는 보정회로.
  2. 제1항에 있어서, 상기 PWM수단은, 상기 디지털편향보정신호와 상기 디지털피크신호의 합을 계산하여 디지털합신호를 생성하는 가산기수단; 상기 화상의 사이즈를 나타내는 디지털사이즈신호와 상기 디지털합신호를 비교하여, 상기 디지털합신호와 상기 디지털사이즈신호간의 위상차를 나타내는 위상차신호를 생성하는 위상비교기수단; 및 상기 위상차신호에 응답하여 상기 PWM펄스신호를 출력하는 출력수단을 포함하는 보정회로.
  3. 제2항에 있어서, 논리회로가, 상기 A/D변환기수단과 상기 출력수단으로 구성되고, 디지털신호프로세서가, 상기 제 1발생수단, 상기 가산기수단 및 상기 위상비교기수단으로 구성되는 보정회로.
  4. 제1항에 있어서, 마이크로컴퓨터가, 상기 제1 및 제 2 발생수단, 상기 A/D변환기수단 및 상기 PWM수단으로 구성되는 보정회로.
KR1019980020226A 1997-06-02 1998-06-01 화상 일그러짐 없는 디스플레이 유니트의 편향보정회로 KR100305178B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9143956A JPH10336477A (ja) 1997-06-02 1997-06-02 偏向補正処理回路
JP9-143956 1997-06-02

Publications (2)

Publication Number Publication Date
KR19990006554A KR19990006554A (ko) 1999-01-25
KR100305178B1 true KR100305178B1 (ko) 2001-11-22

Family

ID=15350970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020226A KR100305178B1 (ko) 1997-06-02 1998-06-01 화상 일그러짐 없는 디스플레이 유니트의 편향보정회로

Country Status (5)

Country Link
US (1) US6118232A (ko)
JP (1) JPH10336477A (ko)
KR (1) KR100305178B1 (ko)
CN (1) CN1119014C (ko)
TW (1) TW477999B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080197664A1 (en) * 2005-04-29 2008-08-21 Lowry Graeme W Vehicle covering structure

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53109152A (en) * 1977-03-04 1978-09-22 Nec Corp Dc power control circuit
JPS5475525A (en) * 1977-11-30 1979-06-16 Hitachi Ltd Electric source device
JPS5976171A (ja) * 1982-10-21 1984-05-01 Nec Corp スイツチング電源
US4675580A (en) * 1985-09-30 1987-06-23 Rca Corporation Parabolic voltage generating circuit
JPS62171280A (ja) * 1986-01-24 1987-07-28 Hitachi Ltd 水平出力回路用電源回路
JPS63310276A (ja) * 1987-06-12 1988-12-19 Victor Co Of Japan Ltd 水平偏向出力回路の電源回路
JP2611287B2 (ja) * 1987-12-10 1997-05-21 株式会社リコー 電源装置
JP2535395B2 (ja) * 1988-12-23 1996-09-18 株式会社日立製作所 画像表示装置
JPH07104656B2 (ja) * 1989-02-21 1995-11-13 株式会社東芝 水平偏向回路
US4956586A (en) * 1989-03-03 1990-09-11 Hewlett-Packard Company Frequency independent CRT horizontal sweep generator having current feedback and improved pincushion correction circuitry
JPH04324763A (ja) * 1991-04-24 1992-11-13 Mitsubishi Electric Corp オートスキャン水平偏向装置
JPH05183769A (ja) * 1992-01-08 1993-07-23 Matsushita Electric Ind Co Ltd 水平偏向回路
JP3395080B2 (ja) * 1992-02-24 2003-04-07 日立照明株式会社 電源回路
JPH05236736A (ja) * 1992-02-24 1993-09-10 Hitachi Lighting Ltd 電源回路
JPH05336394A (ja) * 1992-05-29 1993-12-17 Matsushita Electric Ind Co Ltd 縦ピンクッション補正回路
JPH0638513A (ja) * 1992-07-21 1994-02-10 Nec Home Electron Ltd 高力率電源回路
JPH06303061A (ja) * 1993-04-16 1994-10-28 Sony Corp 電子機器の調整装置
TW370664B (en) * 1995-06-26 1999-09-21 Mitsubishi Electric Corp Device for controlling a horizontal raster display width
KR970058038A (ko) * 1995-12-08 1997-07-31 배순훈 휘도 변화에 따른 색좌표 보정 장치 및 그 제어 방법
KR0177103B1 (ko) * 1995-12-20 1999-04-01 김광호 마이컴을 이용한 수평 사이즈 조절 회로

Also Published As

Publication number Publication date
JPH10336477A (ja) 1998-12-18
CN1119014C (zh) 2003-08-20
KR19990006554A (ko) 1999-01-25
US6118232A (en) 2000-09-12
CN1207630A (zh) 1999-02-10
TW477999B (en) 2002-03-01

Similar Documents

Publication Publication Date Title
KR100305178B1 (ko) 화상 일그러짐 없는 디스플레이 유니트의 편향보정회로
KR100272168B1 (ko) 음극선관을 위한 디지탈 편향처리장치 및 그의 편향처리방법
JP3658001B2 (ja) デジタルコンバーゼンス補正装置及びディスプレイ装置
JP2002218488A (ja) ディジタル的かつリアルタイムにコンバージェンスを補正するコンバージェンス補正回路及びコンバージェンス補正方法
EP0838112B1 (en) Spot position indication signal generation
KR19980051981A (ko) 투사형 티브이(tv)에서의 컨버젼스 보정장치와 그 제어방법
JPH0514912A (ja) デイジタルコンバーゼンス装置
KR100429993B1 (ko) 영상처리기의 시스템클럭신호 보상 방법 및 장치
JPH08237513A (ja) 陰極線管垂直偏向装置
JP2000156796A (ja) 直流成分再生装置
JP3538082B2 (ja) 映像信号処理回路
JP3523061B2 (ja) 垂直偏向制御信号生成回路および垂直偏向制御信号生成方法
JP3272219B2 (ja) 自動輝度調整装置
JP2549666Y2 (ja) 子画面の白バランス補正回路
JP3259199B2 (ja) 映像信号のａ／ｄ変換回路およびカメラ
JP2000261738A (ja) 画像表示装置
JPH07336705A (ja) 画像補正装置
JPH0482480A (ja) 表示装置
JPH1117553A (ja) １ビットデジタルーアナログ変換回路及び補正波形発生回路
JPH1066098A (ja) デジタルコンバーゼンス補正装置
JPH05276385A (ja) 画像濃度信号生成装置
JPH04233871A (ja) クランプ回路
JPH07111657A (ja) コンバーゼンス補正装置
JPH11167365A (ja) 画像処理装置、画像処理方法及びコンピュータ読み取り可能な記憶媒体
JPH07336554A (ja) 画像補正装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee