JPH10336477A - 偏向補正処理回路 - Google Patents

偏向補正処理回路

Info

Publication number
JPH10336477A
JPH10336477A JP9143956A JP14395697A JPH10336477A JP H10336477 A JPH10336477 A JP H10336477A JP 9143956 A JP9143956 A JP 9143956A JP 14395697 A JP14395697 A JP 14395697A JP H10336477 A JPH10336477 A JP H10336477A
Authority
JP
Japan
Prior art keywords
deflection correction
deflection
circuit
pwm
correction data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9143956A
Other languages
English (en)
Inventor
Osamu Onaka
修 大中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9143956A priority Critical patent/JPH10336477A/ja
Priority to KR1019980020226A priority patent/KR100305178B1/ko
Priority to CN98102331A priority patent/CN1119014C/zh
Priority to TW087108797A priority patent/TW477999B/zh
Priority to US09/089,100 priority patent/US6118232A/en
Publication of JPH10336477A publication Critical patent/JPH10336477A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/185—Maintaining dc voltage constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/223—Controlling dimensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Television Scanning (AREA)

Abstract

(57)【要約】 【課題】 偏向補正量や水平サイズのばらつき量を削減
することができるとともに、偏向補正ブロックにおける
Ｓ／Ｎ比の悪化による水平方向の画像ノイズの悪化を防
止することができる偏向補正処理回路を提供すること。 【解決手段】 偏向補正データを生成する偏向補正デー
タ発生回路２２と、ディスプレイ内で偏向により生成さ
れるフライバックパルスのピーク電圧をディジタル信号
に変換するＡ／Ｄ変換器２８と、偏向補正データ発生回
路２２にて生成された偏向補正データとＡ／Ｄ変換器２
８にてディジタル信号に変換されたフライバックパルス
のピーク電圧とに基づいてＰＷＭパルスを生成するＰＷ
Ｍ出力手段であるデコーダ２５とを設け、デコーダ２５
にて生成されたＰＷＭパルスを用いてディスプレイ内の
高圧電圧を制御し、それにより、画像の歪みを補正す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ディスプレイモニ
タ等の表示機器、特に、高圧電圧が分離型であるディス
プレイモニタの偏向補正処理回路に関する。
【０００２】
【従来の技術】通常、ディスプレイモニタにおいては、
ブラウン管の形状によって画像に歪みが生じる。そこ
で、補正波形を生成し、偏向量を可変させ、それにより
画像の歪みを補正している。
【０００３】図５は、従来の偏向補正処理回路の一構成
例を示す図である。
【０００４】本従来例は図５に示すように、外部から入
力される偏向補正データをアナログ信号に変換するＤ／
Ａ変換器４と、Ｄ／Ａ変換器４にてアナログ信号に変換
された偏向補正データに基づいて偏向補正波を生成し、
出力する偏向補正波発生回路３と、外部から入力される
水平ドライブパルスに基づいて水平ヨーク２を駆動させ
る水平ドライブ回路１と、入力されるＰＷＭパルスに基
づいて、ディスプレイ内における水平周波数に応じた高
圧電圧（以下、＋Ｂ電圧と称する）を生成し、出力する
＋Ｂ発生回路９と、＋Ｂ発生回路９から出力される高圧
電圧に基づいて発生するフライバックパルスのピーク電
圧を出力するピークホールド回路１０と、偏向補正波発
生回路３から出力された偏向補正波とピークホールド回
路１０から出力されたピーク電圧とを加算して出力する
加算器５と、外部から入力される水平サイズ電圧と加算
器５から出力されたパルスとの誤差を出力するエラーア
ンプ６と、ノコギリ波を生成し、出力するノコギリ波発
生回路７と、エラーアンプ６から出力された誤差とノコ
ギリ波発生回路７から出力されたノコギリ波とから＋Ｂ
発生回路９に入力されるＰＷＭパルスを生成して出力す
るコンパレータ８とから構成されており、補正波形は偏
向補正波発生回路３にて生成され、垂直同期入力信号に
同期したノコギリ波（台形補正）や、パラポラ波（サイ
ドピン補正）等が作られる。補正量は、ＣＰＵ（不図
示）より補正データが各補正毎にＤ／Ａ変換器４に入力
され、このＤ／Ａ変換器４の出力にて各補正の信号利得
を制御することで設定される。
【０００５】高圧回路を複数有するマルチスキャンディ
スプレイの偏向補正は、上述の＋Ｂ電圧を偏向補正量に
て可変することで実現されている。
【０００６】偏向補正発生回路３から出力された偏向補
正波と画面のサイズ情報であるフライバックパルスのピ
ーク電圧とが加算回路５において合成され、その合成電
圧と水平サイズ電圧とがエラーアンプ６に入力され、そ
れにより、常に加算回路５の出力が水平サイズ電圧と等
しくなるようにループが組まれている。なお、この水平
サイズ電圧とは、実際に画面の水平方向のサイズを制御
する信号であり、偏向補正と同様にＣＰＵよりＤ／Ａ変
換器４を介して作られる直流電圧である。つまり、偏向
補正波（交流電圧）で水平サイズ電圧（直流電圧）を交
流的に可変させ偏向補正は実現される。
【０００７】また、＋Ｂ発生回路９に入力されるＰＷＭ
パルスは、エラーアンプ６の出力とノコギリ波発生回路
７から出力された、水平同期信号に同期したノコギリ波
とがコンパレータ８においてスライスされ、偏向補正情
報を含んだパルスとして生成されている。そのＰＷＭパ
ルスにより、パワートランジスタが駆動され、高圧電圧
（＋Ｂ電圧）が生成されている。
【０００８】また、エラーアンプ６の出力は水平サイズ
および偏向補正の情報を含んでいるため、コンパレータ
８から出力されるＰＷＭパルスはこれらの情報によりデ
ューティが変化するパルスとなる。そして、＋Ｂ電圧は
ＰＷＭパルスのデューティに依存するため、水平サイズ
量及び偏向補正量に応じた電圧となる。
【０００９】以上のように偏向補正量を＋Ｂ電圧に加え
ることにより、水平ヨーク２に流れる電流が制御され、
偏向補正が実現されている。なお、本従来例において
は、全てアナログ回路にて実現されている。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
たような従来のものにおいては、以下に記載するような
問題点がある。
【００１１】（１）偏向補正波発生回路やエラーアンプ
が全てアナログ回路に実現されているが、このように回
路全体がアナログ回路によって構成されている場合、構
成される素子や抵抗、トランジスタの製造ばらつきがそ
の出力波形に現れてくる。その影響として、偏向補正量
つまり補正波形の振幅等の差異やオフセットが生じ、セ
ット間により同じ補正量のデータであっても、補正量の
不足や過補正、サイズ差異が生じてしまう。このこと
は、セット出荷時の工場調整において手間が生じてしま
う。
【００１２】（２）アナログ回路を用いて偏向補正波が
生成された場合、補正量の設定等で偏向補正波を増幅さ
せる必要がある。特に、Ｄ／Ａ変換器の出力のラインに
ノイズやリップルが重畳すると、偏向補正波の出力のＳ
／Ｎ比が悪化してしまう。また、偏向補正波発生回路で
生成された偏向補正波やエラーアンプの出力はそれぞれ
次段へ送出されるが、その伝送路にて、他ブロックから
の影響を受けた場合、同様にＳ／Ｎ比が悪化してしま
う。
【００１３】ここで、偏向補正波はディスプレイの水平
サイズを制御するため、偏向補正波やエラーアンプ等に
おけるＳ／Ｎ比が悪化すると、水平サイズ方向のノイ
ズ、水平ジッタの悪化や画面歪みを招く虞れがある。
【００１４】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、偏向補正量
や水平サイズのばらつき量を削減することができるとと
もに、偏向補正ブロックにおけるＳ／Ｎ比の悪化による
水平方向の画像ノイズの悪化を防止することができる偏
向補正処理回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に本発明は、画像が表示されるディスプレイ内の高圧電
圧を制御することにより、前記画像の歪みを補正する偏
向補正処理回路において、前記高圧電圧の制御をディジ
タル処理により生成されるＰＷＭパルスを用いて行うこ
とを特徴とする。
【００１６】また、前記ＰＷＭパルスを生成するＰＷＭ
出力手段を有することを特徴とする。
【００１７】また、偏向補正データを生成し、出力する
偏向補正データ発生回路と、前記ディスプレイ内で偏向
により生成されるフライバックパルスのピーク電圧をデ
ィジタル信号に変換するＡ／Ｄ変換器とを有し、前記Ｐ
ＷＭ出力手段は、前記偏向補正データ発生回路から出力
された偏向補正データと前記Ａ／Ｄ変換器にてディジタ
ル信号に変換されたフライバックパルスのピーク電圧と
に基づいて前記ＰＷＭパルスを生成することを特徴とす
る。
【００１８】（作用）上記のように構成された本発明に
おいては、偏向補正データ発生回路において偏向補正デ
ータが生成され、ディスプレイ内で偏向により生成され
るフライバックパルスのピーク電圧がＡ／Ｄ変換器にお
いてディジタル信号に変換され、ＰＷＭ出力手段におい
て、偏向補正データ発生回路にて生成された偏向補正デ
ータと水平サイズデータとＡ／Ｄ変換器にてディジタル
信号に変換されたフライバックパルスのピーク電圧とに
基づいてＰＷＭパルスが生成され、生成されたＰＷＭパ
ルスを用いてディスプレイ内の高圧電圧が制御され、そ
れにより、画像の歪みが補正される。
【００１９】このように、ＰＷＭパルスを用いてディス
プレイ内の高圧電圧が制御されるので、アナログ偏向波
による偏向と違い、偏向量のばらつき等が生じない。
【００２０】また、各ブロックのインタフェースがディ
ジタル信号によるため、伝送路でのＳ／Ｎ比や歪みの悪
化が生じない。
【００２１】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
【００２２】図１は、本発明の偏向補正処理回路の実施
の一形態を示す図である。
【００２３】本形態は図１に示すように、ディジタル信
号による偏向補正データを生成し、出力する偏向補正デ
ータ発生回路２２と、外部から入力される水平ドライブ
パルスに基づいて水平ヨーク２１を駆動させる水平ドラ
イブ回路２０と、入力されるＰＷＭパルスに基づいて、
ディスプレイ内における水平周波数に応じた高圧電圧
（＋Ｂ電圧）を生成し、出力する＋Ｂ発生回路２６と、
＋Ｂ発生回路２６から出力される高圧電圧に基づいて発
生するフライバックパルスのピーク電圧を出力するピー
クホールド回路２７と、ピークホールド回路２７から出
力されたピーク電圧をディジタル値に変換して出力する
Ａ／Ｄ変換器２８と、偏向補正データ発生回路２２から
出力された偏向補正データとピークホールド回路２７か
ら出力され、Ａ／Ｄ変換器２８にてディジタル値に変換
されたピーク電圧とを加算して出力する加算器２３と、
加算器２３から出力された信号の位相を水平サイズデー
タと比較し、比較結果を出力する位相比較器２４と、位
相比較器２４から出力された信号に基づいて高圧発生用
のＰＷＭパルスを生成し、出力するＰＷＭ出力手段であ
るデコーダ２５とから構成されており、デコーダ２５か
ら出力されたＰＷＭパルスが＋Ｂ発生器２６に入力され
る構成となっている。なお、偏向補正データ発生回路２
２において生成されるデータ及び水平サイズデータは８
ビット以上のディジタルデータが望ましい。また、ピー
クホールド回路２７は、フライバックパルス波のピーク
電圧を生成する回路で、アナログ回路で構成することが
できる。また、Ａ／Ｄ変換器２８におけるクロックは、
対応する水平周波数に依存し、その周波数の４倍以上が
必要であり、分解能は８ビット以上が必要である。
【００２４】以下に、上記のように構成された偏向補正
処理回路の動作について説明する。
【００２５】図２は、図１に示した偏向補正処理回路の
動作を説明するための図であり、（ａ）は主要ブロック
を示す図、（ｂ）はＰＷＭパルス変化のイメージ図であ
る。
【００２６】偏向補正の方法は従来技術で説明した通
り、偏向補正量に対し高圧制御のＰＷＭパルスのデュー
ティを変化させる。偏向補正データ発生回路２２は、偏
向歪みを補正するデータを出力する（出力データ
“Ｄc”）。このデータ値で、実際に画面上の歪みが変
化する。
【００２７】一方、水平偏向に生じるフライバックパル
スは、ピークホールド回路２７によりその波形のピーク
電圧が生成され、Ａ／Ｄ変換器２８へ供給される。
【００２８】Ａ／Ｄ変換器２８においては、画面の水平
サイズ情報であるフライバックパルスのピーク電圧がデ
ィジタル信号に変換される（出力データ“ＤF”）。
【００２９】次に、加算器２３において、偏向補正デー
タ発生回路２２から出力された偏向補正データとＡ／Ｄ
変換器２８にてディジタル信号に変換されたフライバッ
クパルスのピーク電圧とがディジタル加算される。
【００３０】加算器２３にて加算されたディジタルデー
タＤAは、位相比較器２４である減算器にて水平サイズ
データ“ＤS”をディジタル減算される。（出力データ
“ＤH”）。
【００３１】そして、この出力データＤHがデコーダ２
５へ供給され、デコーダ２５において、供給されたデー
タに基づいて、パルス幅が変化するＰＷＭパルスが生成
される。
【００３２】なお、デコーダ２５においては、図２
（ｂ）に示すように、減算器の出力データ値が、ＤHと
ＰＷＭデューティ特性とのクロスポイントでＰＷＭパル
スが立ち下がるようにし、ＰＷＭのデューティ比が制御
される。
【００３３】
【実施例】以下に、本発明の実施例について図面を参照
して説明する。
【００３４】（実施例１）図３は、本発明の偏向補正処
理回路の第１の実施例を示す図である。
【００３５】本実施例は図３に示すように、シングルチ
ップのマイクロコンピュータを用いて実現されており、
ピークホールド回路３７はアナログ回路にて実現されて
いる。
【００３６】以下に、本実施例の動作について説明す
る。
【００３７】マイクロコンピュータ３２は、Ａ／Ｄ変換
器３８及びＰＷＭ出力回路３５を付加機能として有して
おり、それぞれフライバックパルスのピーク電圧のディ
ジタル変換及び＋Ｂ電圧制御用ＰＷＭパルス出力として
使用される。マイクロコンピュータ３２のクロック周波
数においては、クロック周期時間が水平サイズのステッ
プ移動量に当たる。よって、２００ＭＨｚ等の高周波の
クロックが好ましい。
【００３８】例えば、１７インチディスプレイの場合、
水平サイズは約３２ｃｍである。よって、クロック周波
数が２００ＭＨｚ、水平周波数が１００ｋＨｚの場合、
水平サイズのステップ移動量は次の様に算出される。
【００３９】 ステップ移動量＝３２０ｍｍ／２×（１／２００ＭＨｚ）／（１／１００ｋＨ ｚ）＝０．０８ｍｍ・・・（ａ） 水平偏向により発生するフライバックパルスは、ピーク
ホールド回路３７において、その波形のピーク電圧値に
変換される。
【００４０】そして、そのピーク電圧値が、マイクロコ
ンピュータ３２のＡ／Ｄ変換器３８にてディジタル信号
に変換される。
【００４１】一方、偏向補正量や水平及び垂直のサイズ
や位置の選択、並びに制御はマイクロコンピュータ３２
の入力ポートに入力される。これは、ディスプレイがキ
ーに接続され、そのキーに対する操作により各補正量の
制御が可能となる。そしてこの入力はデコーダ３４にて
ディジタル演算される。例えば、次式に示すように数値
化される。
【００４２】 偏向補正量＝ａＸ4＋ｂＸ2＋ｃＸ＋ｄ・・・（ｂ） （ａ：サイドピン・コーナ補正量，ｂ：サイドピン補正
量，ｃ：台形補正量，ｄ：水平サイズ補正量） さらに、その偏向補正データと前述のＡ／Ｄ変換出力と
が加算され、水平サイズとの差のデータでＰＷＭ出力回
路３５にて生成されるＰＷＭパルスのデューティが制御
される。
【００４３】そして、その出力パルスに基づいて、パワ
ートランジスタが制御され、＋Ｂ電圧が生成されて水平
偏向が行われる。
【００４４】（実施例２）図４は、本発明の偏向補正処
理回路の第２の実施例を示す図である。
【００４５】本実施例は図４に示すように、偏向補正デ
ータの生成がＤＳＰ（ディジタル・シグナル・プロセッ
サ）とロジック回路で実現されている。
【００４６】以下に、本実施例の動作について説明す
る。
【００４７】まず、偏向補正における補正量、サイズ、
位置等がＣＰＵ４５に入力される。
【００４８】すると、ＣＰＵ４５において、上述した式
（ｂ）のような式が生成され、ＤＳＰ４２へ送出され
る。
【００４９】ＤＳＰ４２においては、ＣＰＵ４５から送
られてきたデータに基づいてＰＷＭ発生回路４７に対す
る制御信号が生成される。
【００５０】一方、フライバックパルスのＡ／Ｄ変換器
４４、ＰＷＭ発生回路４７及びＰＬＬ回路４６はロジッ
ク回路にて構成されている。フライバックパルスのブロ
ックに関しては、上述した第１の実施例と同様で、ピー
クホールド回路４８にて、水平偏向で作られるフライバ
ックパルスのピーク電圧が生成され、そのデータがロジ
ック回路４３のＡ／Ｄ変換器４４にてディジタルデータ
に変換される。
【００５１】ここで、ＰＬＬ回路（Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）４６は水平入力同期信号と同期する
パルスを生成するブロックであり、ＰＷＭパルスの基と
なるパルスを生成する。このＰＬＬ回路４６で使用され
る発振は、第１の実施例のマイクロコンピュータのクロ
ックと同様に水平サイズのステップ移動量に依存するた
め、２００ＭＨｚ等の高周波数が必要となる。
【００５２】そして、ＰＬＬ回路４６の出力に基づい
て、ＤＳＰ４２にて生成された補正データにてデューテ
ィが変化するＰＷＭパルスがＰＷＭ発生回路４７にて生
成され、出力される。
【００５３】
【発明の効果】以上説明したように本発明においては、
偏向補正データを生成する偏向補正データ発生回路と、
ディスプレイ内で偏向により生成されるフライバックパ
ルスのピーク電圧をディジタル信号に変換するＡ／Ｄ変
換器と、偏向補正データ発生回路にて生成された偏向補
正データとＡ／Ｄ変換器にてディジタル信号に変換され
たフライバックパルスのピーク電圧とに基づいてＰＷＭ
パルスを生成するＰＷＭ出力手段とを設け、ＰＷＭ出力
手段にて生成されたＰＷＭパルスを用いてディスプレイ
内の高圧電圧を制御し、それにより、画像の歪みを補正
する構成としたため、素子のばらつきが介在せず偏向量
のばらつきを抑えることができる。これにより、工場に
おける調整においては、マイクロプロセッサに偏向補正
データを入力することのみで可能となる。また、セット
設計においても、偏向補正量のばらつきを見込む必要が
なく、容易に設計をすることができる。
【００５４】また、各ブロックのインタフェースがディ
ジタル信号によるため、伝送路でのＳ／Ｎ比や歪みの悪
化を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の偏向補正処理回路の実施の一形態を示
す図である。
【図２】図１に示した偏向補正処理回路の動作を説明す
るための図であり、（ａ）は主要ブロックを示す図、
（ｂ）はＰＷＭパルス変化のイメージ図である。
【図３】本発明の偏向補正処理回路の第１の実施例を示
す図である。
【図４】本発明の偏向補正処理回路の第２の実施例を示
す図である。
【図５】従来の偏向補正処理回路の一構成例を示す図で
ある。
【符号の説明】
２０，３０，４０ 水平ドライブ回路 ２１，３１，４１ 水平ヨーク ２２ 偏向補正データ発生回路 ２３ 加算器 ２４ 位相比較器 ２５，３４ デコーダ ２６，３６，４９ ＋Ｂ発生回路 ２７，３７，４８ ピークホールド回路 ２８，３８，４４ Ａ／Ｄ変換器 ３２ マイクロコンピュータ ３３ 入力ポート ３４ デコーダ（ソフトウエア） ３５ ＰＷＭ出力回路 ４２ ディジタル・シグナル・プロセッサ（ＤＳＰ） ４３ ロジック回路 ４５ ＣＰＵ ４６ ＰＬＬ回路 ４７ ＰＷＭ発生回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 画像が表示されるディスプレイ内の高圧
    電圧を制御することにより、前記画像の歪みを補正する
    偏向補正処理回路において、 前記高圧電圧の制御をディジタル処理により生成される
    ＰＷＭパルスを用いて行うことを特徴とする偏向補正処
    理回路。
  2. 【請求項２】 請求項１に記載の偏向補正処理回路にお
    いて、 前記ＰＷＭパルスを生成するＰＷＭ出力手段を有するこ
    とを特徴とする偏向補正処理回路。
  3. 【請求項３】 請求項２に記載の偏向補正処理回路にお
    いて、 偏向補正データを生成し、出力する偏向補正データ発生
    回路と、 前記ディスプレイ内で偏向により生成されるフライバッ
    クパルスのピーク電圧をディジタル信号に変換するＡ／
    Ｄ変換器とを有し、 前記ＰＷＭ出力手段は、前記偏向補正データ発生回路か
    ら出力された偏向補正データと前記Ａ／Ｄ変換器にてデ
    ィジタル信号に変換されたフライバックパルスのピーク
    電圧とに基づいて前記ＰＷＭパルスを生成することを特
    徴とするディジタル偏向処理回路。
JP9143956A 1997-06-02 1997-06-02 偏向補正処理回路 Pending JPH10336477A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9143956A JPH10336477A (ja) 1997-06-02 1997-06-02 偏向補正処理回路
KR1019980020226A KR100305178B1 (ko) 1997-06-02 1998-06-01 화상 일그러짐 없는 디스플레이 유니트의 편향보정회로
CN98102331A CN1119014C (zh) 1997-06-02 1998-06-02 显示部件图像失真补偿偏转电路
TW087108797A TW477999B (en) 1997-06-02 1998-06-02 Circuit for compensating deflection in a display unit without picture distortion
US09/089,100 US6118232A (en) 1997-06-02 1998-06-02 Circuit for compensating deflection in a display unit without picture distortion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9143956A JPH10336477A (ja) 1997-06-02 1997-06-02 偏向補正処理回路

Publications (1)

Publication Number Publication Date
JPH10336477A true JPH10336477A (ja) 1998-12-18

Family

ID=15350970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9143956A Pending JPH10336477A (ja) 1997-06-02 1997-06-02 偏向補正処理回路

Country Status (5)

Country Link
US (1) US6118232A (ja)
JP (1) JPH10336477A (ja)
KR (1) KR100305178B1 (ja)
CN (1) CN1119014C (ja)
TW (1) TW477999B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080197664A1 (en) * 2005-04-29 2008-08-21 Lowry Graeme W Vehicle covering structure

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53109152A (en) * 1977-03-04 1978-09-22 Nec Corp Dc power control circuit
JPS5475525A (en) * 1977-11-30 1979-06-16 Hitachi Ltd Electric source device
JPS5976171A (ja) * 1982-10-21 1984-05-01 Nec Corp スイツチング電源
US4675580A (en) * 1985-09-30 1987-06-23 Rca Corporation Parabolic voltage generating circuit
JPS62171280A (ja) * 1986-01-24 1987-07-28 Hitachi Ltd 水平出力回路用電源回路
JPS63310276A (ja) * 1987-06-12 1988-12-19 Victor Co Of Japan Ltd 水平偏向出力回路の電源回路
JP2611287B2 (ja) * 1987-12-10 1997-05-21 株式会社リコー 電源装置
JP2535395B2 (ja) * 1988-12-23 1996-09-18 株式会社日立製作所 画像表示装置
JPH07104656B2 (ja) * 1989-02-21 1995-11-13 株式会社東芝 水平偏向回路
US4956586A (en) * 1989-03-03 1990-09-11 Hewlett-Packard Company Frequency independent CRT horizontal sweep generator having current feedback and improved pincushion correction circuitry
JPH04324763A (ja) * 1991-04-24 1992-11-13 Mitsubishi Electric Corp オートスキャン水平偏向装置
JPH05183769A (ja) * 1992-01-08 1993-07-23 Matsushita Electric Ind Co Ltd 水平偏向回路
JPH05236736A (ja) * 1992-02-24 1993-09-10 Hitachi Lighting Ltd 電源回路
JP3395080B2 (ja) * 1992-02-24 2003-04-07 日立照明株式会社 電源回路
JPH05336394A (ja) * 1992-05-29 1993-12-17 Matsushita Electric Ind Co Ltd 縦ピンクッション補正回路
JPH0638513A (ja) * 1992-07-21 1994-02-10 Nec Home Electron Ltd 高力率電源回路
JPH06303061A (ja) * 1993-04-16 1994-10-28 Sony Corp 電子機器の調整装置
TW370664B (en) * 1995-06-26 1999-09-21 Mitsubishi Electric Corp Device for controlling a horizontal raster display width
KR970058038A (ko) * 1995-12-08 1997-07-31 배순훈 휘도 변화에 따른 색좌표 보정 장치 및 그 제어 방법
KR0177103B1 (ko) * 1995-12-20 1999-04-01 김광호 마이컴을 이용한 수평 사이즈 조절 회로

Also Published As

Publication number Publication date
TW477999B (en) 2002-03-01
KR100305178B1 (ko) 2001-11-22
CN1119014C (zh) 2003-08-20
KR19990006554A (ko) 1999-01-25
US6118232A (en) 2000-09-12
CN1207630A (zh) 1999-02-10

Similar Documents

Publication Publication Date Title
US6107876A (en) Digital input switching audio power amplifier
KR100360415B1 (ko) 입력 영상 신호의 동적 범위를 넓히고 라인 노이즈를최소화할 수 있는 클램프 회로 및 방법
US6088015A (en) Waveform generator
JPH10336477A (ja) 偏向補正処理回路
JP2849680B2 (ja) デジタル水平偏向回路
JP3831488B2 (ja) Ｃｒｔ用水平焦点調整装置
JP4498963B2 (ja) デジタルシステム
JPH11275380A (ja) Ｃｒｔ偏向装置
JP3549225B2 (ja) ダイナミックフォーカス回路
JPH11355599A (ja) ピンクッション歪補正回路
JPH1117553A (ja) １ビットデジタルーアナログ変換回路及び補正波形発生回路
KR970004907Y1 (ko) 디지탈 콘버젼스 조정장치
JPH11252577A (ja) コンバーゼンス補正装置
JP2000184199A (ja) 垂直偏向制御装置
KR20030017512A (ko) 디지털 클럭 발생기
JPH1098631A (ja) コーナフォーカス補正波形発生回路
JPH0792928A (ja) 画面幅補正回路
JPH05316380A (ja) ピンクッション歪補正回路とテレビジョン受像機
JPH0645919A (ja) 自動ループ制御方法および自動ループ制御装置
JPH0969963A (ja) ディスプレイ
JPH11146223A (ja) 水平偏向装置
JPH07143503A (ja) コンバーゼンス補正装置
JPH11298756A (ja) 速度変調信号生成回路
JP2001034218A (ja) 水平偏向サイズ制御装置および水平偏向サイズ制御方法
JPH11122504A (ja) 電磁フォーカス回路