JP2611287B2

JP2611287B2 - 電源装置

Info

Publication number: JP2611287B2
Application number: JP31296687A
Authority: JP
Inventors: 恒秀高橋
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1987-12-10
Filing date: 1987-12-10
Publication date: 1997-05-21
Anticipated expiration: 2012-05-21
Also published as: JPH01157264A

Description

【発明の詳細な説明】技術分野本発明は、可変出力ディジタル電源装置に関し、特に
出力を可変する電源の制御方式に関するものである。

従来技術例えば、電子写真複写機のような静電記録装置におい
ては、その記録プロセスのために、複数系統の電源回路
を必要とする。そして、静電記録装置等の複写機で高品
位の記録を行うためには、各電源回路の電圧または電流
値を高精度で設定し、かつそれを安定に維持しなければ
ならない。

そこで、従来は、鋸歯状波発生器，基準電圧発生器、
アナログ電圧比較器等で構成したパルス幅変調回路（付
勢回路）の出力端に電源回路のパルストランス等を接続
してDC−DCコンバータ回路を構成し、このような付勢回
路を各電源回路毎にそれぞれ備えている。このため、電
源回路が増えれば増えるほど回路構成が複雑になるとい
う不都合があり、しかも外部からのノイズや周囲温度の
影響を受け易く、難しい調整作業を必要とし、また出力
電圧（または電流）が不安定になる恐れがあった。

そこで、特開昭６−153061号公報に示されるような複
合電源装置が提案されている。これにおいては、１つの
マイクロコンピュータを用いて、ディジタル制御で、複
数個の電源回路の出力電圧／電流を、それぞれパルス幅
制御で目標値に合致させるフィードバック制御を行なっ
ている。これによれば、複合電源装置の回路構成が簡単
になり、部品点数が非常に少なくなる。

ところで、DC−DCコンバータにおいては、その大きさ
を小さくするためには、パルストランスでの損失が小さ
くなるようにパルス幅変調回路のパルス周波数を高く
（例えば、10k Hz以上）する必要がある。しかし、パル
スの周波数が高くなると、そのパルスを生成するマイク
ロコンピュータ等に許される処理の時間が非常に短くな
り、複数系統の電源を１つのマイクロコンピュータで制
御するのは難しくなる。

このため本出願人は、複数の電源の各系統毎にハード
ウェアタイマを備えて、マイクロコンピュータがパルス
信号を生成する処理を直接に行う必要をなくし、１つの
マイクロコンピュータで複数の電源回路を制御する複合
電源装置（特願昭61−21737号明細書参照）を提案し
た。これによれば、複合電源装置の制御の精度を落とす
ことなくパルス幅制御の周波数を高くして、装置を小型
化および高効率化することができる。

上記装置では、一定期間毎に出力電圧／電流と目標値
の差に応じてパルス幅を演算し、出力オンすると、パル
ス幅０から徐々にパルス幅を広くし、所定のパルス幅に
収束される。このため、目標値が大きくなると、パルス
幅が収束するまでに時間がかかり、出力オン・オフタイ
ミングの制御が複雑になるという問題があった。

目的本発明の目的は、このような従来の問題を改善し、出
力の設定値が高くなったならば、パルス幅演算の初期値
を大きくし、出力の立上り時間を短くすることにより、
出力オン・オフタイミング制御を確実に行え、かつ高速
複写を可能とする可変出力ディジタル電源装置を提供す
ることにある。

構成上記目的を達成させるため、本発明の可変出力ディジ
タル電源装置は、入力電源をスイッチングして出力値と
するスイッチング出力手段と、該出力値を検出して検出
値とする検出手段と、該検出値をアナログ値からデジタ
ル値に変換するアナログ／デジタル変換手段と、該出力
値の目標値を決定する目標値設定手段と、デジタル値に
変換された該検出値と該目標値とを比較演算する比較演
算手段と、該比較演算手段の演算結果にて該スイッチン
グ出力手段を制御して目標値の変化に応じた可変出力と
するスイッチング制御手段と、を有する電源装置におい
て、該目標値によりスイッチング制御の初期条件を決定
する初期条件決定手段と、該スイッチング制御手段の動
作開始を指示する動作開始指示手段とを具備し、該動作
開始の指示により、該スイッチング制御手段は該初期条
件設定手段により決定された条件にてスイッチング制御
手段の動作を開始することを特徴としている。

また、前記初期条件は、出力値を一定の初期値から出
力すべく前記スイッチング制御手段を制御する条件であ
ることを特徴としている。

さらに、前記初期条件は予め記憶された値によって決
定されることを特徴としている。

以下、本発明の実施例を、図面により詳細に説明す
る。

第２図は、本発明の実施例を示す可変出力ディジタル
電源装置の構成図である。これは、電子写真複写機用の
電源装置である。この電源装置は、３個の電源回路，す
なわち、ドライバ回路４と出力ユニット７から成る第１
の電源回路，ドライバ回路５と出力ユニット８から成る
第２の電源回路およびドライバ回路６と出力ユニット９
から成る第３の電源回路と、１組の付勢回路（タイマ２
とゲートG₁,G₂,G₃から成る）と、１個のマイクロコンピ
ュータ１と、１個のアナログスイッチ３と、１組の電圧
加算用の電圧加算用の抵抗（R₃,R₄）で構成されてい
る。

第１の電源回路は現像バイアス電源回路であり、負極
性の電圧を発生する。出力電圧は、第１検出手段である
分圧抵抗R₁₁,R₁₂で分圧されて、電圧加算用の抵抗R₄に
印加される。第２の電源回路はメインチャージャ電源回
路であり、負極性の電圧を発生しこれをメインチャージ
ャ（図示せず）に印加するが、記録濃度をチャージャ電
流（感光体荷電量）で設定するために、チャージャ電流
を検出する必要がある。そこで出力端に第２検出手段と
して電流検出用の抵抗R₁₅が接続されている。この抵抗R
₁₅から正極性の電圧をフィードバック信号として得るた
めに、抵抗R₁₅の右端を機器アースに接続し、左端より
出力電流に比例した正極性の電圧を得て、これをマイク
ロコンピュータ１のA/D変換入力ポートAN₁に印加するよ
うにしている。

第３の電源回路は転写チャージャ（昇圧）電源回路で
あり、負極性の電圧を発生しこれを転写チャージャ（図
示せず）に印加するが、記録紙に与える電荷量をチャー
ジャ電流で設定するために、チャージャ電流を検出する
必要がある。そこで、出力端に電流検出用の抵抗R₁₈が
接続されている。この抵抗R₁₈から正極性の電圧をフィ
ードバック信号として得るために、抵抗R₁₈の右端を機
器アースに接続し、左端より出力電流に比例した正極性
の電圧を得て、これをマイクロコンピュータ１のA/D変
換入力ポートAN₂に印加するようにしている。

現像バイアス電源回路のフィードバック信号ABには、
抵抗値が同一の抵抗R₄およびR₃を介して、正極性の定電
圧V_ddが加算され、両者の和が、マイクロコンピュータ
１のA/D変換入力ポートAN₀に印加される。

正極性の定電圧V_ddは、抵抗値が同じ抵抗R₁とR₂で1/2
に分圧されて、第１基準電圧としてアナログスイッチ３
のＢ入力端に印加される。V_ddは第２基準電圧としてそ
のままアナログスイッチ３のＡ入力端に印加される。ア
ナログスイッチ３は、マイクロコンピュータ１の出力ポ
ートPA₃の出力信号のレベルに対応して入力端Ａ（第２
基準電圧）または入力端Ｂ（第１基準電圧）の電圧を出
力端Ｘに出力する。この出力は、マイクロコンピュータ
１の基準電圧入力端V_arefに印加される。

マイクロコンピュータ１は、A/Dコンバータを内蔵し
ており、現像バイアス電源回路の出力電圧を読むときに
は、アナログスイッチ３に、入力端Ｂの入力（第１基準
電圧）の出力端Ｘへの出力を指示して、入力ポートAN₀
の信号のディジタル変換を行う。メインチャージャ電源
回路の出力電流を読むときには、アナログスイッチ３
に、入力端Ａの入力（第２基準電圧）の出力端Ｘへの出
力を指示して、入力ポートAN₁の信号のディジタル変換
を行う。転写チャージャ電源回路の出力電流を読むとき
には、アナログスイッチ３に、入力端Ａの入力（第２基
準電圧）の出力端Ｘへの出力を指示して、入力ポートAN
₂の信号のディジタル変換を行う。

マイクロコンピュータ1,タイマ２およびアナログスイ
ッチ３は集積回路である。具体的には、マイクロコンピ
ュータ１は日本電気（株）製のシングルチップマイクロ
プロセッサ「μPD78C10」であり、内部に発振回路，シ
リアルI/O回路，タイマ，イベントカウンタ,8入力のA/D
（アナログ／ディジタル）コンバータ，パラレルI/O回
路,ROM,RAM等を備えている。タイマ２はプログラマブル
タイマ「μPD8253」であり、内部に３つの独立したタイ
マを備えている。アナログスイッチ３は、（株）東芝製
のコンプリメンタリペアインバータ「TC4007」であり、
アナログスイッチとして用いる。

この高圧電源装置は、３系統の電源を複合して制御す
るもので、これに対応して、３つの出力ユニット7,8お
よび９を備えている。各出力ユニット7,8および９はト
ランスを備えており、これらのトランスの二次側は一次
側より高い電圧が発生する。各出力ユニット7,8,9に
は、トランスの二次側の交流を直流に変換するダイオー
ド（D₁,D₂,D₃），平滑コンデンサ（コンデンサC₆,C₈,C
₁₀）が備わっている。また、各出力ユニット7,8,9に
は、各々の出力レベルを検出するための抵抗R₁₁,R₁₂,R
₁₅,R₁₈が備わっている。

出力ユニット7,8,9の各トランスの一次側に、それぞ
れドライバ回路4,5,6の出力端子が接続されている。ド
ライバ回路4,5,6の入力端子には、それぞれゲートG₁,
G₂,G₃の出力端子が接続されている。各々のゲートG₁,
G₂,G₃の一方の入力端子は、それぞれマイクロコンピュ
ータ１の出力ポートPA₀,PA₁,PA₂に接続されている。ま
た、各ゲートG₁,G₂,G₃の他方の入力端子は、それぞれタ
イマ２のチャネル（＃０），（＃１），（＃２）の出力
端子（OUT）に接続されている。タイマ２の全てのクロ
ック入力端子（CLK）は、マイクロコンピュータ１の出
力ポートPC₄に共通に接続されている。また、タイマ２
の全てのゲート信号入力端子（GATE）は、マイクロコン
ピュータ１の出力ポートPC₆に共通に接続されている。

各出力ユニット７〜９の出力レベルを検出する抵抗R
₁₁,R₁₂,R₁₅,R₁₈から導出されるレベル検出信号線AB,AC,
ATは、それぞれマイクロコンピュータ１のアナログ／デ
ィジタル変換を行うアナログ入力ポートAN₀,AN₁,AN₂に
接続されている。マイクロコンピュータ１のアナログ／
ディジタル変換基準電圧入力端子（V_aref）は、アナロ
グスイッチ３の出力端子（Ｘ）に接続されている。アナ
ログスイッチ３の入力端子（Ａ），（Ｂ）は、それぞれ
正の安定化電源V_ddの電圧を分圧する抵抗R₁,R₂の接続点
に接続されている。このアナログスイッチ３の制御端子
（０）は、マイクロコンピュータ１の出力ポートPA₃に
接続されている。また、マイクロコンピュータ１のポー
トPC₀,PC₁およびPC₂は、図示しない電子写真装置本体の
複写プロセス制御用のメインプロセッサのシリアルイン
タフェースの端子TXD,RXDおよびSELに接続されており、
このポートを通してマイクロコンピュータ１は、現像バ
イアス電圧目標値（第１目標値）と現像バイアス電圧出
力タイミングデータ（感光体ドラム同期パルスDCLKのカ
ウント値），メインチャージャ電流目標値（第２目標
値）とメインチャージャ付勢タイミングデータ、およ
び、転写チャージャ電流目標値（第２目標値）と転写チ
ャージャ付勢タイミングデータ，付勢タイミング基点を
知らせるスタート信号などの制御データをメインプロセ
ッサから受信する。

マイクロコンピュータ１の割込み端子INT₁は、感光体
ドラム同期パルス信号が印加され、マイクロコンピュー
タ１は、このパルス信号が到来すると割込処理を実行し
て同期パルスカウンタをカウトアップし、付勢制御シー
ケンスのタイミングを判定する。

次に、第２図の可変出力ディジタル電源装置の動作の
概略を説明する。

有機感光体を用いる電子写真装置においては、必要と
される高圧電源は負電圧であり、ここで用いる高圧電源
装置は、出力電圧が全て負電圧である。第２図の複合高
圧電源装置では、出力ユニット7,8,9のそれぞれを、露
光前の帯電用電源C,露光して静電潜像を現像する際の現
像バイアス電源B,および現像後の転写用電源Ｔとして用
いる。この３系統の電源を複合してマイクロコンピュー
タ１でディジタル制御する。帯電用電源Ｃおよび転写用
電源Ｔは定電流出力制御、現像バイアス電源Ｂは定電圧
出力制御のディジタル制御を行う。このため、これらの
電源からの出力状態の検出は、帯電用電源Ｃおよび転写
用電源Ｔからの出力状態の検出が負荷に直列にされた抵
抗R₁₅およびR₁₈により、そこに流れる出力電流を電圧に
変換して検出される。この検出電圧ACおよびATの極性は
正であり、正の検出電圧として検出されている。また、
現像バイアス電源Ｂからの出力状態の検出は、出力電圧
を抵抗R₁₁およびR₁₂により分圧して検出するので、現像
バイアス電源Ｂの検出電圧ABは負の検出電圧として検出
される。この正の検出電圧ACおよびATは、マイクロコン
ピュータ１のアナログ入力ポートAN₁およびAN₂に直接入
力されるが、負の検出電圧ABは、抵抗R₃,R₄の抵抗加算
回路により正の安定化電源V_ddからの正電圧を加算し、
正の検出電圧として、マイクロコンピュータ１のアナロ
グ入力ポートAN₀に入力される。

第３図は、第２図のマイクロコンピュータ１の内部構
成図である。

マイクロコンピュータ１には、基本的な中央処理回路
の他に、シリアルI/Oユニット21,割込みコントロールユ
ニット22,タイマ23,タイマイベントカウンタ24,アナロ
グ／ディジタル変換ユニット25,レジスタユニット26,プ
ログラムメモリ（ROM）27,データメモリ（RAM）28およ
び多数のI/Oポートが備わっている。

第４図は、第３図のアナログ／ディジタル変換ユニッ
ト25の構成例を示す図である。

アナログ／ディジタル変換ユニット25は、入力回路3
1,直列抵抗ストリング32,電圧コンパレータ33,コントロ
ーラ34,複数のレジスタ（CR₀〜CR₃）等で構成され、逐
次近似ロジックで動作するようになっている。８本のア
ナログ入力はチップ上でマルチプレクスされ、A/Dチャ
ネルモードレジスタANMの指定により選択される。選択
されたアナログ入力は、サンプリング＆ホールド回路35
によりサンプリングされ、電圧コンパレータ33の一方の
入力となる。電圧コンパレータ33は、アナログ入力と直
列抵抗ストリング32の電圧タップとの差を増幅する。直
列抵抗ストリング32は、アナログ／ディジタル変換ユニ
ットのA/D基準電圧端子（V_aref）とA/Dグランド端子（A
V_ss）の間に接続され、２端子間を256の等価な電圧ステ
ップにするための256個の等価な抵抗で構成されてい
る。直列抵抗ストリング32の電圧タップはタップ・デコ
ーダにより選択される。このタップ・デコーダは８ビッ
トのレジスタSARによってドライブされる。レジスタSAR
は直列抵抗ストリング32の電圧タップの値がアナログ入
力の電圧と一致するように、レジスタSARの最上位ビッ
ト（MSB）から１ビットずつ設定する。すなわち、A/D変
換スタートと共にレジスタSARのMSBをセットし、直列抵
抗ストリング32の電圧タップをV_aref/2にして、アナロ
グ入力と比較する。もし、アナログ入力がV_aref/2より
大きければ、レジスタSARのMSBをセットしたままとし、
もし、アナログ入力がV_aref/2より小さければ、レジス
タSATRのMSBをリセットして、MSBの次の下位ビットの比
較に移る。そして（即ち、ビット７をセットして）直列
抵抗ストリング32の電圧タップを3/4・V_arefまたは1/4
・V_arefにして、アナログ入力と比較を行う。このよう
な比較をレジスタSARの最下位ビットまで続ける（バイ
ナリ・サーチ法）。８ビットの比較が終了したとき、レ
ジスタSARは有効なディジタル値の結果を保持してお
り、その結果が順次にレジスタCR₀〜CR₃にラッチ入力さ
れる。

マイクロコンピュータ１に内蔵されているアナログ／
ディジタル変換ユニット25は、このように構成され動作
するので、アナログ入力ポートに入力する入力電圧の最
大値に応じて、アナログ／ディジタル変換の基準電圧V
_arefを与えておけば、最大の分解能が得られる。

マイクロコンピュータ１は、各電源回路に対して、メ
インプロセッサからシリアルインタフェースに接続され
ている受信ポートPC₁を介して与えられている目標値MB
（第１目標値）,MC（第２目標値）,MT（第３目標値），
比例ゲインKB,KC,KT等と、前述のようにディジタル変換
したフィードバックデータとに基づいて、制御動作を行
う。

すなわち、第1,第2,第３の電源回路の出力状態を検出
した検出電圧AB,AC,ATをアナログ／ディジタル変換し、
これにより得たデータA_ni（ｉ＝0,1,2）とそれぞれの出
力に対する目標値M_iとの差をとり、これにそれぞれの比
例ゲインの係数K_iを掛け、前の操作量Ｐ（ｎ−１）に加
えたものを新しい操作量Ｐ（ｎ）とする。即ち、演算式Ｐ（ｎ）＝Ｐ（ｎ−１）＋（A_ni−M_i）×K_i により、操作量を求めて、この操作量Ｐ（ｎ）をマイク
ロコンピュータ１の出力ポートPD₀〜PD₇から、タイマ２
のデータ入力端子D₀〜D₇へ送り、タイマ２が発生するパ
ルスのパルス幅を制御する。

タイマ２は、３つの独立したプログラマブルタイマを
有し、アドレス入力A₀,A₁によって選択され、マイクロ
コンピュータ１からの操作量がそれぞれにセットされ
て、その操作量に応じたパルス幅のパルス列を出力端子
（OUT）に出力する。タイマ２の各タイマは、クロック
端子CLK,ゲート端子GATEおよび出力端子OUTを有してお
り、クロック端子CLKに印加されるクロックパルス（C
O₀）を計数する。計数は、ゲート端子GATEに印加される
トリガパルス（T₀）に同期して行われる。

第５図は第２図の各信号のタイミングの一例を示す図
であり、第６図は第２図のマイクロコンピュータ１の動
作タイミングチャートである。第５図のDRVAB,DRVACお
よびDRVATは、それぞれ、タイマ２のタイマ＃０、＃１
および＃２の端子OUTから出力される信号である。これ
らの各信号DRVAB,DRVACおよびDRVATがオン（低レベル
Ｌ）になる時間が、各々のタイマ＃0,＃１および＃２に
セットする値に応じて変化する。

タイマに印加されるクロックパルスCO₀およびトリガ
パルスT₀はマイクロコンピュータ１の内部のハードウェ
アにより発生され、それぞれ、マイクロコンピュータ１
のポートPC₆およびPC₄から出力される。具体的には、第
５図に示すように、クロックパルスCO₀は、周期が0.6μ
secの内部クロック信号であり、トリガパルスT₀は、内
部のタイマ／イベントカウンタの出力であり、周期が51
μsecの信号である。

第５図に示すように、トリガパルスT₀が高レベルＨに
なると、（クロックCOの立下りに同期して）各信号DRVA
B,DRVACおよびDRVATが低レベルにセットされ、そのタイ
ミングから各タイマがクロックCOの計数を開始し、計数
値がタイマ設定値に達するとその信号が高レベルＨにリ
セットされる。この動作をトリガパルスT₀が高レベルＨ
になる毎に繰り返す。タイマからの各信号DRAVAB,DRVAC
およびDRVATは、マイクロコンピュータ１のポートPA₀,P
A₁およびPA₂から出力される各電源に対するトリガ信号
（TRIG）と共に、それぞれゲートG₁,G₂およびG₃に加え
られ、ドライバ回路4,5,6を介して、出力ユニット7,8,9
の電圧または電流を制御する。すなわち、出力ユニット
７では電圧制御を行い、出力ユニット8,9では電流制御
を行っている。

第１図は、本発明の実施例を示す可変出力ディジタル
電源装置の可変出力制御部（マイクロコンピュータ）の
機能構成図である。これは、第２図におけるマイクロコ
ンピュータ１の可変出力制御機能を示したものである。

第１図において、51は各電源（B,C,T）の目標値を格
納している目標値テーブル、52は各電源（B,C,T）の初
期値を格納している初期値テーブル、53は出力検出部57
からのアナログデータをディジタルデータに変換するA/
D変換部、54は上述のテーブル等を参照してスイッチン
グ条件を演算する演算部、55は入力電源V_PPをスイッチ
ングするスイッチング部、56は出力を変換する出力変換
部、57は出力変換部56によって変換された出力の検出を
行う出力検出部である。

前述のマイクロコンピュータ１は、目標値テーブル5
1,初期値テーブル52,A/D変換部52（第３図または第４図
に示すA/D変換ユニット25に対応），演算部54等の機能
構成を有している。また、スイッチング部55は第２図に
示すタイマ2,ゲートG,およびドライバ回路に相当する。
出力変換部56および出力検出部57は第２図に示す出力ユ
ニットに相当する。

第７図（ａ）〜（ｃ）は、初期値テーブル52の構成例
を示す図である。（ａ）は現像バイアス電源回路の初期
値テーブル、（ｂ）はメインチャージャ電源回路の初期
値テーブル、（ｃ）は転写チャージャ電源回路の初期値
テーブルを示している。ここで、ABTIM,ACTIM,ATTIMは
タイマレジスタであり、MB,MC,MTは目標値である。例え
ば、目標値MBについて見ると、MB（１）に対しては初期
値「１」を与え、MB（２）に対してはタイマレジスタ値
「ABTIM（１）」を与え、MB（３）に対してはタイマレ
ジスタ値「ABTIM（２）」を与えるようになっている。

第８図は、従来方式における出力電圧と時間の関係を
示す図である。以下、第２図のＢ出力オン時を例として
説明する。

従来方式では、タイマレジスタABTIMの初期値を常に
「０」としていたので、図から明らかなように、出力電
圧を増加すると、立上り時間が増加している。このた
め、最大時間t₃を立上り時間として見込み、その分早め
にオン信号をメインプロセッサから送るようにしてい
る。しかし、この方式では、例えば出力電圧V₁の時は
（t₃−t₁）時間無駄に出力することになり、この間感光
体の劣化等の不具合を生じさせてしまう。そこで、本実
施例では、マイクロコンピュータ１内に初期値テーブル
52を設け、目標値MB等が変化したときには、それに対応
させて初期値を設定し直すことにより、時間の無駄をな
くし、高速複写を可能とする。この点について第９図，
第10図により詳しく説明する。

第９図は、定格入力電圧，定格負荷時のタイマレジス
タABTIMの値と出力電圧の関係を示す図である。

タイマレジスタの値が、ABTIM（１）の時出力電圧V₁,
ABTIM（２）の時出力電圧V₂,ABTIM（３）の時出力電圧V
₃となることを示している。そこで、最初のタイマレジ
スタの値を出力電圧V₁の時、ABTIM＝0,出力電圧V₂の
時、ABTIM＝ABTIM（１），出力電圧V₃の時、ABTIM＝ABT
IM（２）とすれば、第10図の出力電圧と時間の関係が得
られ、立上り時間がいずれの出力電圧でも時間t₁で一定
となり、前者のような不具合もなく、また最少の時間で
メインプロセッサのタイミング制御ができるので、高速
複写が可能となる。この出力電圧と初期のタイマレジス
タの値の関係は、初期値テーブル52に記録されている。
これは、出力電圧とタイマレジスタの関係より演算で求
めることもできる。

以上はＢ出力オンについて説明したが、C,T出力につ
いても全く同様に、タイマレジスタの初期値を出力電流
によって変えることにより、同種の効果を得られる。

次に、マイクロコンピュータ１の制御動作を説明す
る。第11図（ａ）〜（ｅ）にマイクロコンピュータ１の
制御動作を示す。

まず、第11図（ａ）のフローに従ってマイクロコンピ
ュータ１の全体の制御フローを説明する。

電源がオンすると、マイクロコンピュータ１は初期化
を行う。すなわち、まず各種ポート、内部の読み書きメ
モリ、内部の各種レジスタ，タイマ２等を初期状態に設
定する（ステップ101）。次にサンプリング用のインタ
ーバルタイマをスタートする（ステップ102）。このタ
イマはマイクロコンピュータ１の内部タイマ23（第３図
参照）に備わったタイマであり、タイマレジスタには1m
secが設定され、1m secのインターバルタイマとして動
作する（ステップ103）。そして、これによって、タイ
マ割込み要求INTT（０）が、第６図に示すように、1m s
ecの周期で発生する。このステップ103で、このタイマ
割込み要求INTT（０）を待ち、タイマ割込みINTT（０）
が発生すると、サンプリング比例演算サブルーチンSPCA
Lを実行する（ステップ104）。このサブルーチンSPCAL
を実行し、この結果に異常がなければ（ステップ10
5）、次にトリガレジスタ（TRIG）の内容をチェックす
る。このトリガレジスタ（TRIG）の内容が「０」でなけ
れば、出力ポートPC₄およびPC₆に、それぞれ信号T₀およ
びCO₀（第５図参照）の出力を許可する（ステップ10
7）。サブルーチンSPCALを実行して、その結果に異常が
あった場合、また、トリガレジスタ（TRIG）の内容が
「０」ならば、信号T₀およびCO₀の出力を停止する（ス
テップ108）。そして、出力ポートPA₀〜PA₂にトリガレ
ジスタ（TRIG）の各ビットを反転した信号を出力し（ス
テップ109）、前のタイマ割込みチェックの処理（ステ
ップ103）に戻り、この処理を繰り返す。

トリガレジスタ（TRIG）の有効ビットは、「０」，
「１」および「２」の３ビットであり、各ビット
「０」，「１」および「２」は、それぞれ、各電源の出
力端子B,CおよびＴの電力出力のオン／オフ状態を示
す。つまり、各ビットの状態の「１」および「０」が、
それぞれ、オンおよびオフに対応している。各ビットが
「１」であると、それを反転した「１」（低レベル）が
ポートから出力され、それによって、そのビットに対応
する系のスイッチング電源の動作が許可される。

第11図（ｂ）は、サブルーチンSPCALの処理内容を示
すフローチャートである。以下、第11図（ｂ）のフロー
に従ってSPCALの処理動作を説明する。

このサブルーチンは、レジスタ（ADCNT）の内容に応
じて、次の処理の行う。（ADCNT）が「０」ならば（ス
テップ110）、サブルーチンCONTBを実行して（ステップ
111）、ステップ116で（ADCNT）をインクリメントす
る。また、（ADCNT）が「１」ならば（ステップ112）、
サブルーチンCONTCを実行して（ステップ113）、ステッ
プ116に進み、（ADCNT）をインクリメントする。そし
て、（ADCNT）が「０」および「１」以外ならば、サブ
ルーチンCONTTを実行して（ステップ114）、ステップ11
5に進み、（ADCNT）を「０」にクリアする。つまり、こ
のサブルーチンSPCALは、（ADCNT）の内容にしたがっ
て、サブルーチンCONTB,CONTC,CONTTを実行する。

第11図（ｃ）〜（ｅ）は、それぞれの各サブルーチン
CONTB,CONTC,CONTTの処理内容を示すフローチャートで
ある。

まず、第11図（ｃ）のフローに従ってCONTBの処理動
作を説明する。

サブルーチンCONTBでは、目標値MBの変化を調べ（ス
テップ201）、変化したときは、タイマレジスタ（ABTI
M）に第７図（ａ）に示す初期値テーブルから目標値に
応じた初期値を入れ（ステップ202）、次の演算を行
う。変化しないときは、前回の演算結果をそのままABTI
Mとして次の演算を行う。

次に出力ポートPA₃を「０」にする（ステップ203）。
ここでは、アナログスイッチ３のＢ入力端子を選択し、
アナログ／ディジタル変換ユニット25の基準電圧端子
（V_aref）に加わる電圧をV_dd/2とする。続いてアナログ
／ディジタル変換ユニット25の信号入力端子として、ポ
ートAN₀を選択する（ステップ204）。なお、アナログ／
ディジタル変換ユニット25は、入力端子の選択処理を行
うと、自動的に変換動作をスタートする。

次に、上記変換によってサンプリングされたデータ
（ABD）をアキュムレータ（Ａ）にロードする（ステッ
プ205）。この時のサンプリングデータは、アナログ入
力ポートAN₀に印加される信号のレベル、すなわち、出
力ユニット７の負極性の出力電圧ABを抵抗加算回路によ
り正電圧V_ddを加算して、かさ上げした電圧レベルを、
アナログ／ディジタル変換ユニット25の基準電圧端子V
_arefに印加した電圧V_dd/2に対応して、アナログ／ディ
ジタル変換したものであり、出力ユニット７の出力レベ
ルに対応している。なお、アナログ／ディジタル変換処
理には約230μsecの時間を要する。第６図に示すよう
に、変換が終了すると、A/D変換割込み要求が発生す
る。この割込みが発生すると、図示しないA/D割込みル
ーチンを実行し、サンプリング結果、すなわち、変換さ
れたディジタルデータを所定のレジスタにストアする。

次に、ステップ206で、アキュムレータ（Ａ）の内容
が予め定めた正常な値の範囲にあるかどうかを、設定し
た最大値ABMAX,最小値ABMINにより判定する。もし、正
常な範囲をはずれており、異常ならば、異常フラグEMGB
Fを「１」にセットする（ステップ207）。正常の場合、
アキュムレータ（Ａ）の内容から目標データMBを減算
し、その結果、すなわち、目標値と検出値との誤差をア
キュムレータ（Ａ）にストアする（ステップ208）。次
に、アキュムレータ（Ａ）の内容と比例ゲインKBとを乗
算し、結果をアキュムレータ（Ａ）にストアする（ステ
ップ209）。最後に、アキュムレータ（Ａ）の内容をタ
イマレジスタ（ABTIM）に加算して、タイマレジスタ（A
BTIM）の内容を更新する（ステップ210）。

次に、第11図（ｄ）のフローに従ってCONTCの処理動
作を説明する。

サブルーチンCONTCでは、目標値MCの変化を調べ（ス
テップ211）、変化したときは、タイマレジスタ（ACTI
M）に第７図（ｂ）に示す初期値テーブルから目標値に
応じた初期値を入れ（ステップ212）、次の演算を行
う。変化しないときは、前回の演算結果をそのままACTI
Mとして次の演算を行う。

次に、出力ポートPA₃を「１」にする（ステップ21
3）。ここでは、アナログスイッチ３のＡ入力端子を選
択し、アナログ／ディジタル変換ユニット25の基準電圧
端子（V_aref）に加わる電圧をV_ddとする。続いて、アナ
ログ／ディジタル変換ユニット25の信号入力端子とし
て、ポートAN₁を選択し、アナログ／ディジタル変換ユ
ニット25をスタートする（ステップ214）。そして、そ
のアナログ／ディジタル変換によってサンプリングされ
たデータ（ACD）をアキュムレータ（Ａ）にコードする
（ステップ215）。この時のサンプリングデータは、ア
ナログ入力ポートAN₁に印加される信号ACのレベル、す
なわち、出力ユニット８の出力電流に対応する。次に、
ステップ216で、アキュムレータ（Ａ）の内容が予め定
めた正常の値の範囲にあるかどうかを、予め設定した最
大値ACMMAX,最小値ACMMINにより判定する。もし異常な
らば、異常フラグEMGCFを「１」にセットする（ステッ
プ217）。正常の場合、アキュムレータ（Ａ）の内容か
ら目標データMCを減算し、その結果、すなわち、目標値
と検出値との誤差をアキュムレータ（Ａ）にストアする
（ステップ218）。次に、アキュムレータ（Ａ）の内容
と比例ゲインKCとを乗算し、その結果をアキュムレータ
（Ａ）にストアする（ステップ219）。最後に、ステッ
プ220で、アキュムレータ（Ａ）の内容をタイマレジス
タ（ACTIM）に加算して、タイマレジスタ（ACTIM）の内
容を更新する。

次に、第11図（ｅ）のフローに従ってCONTTの処理動
作を説明する。

サブルーチンCONTTでは、目標値MTの変化を調べ（ス
テップ221）、変化したときは、タイマレジスタ（ACTI
M）に第７図（ｃ）に示す初期値テーブルから目標値に
応じた初期値を入れ（ステップ222）、次の演算を行
う。変化しないときは、前回の演算結果をそのままACTI
Mとして次の演算を行う。

次に出力ポートPA₃を「１」にする（ステップ223）。
ここでは、アナログスイッチ３のＡ入力端子を選択し、
アナログ／ディジタル変換ユニット25の基準電圧端子
（V_aref）に加わる電圧をV_dd（第２基準電圧）とする。
続いてアナログ／ディジタル変換ユニット25の信号入力
端子として、ポートAN₂を選択し、アナログ／ディジタ
ル変換ユニット25をスタートする（ステップ224）。そ
して、そのアナログ／ディジタル変換によってサンプリ
ングされたデータ（ATD）をアキュムレータ（Ａ）にロ
ードする（ステップ225）。この時のサンプリングデー
タは、アナログ入力ポートAN₂に印加される信号ATのレ
ベル、すなわち、出力ユニット９の出力電流に対応す
る。次に、ステップ226で、アキュムレータ（Ａ）の内
容が予め定めた正常な値の範囲にあるかどうかを、予め
設定した最大値ATMAX,最小値ATMINにより判定する。も
し異常ならば、異常フラグをEMGTFを「１」にセットす
る（ステップ227）。正常の場合、アキュムレータ
（Ａ）の内容から目標データMTを減算し、その結果、す
なわち、目標値と検出値との誤差をアキュムレータ
（Ａ）にストアする（ステップ228）。次に、アキュム
レータ（Ａ）の内容と比例ゲインKTとを乗算し、その結
果をアキュムレータ（Ａ）にストアする（ステップ22
9）。最後に、ステップ230で、アキュムレータ（Ａ）の
内容をタイマレジスタ（ATTIM）に加算して、タイマレ
ジスタ（ATTIM）の内容を更新する。

このように、サブルーチンSPCALは、タイマ割込み要
求INTT（０）が発生する毎に、つまり1m sec毎に実行さ
れ、SPCALでは、それを実行する毎に、順次各サブルー
チンCONTB,CONTCおよびCONTTの実行を選択的に行うの
で、これらの各サブルーチンCONTB,CONTCおよびCONTT
は、各々3m sec毎に１回の割合で処理されることにな
る。

この各サブルーチンCONTB,CONTCおよびCONTTでは、そ
れぞれに制御する出力ユニット7,8および９の出力状態
を、アナログ／ディジタル変換し、この変換された値が
目標値に近づくように、操作量を演算する。そして、各
電源回路の出力ユニット7,8および９を制御するパルス
幅信号DRVAB,DRVACおよびDRVATを出力するタイマ２のカ
ウント値ABTIM,ACTIMおよびATTIMをセットする。

上記本実施例では、マイクロコンピュータ１による制
御は、比例制御について説明したが、比例微積分制御等
においても同様の構成で同一の効果を得られる。

効果以上説明したように、本発明によれば、出力電圧を可
変する必要がある電源において、立上り時間を短くする
ことにより高速複写を可能とする。また、出力電圧の立
上り時間を出力電圧が変っても一定にできるので、シス
テムの制御が確実になり、感光体の劣化等の不具合がな
くなる。さらに、システムのタイミング制御が容易にな
る。

【図面の簡単な説明】

第１図は本発明の実施例を示す可変出力ディジタル電源
装置の可変出力制御部（マイクロコンピュータ）の機能
構成図、第２図は本発明の実施例を示す電子写真装置用
の高圧電源装置の具体的回路構成図、第３図は第２図に
おけるマイクロコンピュータの内部構成図、第４図は第
３図のマイクロコンピュータ内のアナログ／ディジタル
変換ユニットの概略構成図、第５図は第２図の各信号の
タイミングの一例を示す図、第６図は第２図のマイクロ
コンピュータの概略動作タイミングチャート、第７図は
第１図における初期値テーブルの構成例を示す図、第８
図は従来方式による出力電圧と時間の関係を示す図、第
９図は定格入力電圧，定格負荷時のタイマレジスタの値
と出力電圧の関係を示す図、第10図は出力電圧と時間の
関係を示す図、第11図（ａ）〜（ｅ）は第２図における
マイクロコンピュータの概略動作を示すフローチャート
である。 1:マイクロコンピュータ、2:タイマ、3:アナログスイッ
チ（基準電圧発生回路）,4,5,6:ドライバ回路、7,8,9:
出力ユニット、25:アナログ／ディジタル変換ユニッ
ト、G₁,G₂,G₃:ゲート、R₃,R₄:抵抗加算回路（極性補正
手段）、R₁,R₂:抵抗分圧回路、V_PP:正の電力供給電源、
V_dd:正の安定化電源、R₁₁,R₁₂:電圧分圧抵抗（第１検出
手段）、R₁₅,R₁₈:電流検出抵抗（第２検出手段）。

Claims

(57)【特許請求の範囲】

【請求項１】入力電源をスイッチングして出力値とする
スイッチング出力手段と、該出力値を検出して検出値と
する検出手段と、該検出値をアナログ値からデジタル値
に変換するアナログ／デジタル変換手段と、該出力値の
目標値を設定する目標値設定手段と、デジタル値に変換
された該検出値と該目標値とを比較演算する比較演算手
段と、該比較演算手段の演算結果にて該スイッチング出
力手段を制御して目標値の変化に応じた可変出力とする
スイッチング制御手段と、を有する電源装置において、該目標値によりスイッチング制御の初期条件を決定する
初期条件決定手段と、該スイッチング制御手段の動作開
始を指示する動作開始指示手段とを具備し、該動作開始
の指示により、該スイッチング制御手段は該初期条件決
定手段により決定された条件にてスイッチング制御手段
の動作を開始することを特徴とする電源装置。
【請求項２】特許請求の範囲第１項記載の電源装置にお
いて、前記初期条件は、出力値を一定の初期値から出力
すべく前記スイッチング制御手段を制御する条件である
ことを特徴とする電源装置。
【請求項３】特許請求の範囲第１項または第２項に記載
の電源装置において、前記初期条件は予め記憶された値
によって決定されることを特徴とする電源装置。