JP2690409B2 - 高圧電源制御装置 - Google Patents
高圧電源制御装置Info
- Publication number
- JP2690409B2 JP2690409B2 JP3101573A JP10157391A JP2690409B2 JP 2690409 B2 JP2690409 B2 JP 2690409B2 JP 3101573 A JP3101573 A JP 3101573A JP 10157391 A JP10157391 A JP 10157391A JP 2690409 B2 JP2690409 B2 JP 2690409B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- output
- voltage
- reference value
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/80—Details relating to power supplies, circuits boards, electrical connections
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33515—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc-Dc Converters (AREA)
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えば複写機やレーザ
プリンタ等において感光体を有する電子写真機構部に使
用される高圧電源制御装置に関する。
プリンタ等において感光体を有する電子写真機構部に使
用される高圧電源制御装置に関する。
【０００２】
【従来の技術】複写機やレーザプリンタ等に使用される
電子写真機構部は、例えば感光体ドラムを備え、この感
光体ドラムの感光体を帯電部で帯電させた後露光部で露
光して感光体上に靜電潜像を形成し、その靜電潜像に対
して現像部にてトナーを付着させ、そのトナー像を転写
部にて転写用紙に転写させるようになっている。
電子写真機構部は、例えば感光体ドラムを備え、この感
光体ドラムの感光体を帯電部で帯電させた後露光部で露
光して感光体上に靜電潜像を形成し、その靜電潜像に対
して現像部にてトナーを付着させ、そのトナー像を転写
部にて転写用紙に転写させるようになっている。
【０００３】このような電子写真機構部においては、帯
電部における帯電チャージャや現像部における現像スリ
ーブや転写部における転写チャージャにそれぞれ高電圧
を印加させるため高圧電源制御装置が設けられている。
電部における帯電チャージャや現像部における現像スリ
ーブや転写部における転写チャージャにそれぞれ高電圧
を印加させるため高圧電源制御装置が設けられている。
【０００４】従来、このような高圧電源制御装置として
は、第８図に示すものが知られている。これはスイッチ
ングトランジスタ１のスイッチング動作により帯電用高
圧トランス２に高電圧を発生させその高電圧を帯電チャ
ージャ３に印加させ、またスイッチングトランジスタ４
のスイッチング動作により転写用高圧トランス５に高電
圧を発生させその高電圧を転写チャージャ６に印加さ
せ、さらにスイッチングトランジスタ７のスイッチング
動作によりバイアス用高圧トランス８に高電圧を発生さ
せその高電圧を現像スリーブ９に印加させるようにして
いる。
は、第８図に示すものが知られている。これはスイッチ
ングトランジスタ１のスイッチング動作により帯電用高
圧トランス２に高電圧を発生させその高電圧を帯電チャ
ージャ３に印加させ、またスイッチングトランジスタ４
のスイッチング動作により転写用高圧トランス５に高電
圧を発生させその高電圧を転写チャージャ６に印加さ
せ、さらにスイッチングトランジスタ７のスイッチング
動作によりバイアス用高圧トランス８に高電圧を発生さ
せその高電圧を現像スリーブ９に印加させるようにして
いる。
【０００５】前記各スイッチングトランジスタ１，４，
７はそれぞれ帯電用ＰＷＭ（パルス幅変調）制御部１
０、転写用ＰＷＭ制御部１１、バイアス用ＰＷＭ制御部
１２からのパルス信号によってスイッチング制御される
ようになっている。
７はそれぞれ帯電用ＰＷＭ（パルス幅変調）制御部１
０、転写用ＰＷＭ制御部１１、バイアス用ＰＷＭ制御部
１２からのパルス信号によってスイッチング制御される
ようになっている。
【０００６】また前記各高圧トランス２，５，８に発生
する高電圧変化をそれぞれモニタ電圧検出回路１３，１
４，１５でモニタし、そのモニタ出力をそれぞれ帯電用
Ａ／Ｄ（アナログ／デジタル）変換器１６、転写用Ａ／
Ｄ変換器１７、バイアス用Ａ／Ｄ変換器１８でＡ／Ｄ変
換した後前記帯電用ＰＷＭ制御部１０、転写用ＰＷＭ制
御部１１、バイアス用ＰＷＭ制御部１２に供給するよう
になっている。
する高電圧変化をそれぞれモニタ電圧検出回路１３，１
４，１５でモニタし、そのモニタ出力をそれぞれ帯電用
Ａ／Ｄ（アナログ／デジタル）変換器１６、転写用Ａ／
Ｄ変換器１７、バイアス用Ａ／Ｄ変換器１８でＡ／Ｄ変
換した後前記帯電用ＰＷＭ制御部１０、転写用ＰＷＭ制
御部１１、バイアス用ＰＷＭ制御部１２に供給するよう
になっている。
【０００７】前記帯電用ＰＷＭ制御部１０、転写用ＰＷ
Ｍ制御部１１、バイアス用ＰＷＭ制御部１２にはまたマ
イクロプロセッサ１９から帯電ＯＮ信号と帯電基準値、
転写ＯＮ信号と転写基準値、バイアスＯＮ信号とバイア
ス基準値がそれぞれ入力されるようになっている。
Ｍ制御部１１、バイアス用ＰＷＭ制御部１２にはまたマ
イクロプロセッサ１９から帯電ＯＮ信号と帯電基準値、
転写ＯＮ信号と転写基準値、バイアスＯＮ信号とバイア
ス基準値がそれぞれ入力されるようになっている。
【０００８】前記各ＰＷＭ制御部１０〜１２は第９図に
示すように演算部２１、モニタ電圧基準値設定部２２、
周波数基準値設定部２３、基準クロック発生器２４、こ
の基準クロック発生器２４からの基準クロックをカウン
トする基準カウンタ２５、コンパレータ２６，２７、フ
リップフロップ（Ｆ／Ｆ）２８及びタイミングコントロ
ーラ２９を設け、前記演算部２１にＡ／Ｄ変換器１６〜
１８からのモニタ電圧のデジタル値を入力するとともに
モニタ電圧基準値設定部２２のモニタ電圧基準値を入力
している。なお、モニタ電圧基準値設定部２２に対する
モニタ電圧基準値（帯電基準値、転写基準値、バイアス
基準値）の設定はマイクロプロセッサ１９により行われ
るようになっている。
示すように演算部２１、モニタ電圧基準値設定部２２、
周波数基準値設定部２３、基準クロック発生器２４、こ
の基準クロック発生器２４からの基準クロックをカウン
トする基準カウンタ２５、コンパレータ２６，２７、フ
リップフロップ（Ｆ／Ｆ）２８及びタイミングコントロ
ーラ２９を設け、前記演算部２１にＡ／Ｄ変換器１６〜
１８からのモニタ電圧のデジタル値を入力するとともに
モニタ電圧基準値設定部２２のモニタ電圧基準値を入力
している。なお、モニタ電圧基準値設定部２２に対する
モニタ電圧基準値（帯電基準値、転写基準値、バイアス
基準値）の設定はマイクロプロセッサ１９により行われ
るようになっている。
【０００９】前記演算部２１は入力されるデジタル値と
モニタ電圧基準値とを比較演算しその差分の加減算され
た演算出力値をコンパレータ２７に供給するようになっ
ている。
モニタ電圧基準値とを比較演算しその差分の加減算され
た演算出力値をコンパレータ２７に供給するようになっ
ている。
【００１０】すなわちコンパレータ２６にて周波数基準
値設定部２３からの周波数基準値と基準カウンタ２５の
カウント値を比較し、カウント値が周波数基準値に一致
するとコンパレータ２６の出力がアクティブとなってフ
リップフロップ２８をＯＮする。また基準カウンタ２５
はこのときクリアされる。これによりフリップフロップ
２８からの出力、すなわちＰＷＭ制御部１０〜１２の出
力がハイレベルとなる。
値設定部２３からの周波数基準値と基準カウンタ２５の
カウント値を比較し、カウント値が周波数基準値に一致
するとコンパレータ２６の出力がアクティブとなってフ
リップフロップ２８をＯＮする。また基準カウンタ２５
はこのときクリアされる。これによりフリップフロップ
２８からの出力、すなわちＰＷＭ制御部１０〜１２の出
力がハイレベルとなる。
【００１１】またコンパレータ２７にて演算部２１から
の演算出力値と基準カウンタ２５のカウント値を比較
し、カウント値が演算出力値に一致するとコンパレータ
２７の出力がアクティブとなってフリップフロップ２８
をＯＦＦする。これによりフリップフロップ２８からの
出力、すなわちＰＷＭ制御部１０〜１２の出力がローレ
ベルとなる。すなわち演算部２１からの演算出力値はス
イッチングトランジスタ１，４，７のスイッチングデュ
ーティ比を決めている。
の演算出力値と基準カウンタ２５のカウント値を比較
し、カウント値が演算出力値に一致するとコンパレータ
２７の出力がアクティブとなってフリップフロップ２８
をＯＦＦする。これによりフリップフロップ２８からの
出力、すなわちＰＷＭ制御部１０〜１２の出力がローレ
ベルとなる。すなわち演算部２１からの演算出力値はス
イッチングトランジスタ１，４，７のスイッチングデュ
ーティ比を決めている。
【００１２】なお、タイミング・コントローラ２９はマ
イクロプロセッサ１９からのＯＮ信号を入力しＡ／Ｄ変
換器１６の動作タイミング及び演算部２１の動作タイミ
ングを決めている。この装置においては、マイクロプロ
セッサ１９からの各ＯＮ信号により各ＰＷＭ制御部１０
〜１２はそれぞれ独自に動作するようになる。
イクロプロセッサ１９からのＯＮ信号を入力しＡ／Ｄ変
換器１６の動作タイミング及び演算部２１の動作タイミ
ングを決めている。この装置においては、マイクロプロ
セッサ１９からの各ＯＮ信号により各ＰＷＭ制御部１０
〜１２はそれぞれ独自に動作するようになる。
【００１３】しかしこの従来装置では、ＰＷＭ制御部及
びＡ／Ｄ変換器を帯電用、転写用、バイアス用と個々に
設けているため使用する回路部品点数が多くなるととも
に装置が大形化する問題があった。また各ＰＷＭ制御部
が個々に独立して動作するため各ＰＷＭ制御部において
は動作の休止期間が長く動作効率が悪かった。
びＡ／Ｄ変換器を帯電用、転写用、バイアス用と個々に
設けているため使用する回路部品点数が多くなるととも
に装置が大形化する問題があった。また各ＰＷＭ制御部
が個々に独立して動作するため各ＰＷＭ制御部において
は動作の休止期間が長く動作効率が悪かった。
【００１４】そこで本発明者は、先に１個のＰＷＭ制御
部及びＡ／Ｄ変換器を複数の高電圧発生制御に対して共
通に使用することによって使用する回路部品点数を少な
くするとともに装置を小形化し、かつＰＷＭ制御部の動
作効率を向上できる高圧電源制御装置を提供した。（特
願平２−１９７８５２号）
部及びＡ／Ｄ変換器を複数の高電圧発生制御に対して共
通に使用することによって使用する回路部品点数を少な
くするとともに装置を小形化し、かつＰＷＭ制御部の動
作効率を向上できる高圧電源制御装置を提供した。（特
願平２−１９７８５２号）
【００１５】これは基本的にはアナログ／デジタル変換
器からのデジタル値と基準値を比較し、その差に応じて
フィードバック値を加減算してスイッチング手段をスイ
ッチング動作させるデューティ比を可変制御するように
なっている。
器からのデジタル値と基準値を比較し、その差に応じて
フィードバック値を加減算してスイッチング手段をスイ
ッチング動作させるデューティ比を可変制御するように
なっている。
【００１６】とろこで高圧電源を制御するものではモニ
タ電圧にノイズが介入し易く、モニタ電圧に図１０の
(a) に示すようなノイズが介入した場合、その電圧をデ
ジタル変換したデジタル値と基準値との差が一時的に大
きくなり、これによりスイッチング手段をスイッチング
動作させるデューティ比が大きく変化して高圧トランス
から負荷に印加される高電圧が正常値から大きく外れる
という新たな問題が発生した。
タ電圧にノイズが介入し易く、モニタ電圧に図１０の
(a) に示すようなノイズが介入した場合、その電圧をデ
ジタル変換したデジタル値と基準値との差が一時的に大
きくなり、これによりスイッチング手段をスイッチング
動作させるデューティ比が大きく変化して高圧トランス
から負荷に印加される高電圧が正常値から大きく外れる
という新たな問題が発生した。
【００１７】そこで本発明は、モニタ電圧にたとえノイ
ズが介入してもそれによってスイッチング手段をスイッ
チング動作させるデューティ比が大きく変化することは
なく、従ってノイズにより高圧トランスから負荷に印加
される高電圧が正常値から大きく外れるのを防止できる
高圧電源制御装置を提供しようとするものである。
ズが介入してもそれによってスイッチング手段をスイッ
チング動作させるデューティ比が大きく変化することは
なく、従ってノイズにより高圧トランスから負荷に印加
される高電圧が正常値から大きく外れるのを防止できる
高圧電源制御装置を提供しようとするものである。
【００１８】
【００１９】
【課題を解決するための手段】本発明は、高圧トランス
を設け、スイッチング手段のスイッチング動作により高
圧トランスに高電圧を発生させ負荷に印加させる高圧電
源制御装置において、高圧トランスに発生する高電圧変
化をモニタするモニタ電圧検出回路と、このモニタ電圧
検出回路からのモニタ電圧をデジタル信号に変換するア
ナログ／デジタル変換器と、このアナログ／デジタル変
換器からのデジタル値と予め設定された基準値を比較
し、その大小に応じて入力されるフィードバック値に予
め設定された最小値を加減算して出力値を得る演算部
と、この演算部から出力されモニタ電圧に対応した演算
出力をラッチするとともにそのラッチした値をフィード
バック値として演算部に供給するラッチ回路と、基準ク
ロックをカウントする基準カウンタと、予め設定された
周波数基準値及びラッチ回路のラッチした値並びに基準
カウンタのカウント値によりスイッチング手段をスイッ
チング動作させるデューティ比を最小ステップずつ制御
する出力制御手段を設けたものである。
を設け、スイッチング手段のスイッチング動作により高
圧トランスに高電圧を発生させ負荷に印加させる高圧電
源制御装置において、高圧トランスに発生する高電圧変
化をモニタするモニタ電圧検出回路と、このモニタ電圧
検出回路からのモニタ電圧をデジタル信号に変換するア
ナログ／デジタル変換器と、このアナログ／デジタル変
換器からのデジタル値と予め設定された基準値を比較
し、その大小に応じて入力されるフィードバック値に予
め設定された最小値を加減算して出力値を得る演算部
と、この演算部から出力されモニタ電圧に対応した演算
出力をラッチするとともにそのラッチした値をフィード
バック値として演算部に供給するラッチ回路と、基準ク
ロックをカウントする基準カウンタと、予め設定された
周波数基準値及びラッチ回路のラッチした値並びに基準
カウンタのカウント値によりスイッチング手段をスイッ
チング動作させるデューティ比を最小ステップずつ制御
する出力制御手段を設けたものである。
【００２０】
【作用】このような構成の本発明においては、高圧トラ
ンスに発生する高電圧変化がモニタ電圧検出回路でモニ
タされる。そしてこのモニタ電圧検出回路からのモニタ
電圧がアナログ／デジタル変換器でデジタル変換された
後演算部でそのデジタル値と予め設定された基準値の大
小が比較される。そして大小に応じてラッチ回路からの
フィードバック値に予め設定された最小値が加減算され
る。
ンスに発生する高電圧変化がモニタ電圧検出回路でモニ
タされる。そしてこのモニタ電圧検出回路からのモニタ
電圧がアナログ／デジタル変換器でデジタル変換された
後演算部でそのデジタル値と予め設定された基準値の大
小が比較される。そして大小に応じてラッチ回路からの
フィードバック値に予め設定された最小値が加減算され
る。
【００２１】演算部からの出力値はラッチ回路によりラ
ッチされる。そして周波数基準値及びラッチ回路でラッ
チした値並びに基準カウンタのカウント値によりスイッ
チング手段のデューティ比が最小ステップずつ制御され
る。従ってノイズによりモニタ電圧が一時的に大きく変
化してもスイッチング手段のデューティ比は常に最小ス
テップしか変化しない。
ッチされる。そして周波数基準値及びラッチ回路でラッ
チした値並びに基準カウンタのカウント値によりスイッ
チング手段のデューティ比が最小ステップずつ制御され
る。従ってノイズによりモニタ電圧が一時的に大きく変
化してもスイッチング手段のデューティ比は常に最小ス
テップしか変化しない。
【００２２】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。なお、本実施例は本発明を電子写真機構部にお
ける高圧発生制御に適用したものについて述べる。
明する。なお、本実施例は本発明を電子写真機構部にお
ける高圧発生制御に適用したものについて述べる。
【００２３】図１に示すように、スイッチングトランジ
スタ３１のスイッチング動作により帯電用高圧トランス
３２に高電圧を発生させその高電圧を帯電チャージャ３
３に印加させ、またスイッチングトランジスタ３４のス
イッチング動作により転写用高圧トランス３５に高電圧
を発生させその高電圧を転写チャージャ３６に印加さ
せ、さらにスイッチングトランジスタ３７のスイッチン
グ動作によりバイアス用高圧トランス３８に高電圧を発
生させその高電圧を現像スリーブ３９に印加させるよう
にしている。
スタ３１のスイッチング動作により帯電用高圧トランス
３２に高電圧を発生させその高電圧を帯電チャージャ３
３に印加させ、またスイッチングトランジスタ３４のス
イッチング動作により転写用高圧トランス３５に高電圧
を発生させその高電圧を転写チャージャ３６に印加さ
せ、さらにスイッチングトランジスタ３７のスイッチン
グ動作によりバイアス用高圧トランス３８に高電圧を発
生させその高電圧を現像スリーブ３９に印加させるよう
にしている。
【００２４】前記各スイッチングトランジスタ３１，３
４，３７は共通のＰＷＭ（パルス幅変調）制御部４０か
らのパルス信号によってスイッチング制御されるように
なっている。
４，３７は共通のＰＷＭ（パルス幅変調）制御部４０か
らのパルス信号によってスイッチング制御されるように
なっている。
【００２５】また前記各高圧トランス３２，３５，３８
に発生する高電圧変化をそれぞれモニタ電圧検出回路４
１，４２，４３でモニタし、そのモニタ出力をアナログ
マルチプレクサ４４に供給している。
に発生する高電圧変化をそれぞれモニタ電圧検出回路４
１，４２，４３でモニタし、そのモニタ出力をアナログ
マルチプレクサ４４に供給している。
【００２６】前記アナログマルチプレクサ４４は入力さ
れる前記各モニタ電圧検出回路４１，４２，４３からの
モニタ出力を所定のタイミングで順次選択し共通のＡ／
Ｄ（アナログ／デジタル）変換器４５に供給している。
前記Ａ／Ｄ変換器４５は入力されるモニタ電圧をデジタ
ル値に変換し、そのデジタル値を前記ＰＷＭ制御部４０
に供給している。
れる前記各モニタ電圧検出回路４１，４２，４３からの
モニタ出力を所定のタイミングで順次選択し共通のＡ／
Ｄ（アナログ／デジタル）変換器４５に供給している。
前記Ａ／Ｄ変換器４５は入力されるモニタ電圧をデジタ
ル値に変換し、そのデジタル値を前記ＰＷＭ制御部４０
に供給している。
【００２７】前記ＰＷＭ制御部４０にはまた、マイクロ
プロセッサ４６から帯電ＯＮ信号、転写ＯＮ信号、バイ
アスＯＮ信号がそれぞれ入力されるとともに帯電基準
値、転写基準値、バイアス基準値が書き込みデータとし
てそれぞれ入力されるようになっている。
プロセッサ４６から帯電ＯＮ信号、転写ＯＮ信号、バイ
アスＯＮ信号がそれぞれ入力されるとともに帯電基準
値、転写基準値、バイアス基準値が書き込みデータとし
てそれぞれ入力されるようになっている。
【００２８】前記ＰＷＭ制御部４０は第２図に示すよう
に演算部５１、帯電用基準値設定部５２、転写用基準値
設定部５３、バイアス用基準値設定部５４、周波数基準
値設定部５５、基準クロック発生器５６、この基準クロ
ック発生器５６からの基準クロックをカウントする基準
カウンタ５７、第１、第２のセレクタ５８，５９、第
１、第２、第３のラッチ回路６０，６１，６２、第１、
第２、第３、第４のコンパレータ６３，６４，６５，６
６、第１、第２、第３のフリップフロップ（Ｆ／Ｆ）６
７，６８，６９、半周期制御回路７０及び前記アナログ
マルチプレクサ４４、Ａ／Ｄ変換器４５、演算部５１、
第１、第２のセレクタ５８，５９、第１、第２、第３の
ラッチ回路６０，６１，６２をそれぞれ所定のタイミン
グで制御するタイミング・コントローラ７１からなり、
前記Ａ／Ｄ変換器４５からのモニタ電圧のデジタル値を
前記演算部５１に供給するとともに、前記マイクロプロ
セッサ４６からの帯電ＯＮ信号、転写ＯＮ信号、バイア
スＯＮ信号を前記タイミング・コントローラ７１及び前
記第１、第２、第３のフリップフロップ６７，６８，６
９のクリア端子CLに供給している。
に演算部５１、帯電用基準値設定部５２、転写用基準値
設定部５３、バイアス用基準値設定部５４、周波数基準
値設定部５５、基準クロック発生器５６、この基準クロ
ック発生器５６からの基準クロックをカウントする基準
カウンタ５７、第１、第２のセレクタ５８，５９、第
１、第２、第３のラッチ回路６０，６１，６２、第１、
第２、第３、第４のコンパレータ６３，６４，６５，６
６、第１、第２、第３のフリップフロップ（Ｆ／Ｆ）６
７，６８，６９、半周期制御回路７０及び前記アナログ
マルチプレクサ４４、Ａ／Ｄ変換器４５、演算部５１、
第１、第２のセレクタ５８，５９、第１、第２、第３の
ラッチ回路６０，６１，６２をそれぞれ所定のタイミン
グで制御するタイミング・コントローラ７１からなり、
前記Ａ／Ｄ変換器４５からのモニタ電圧のデジタル値を
前記演算部５１に供給するとともに、前記マイクロプロ
セッサ４６からの帯電ＯＮ信号、転写ＯＮ信号、バイア
スＯＮ信号を前記タイミング・コントローラ７１及び前
記第１、第２、第３のフリップフロップ６７，６８，６
９のクリア端子CLに供給している。
【００２９】前記帯電用基準値設定部５２、転写用基準
値設定部５３、バイアス用基準値設定部５４に対する基
準値の設定は前記マイクロプロセッサ４６からの帯電基
準値、転写基準値、バイアス基準値の書き込みデータに
より行われるようになっている。
値設定部５３、バイアス用基準値設定部５４に対する基
準値の設定は前記マイクロプロセッサ４６からの帯電基
準値、転写基準値、バイアス基準値の書き込みデータに
より行われるようになっている。
【００３０】前記アナログマルチプレクサ４４は前記タ
イミング・コントローラ７１からの制御信号により帯電
用モニタ電圧、転写用モニタ電圧、バイアス用モニタ電
圧を選択しＡ／Ｄ変換器４５に供給している。
イミング・コントローラ７１からの制御信号により帯電
用モニタ電圧、転写用モニタ電圧、バイアス用モニタ電
圧を選択しＡ／Ｄ変換器４５に供給している。
【００３１】前記第１のセレクタ５８は前記タイミング
・コントローラ７１からの制御信号により前記各ラッチ
回路６０，６１，６２の出力を選択し、フィードバック
値として前記演算部５１に供給するようになっている。
・コントローラ７１からの制御信号により前記各ラッチ
回路６０，６１，６２の出力を選択し、フィードバック
値として前記演算部５１に供給するようになっている。
【００３２】前記第２のセレクタ５９は前記タイミング
・コントローラ７１からの制御信号により前記帯電用基
準値設定部５２、転写用基準値設定部５３、バイアス用
基準値設定部５４からの基準値を選択して前記演算部５
１に供給するようになっている。前記周波数基準値設定
部５５からの周波数基準値を前記演算部５１及び第４の
コンパレータ６６に供給するようになっている。
・コントローラ７１からの制御信号により前記帯電用基
準値設定部５２、転写用基準値設定部５３、バイアス用
基準値設定部５４からの基準値を選択して前記演算部５
１に供給するようになっている。前記周波数基準値設定
部５５からの周波数基準値を前記演算部５１及び第４の
コンパレータ６６に供給するようになっている。
【００３３】前記演算部５１は第３図に示すように、１
対のコンパレータ８１，８２、加算器８３及びセレクタ
８４で構成され、前記Ａ／Ｄ変換器４５からのデジタル
値を前記コンパレータ８１のＡ入力端子に供給してい
る。前記コンパレータ８１のＢ入力端子には前記第２の
セレクタ５９からの基準値が入力されるようになってい
る。
対のコンパレータ８１，８２、加算器８３及びセレクタ
８４で構成され、前記Ａ／Ｄ変換器４５からのデジタル
値を前記コンパレータ８１のＡ入力端子に供給してい
る。前記コンパレータ８１のＢ入力端子には前記第２の
セレクタ５９からの基準値が入力されるようになってい
る。
【００３４】前記コンパレータ８１はＡ入力端子からの
デジタル値ＡとＢ入力端子からの基準値Ｂを比較し、Ａ
＜ＢであればＡ≦Ｂの反転出力端子、Ａ＝Ｂの反転出力
端子及びＡ＞Ｂの反転出力端子からそれぞれ「Ｌ、Ｈ、
Ｈ」の信号を出力し、Ａ＝ＢであればＡ≦Ｂの反転出力
端子、Ａ＝Ｂの反転出力端子及びＡ＞Ｂの反転出力端子
からそれぞれ「Ｌ、Ｌ、Ｈ」の信号を出力し、かつＡ＞
ＢであればＡ≦Ｂの反転出力端子、Ａ＝Ｂの反転出力端
子及びＡ＞Ｂの反転出力端子からそれぞれ「Ｈ、Ｈ、
Ｌ」の信号を出力するようになっている。そしてＡ≦Ｂ
の反転出力端子からの出力を０〜７の８ビットラインの
うちの１〜７の７ビットラインを介して前記加算器８３
の一方の入力端子に供給し、Ａ＝Ｂの反転出力端子から
の出力を２入力アンドゲート８５の一方の入力端子に供
給し、Ａ＞Ｂの反転出力端子からの出力を２入力オアゲ
ート８６の一方の入力端子に供給している。前記アンド
ゲート８５の他方の入力端子にはＶCC電圧が印加されて
いる。前記アンドゲート８５からの出力を８ビットライ
ンのうちの０の最小ビットラインを介して前記加算器８
３の一方の入力端子に供給している。前記加算器８３の
他方の入力端子には前記第１のセレクタ５８からの８ビ
ットのフィードバック値が入力されている。
デジタル値ＡとＢ入力端子からの基準値Ｂを比較し、Ａ
＜ＢであればＡ≦Ｂの反転出力端子、Ａ＝Ｂの反転出力
端子及びＡ＞Ｂの反転出力端子からそれぞれ「Ｌ、Ｈ、
Ｈ」の信号を出力し、Ａ＝ＢであればＡ≦Ｂの反転出力
端子、Ａ＝Ｂの反転出力端子及びＡ＞Ｂの反転出力端子
からそれぞれ「Ｌ、Ｌ、Ｈ」の信号を出力し、かつＡ＞
ＢであればＡ≦Ｂの反転出力端子、Ａ＝Ｂの反転出力端
子及びＡ＞Ｂの反転出力端子からそれぞれ「Ｈ、Ｈ、
Ｌ」の信号を出力するようになっている。そしてＡ≦Ｂ
の反転出力端子からの出力を０〜７の８ビットラインの
うちの１〜７の７ビットラインを介して前記加算器８３
の一方の入力端子に供給し、Ａ＝Ｂの反転出力端子から
の出力を２入力アンドゲート８５の一方の入力端子に供
給し、Ａ＞Ｂの反転出力端子からの出力を２入力オアゲ
ート８６の一方の入力端子に供給している。前記アンド
ゲート８５の他方の入力端子にはＶCC電圧が印加されて
いる。前記アンドゲート８５からの出力を８ビットライ
ンのうちの０の最小ビットラインを介して前記加算器８
３の一方の入力端子に供給している。前記加算器８３の
他方の入力端子には前記第１のセレクタ５８からの８ビ
ットのフィードバック値が入力されている。
【００３５】前記加算器８３は一方の入力端子からの８
ビットの値とフィードバック値とを加算し、その加算値
を前記セレクタ８４の一方の入力端子に供給するととも
に前記コンパレータ８２の一方の入力端子に供給してい
る。前記セレクタ８４及びコンパレータ８２の他方の入
力端子には前記周波数基準値設定部５５からの周波数基
準値が入力されている。
ビットの値とフィードバック値とを加算し、その加算値
を前記セレクタ８４の一方の入力端子に供給するととも
に前記コンパレータ８２の一方の入力端子に供給してい
る。前記セレクタ８４及びコンパレータ８２の他方の入
力端子には前記周波数基準値設定部５５からの周波数基
準値が入力されている。
【００３６】前記加算器８３は加算結果が負になるとキ
ャリー端子CAからローレベルな信号を前記オアゲート８
６の他方の入力端子に供給している。前記オアゲート８
６からの信号を前記セレクタ８４のイネーブル端子ENに
供給している。
ャリー端子CAからローレベルな信号を前記オアゲート８
６の他方の入力端子に供給している。前記オアゲート８
６からの信号を前記セレクタ８４のイネーブル端子ENに
供給している。
【００３７】前記コンパレータ８２は加算値と周波数基
準値を比較し、加算値が周波数基準値になるまでは前記
セレクタ８４に加算値を選択させる信号を出力し、また
加算値が周波数基準値以上になると前記セレクタ８４に
周波数基準値を選択させる信号を出力するようになって
いる。
準値を比較し、加算値が周波数基準値になるまでは前記
セレクタ８４に加算値を選択させる信号を出力し、また
加算値が周波数基準値以上になると前記セレクタ８４に
周波数基準値を選択させる信号を出力するようになって
いる。
【００３８】前記セレクタ８４からの出力値は前記演算
部５１の出力値で、その出力値を第２図に示すように前
記各ラッチ回路６０，６１，６２に供給している。前記
各ラッチ回路６０，６１，６２は前記タイミング・コン
トローラ７１に制御され、帯電ＯＮ時にはラッチ回路６
０が出力値をラッチし、転写ＯＮ時にはラッチ回路６１
が出力値をラッチし、かつバイアスＯＮ時にはラッチ回
路６２が出力値をラッチするようになっている。
部５１の出力値で、その出力値を第２図に示すように前
記各ラッチ回路６０，６１，６２に供給している。前記
各ラッチ回路６０，６１，６２は前記タイミング・コン
トローラ７１に制御され、帯電ＯＮ時にはラッチ回路６
０が出力値をラッチし、転写ＯＮ時にはラッチ回路６１
が出力値をラッチし、かつバイアスＯＮ時にはラッチ回
路６２が出力値をラッチするようになっている。
【００３９】前記各ラッチ回路６０，６１，６２がラッ
チした値を第１、第２、第３のコンパレータ６３，６
４，６５にそれぞれ供給している。前記各コンパレータ
６３，６４，６５，６６にはまた前記基準カウンタ５７
からのカウント値が入力されている。
チした値を第１、第２、第３のコンパレータ６３，６
４，６５にそれぞれ供給している。前記各コンパレータ
６３，６４，６５，６６にはまた前記基準カウンタ５７
からのカウント値が入力されている。
【００４０】前記第４のコンパレータ６６は周波数基準
値設定部５５からの周波数基準値に基準カウンタ５７の
カウント値が一致するとアクディブとなり、その出力を
前記基準カウンタ５７のクリア端子CLに供給するととも
に半周期制御回路７０に供給している。前記周波数基準
値設定部５５からの周波数基準値はトランジスタスイッ
チング周波数の半分に設定されており、前記半周期制御
回路７０により第１、第３のフリップフロップ６７，６
９のＯＮタイミングと第２のフリップフロップ６８のＯ
Ｎタイミングを半周期ずらしている。すなわち前記半周
期制御回路７０のＱ端子出力を前記第１、第３のフリッ
プフロップ６７，６９のＯＮ端子に供給し、Ｑの反転端
子出力を前記第２のフリップフロップ６８のＯＮ端子に
供給することによって、帯電及びバイアスのＯＮ周期と
転写のＯＮ周期を半周期ずらしている。
値設定部５５からの周波数基準値に基準カウンタ５７の
カウント値が一致するとアクディブとなり、その出力を
前記基準カウンタ５７のクリア端子CLに供給するととも
に半周期制御回路７０に供給している。前記周波数基準
値設定部５５からの周波数基準値はトランジスタスイッ
チング周波数の半分に設定されており、前記半周期制御
回路７０により第１、第３のフリップフロップ６７，６
９のＯＮタイミングと第２のフリップフロップ６８のＯ
Ｎタイミングを半周期ずらしている。すなわち前記半周
期制御回路７０のＱ端子出力を前記第１、第３のフリッ
プフロップ６７，６９のＯＮ端子に供給し、Ｑの反転端
子出力を前記第２のフリップフロップ６８のＯＮ端子に
供給することによって、帯電及びバイアスのＯＮ周期と
転写のＯＮ周期を半周期ずらしている。
【００４１】前記第１、第２、第３のコンパレータ６
３，６４，６５は前記各ラッチ回路６０，６１，６２が
ラッチした値に基準カウンタ５７のカウント値が一致す
るとアクディブとなり、その出力を前記第１、第２、第
３のフリップフロップ６７，６８，６９のＯＦＦ端子に
供給している。
３，６４，６５は前記各ラッチ回路６０，６１，６２が
ラッチした値に基準カウンタ５７のカウント値が一致す
るとアクディブとなり、その出力を前記第１、第２、第
３のフリップフロップ６７，６８，６９のＯＦＦ端子に
供給している。
【００４２】そして前記第１、第２、第３のフリップフ
ロップ６７，６８，６９から前記各スイッチングトラン
ジスタ３１，３４，３７を駆動する帯電出力、転写出
力、バイアス出力をそれぞれ送出するようになってい
る。
ロップ６７，６８，６９から前記各スイッチングトラン
ジスタ３１，３４，３７を駆動する帯電出力、転写出
力、バイアス出力をそれぞれ送出するようになってい
る。
【００４３】なお、前記第１、第２、第３のフリップフ
ロップ６７，６８，６９のクリア端子CLにはマイクロプ
ロセッサ４６からの帯電ＯＮ信号、転写ＯＮ信号及びバ
イアスＯＮ信号がそれぞれ入力されている。
ロップ６７，６８，６９のクリア端子CLにはマイクロプ
ロセッサ４６からの帯電ＯＮ信号、転写ＯＮ信号及びバ
イアスＯＮ信号がそれぞれ入力されている。
【００４４】図４乃至図６は前記スイッチングトランジ
スタ３１，３４，３７、高圧トランス３２，３５，３８
及びモニタ電圧検出回路４１，４２，４３で構成される
具体的回路例を示すもので、図４及び図５は定電圧制御
方式を使用したものであり、図６は定電流制御方式を使
用したものである。
スタ３１，３４，３７、高圧トランス３２，３５，３８
及びモニタ電圧検出回路４１，４２，４３で構成される
具体的回路例を示すもので、図４及び図５は定電圧制御
方式を使用したものであり、図６は定電流制御方式を使
用したものである。
【００４５】このような構成の本実施例においては、電
源が投入されるとマイクロプロセッサ４６は先ず帯電用
基準値、転写用基準値、バイアス用基準値をＰＷＭ制御
部４０の各設定部５２，５３，５４にそれぞれ設定す
る。
源が投入されるとマイクロプロセッサ４６は先ず帯電用
基準値、転写用基準値、バイアス用基準値をＰＷＭ制御
部４０の各設定部５２，５３，５４にそれぞれ設定す
る。
【００４６】この状態でマイクロプロセッサ４６から帯
電ＯＮ信号、転写ＯＮ信号、バイアスＯＮ信号のいずれ
かがタイミング・コントローラ７１に入力されるとタイ
ミング・コントローラ７１は動作を開始する。そしてア
ナログマルチプレクサ４４の３つの入力アドレスを所定
のタイミングで順次切り替える。このときアドレスが切
り替えられる毎にＡ／Ｄ変換器４５に変換要求を行う。
電ＯＮ信号、転写ＯＮ信号、バイアスＯＮ信号のいずれ
かがタイミング・コントローラ７１に入力されるとタイ
ミング・コントローラ７１は動作を開始する。そしてア
ナログマルチプレクサ４４の３つの入力アドレスを所定
のタイミングで順次切り替える。このときアドレスが切
り替えられる毎にＡ／Ｄ変換器４５に変換要求を行う。
【００４７】Ａ／Ｄ変換器４５からのデジタル値は演算
部５１に供給される。出力ＯＮ直後はモニタ電圧の出力
はゼロなのでＡ／Ｄ変換されたデジタル値もゼロとな
る。そこでコンパレータ８１のＡ≦Ｂの反転出力端子、
Ａ＝Ｂの反転出力端子及びＡ＞Ｂの反転出力端子からの
出力はそれぞれ「Ｌ、Ｈ、Ｈ」の信号レベルとなる。
部５１に供給される。出力ＯＮ直後はモニタ電圧の出力
はゼロなのでＡ／Ｄ変換されたデジタル値もゼロとな
る。そこでコンパレータ８１のＡ≦Ｂの反転出力端子、
Ａ＝Ｂの反転出力端子及びＡ＞Ｂの反転出力端子からの
出力はそれぞれ「Ｌ、Ｈ、Ｈ」の信号レベルとなる。
【００４８】これにより加算器８３への一方の入力は
「０１Ｈ」となる。このとき加算器８３に入力されるフ
ィードバック値は「００Ｈ」なので、加算器８３は「０
１Ｈ」を出力する。この値「０１Ｈ」は周波数基準値よ
り小さく、演算結果も負では無いのでセレクタ８４は加
算器８３の出力を選択する。こうしてセレクタ８４から
は加算器出力「０１Ｈ」が選択出力される。すなわち演
算部５１の出力は「０１Ｈ」となる。
「０１Ｈ」となる。このとき加算器８３に入力されるフ
ィードバック値は「００Ｈ」なので、加算器８３は「０
１Ｈ」を出力する。この値「０１Ｈ」は周波数基準値よ
り小さく、演算結果も負では無いのでセレクタ８４は加
算器８３の出力を選択する。こうしてセレクタ８４から
は加算器出力「０１Ｈ」が選択出力される。すなわち演
算部５１の出力は「０１Ｈ」となる。
【００４９】これによりスイッチングトランジスタ３
１，３４，３７のスイッチング動作のデューティ比は基
準クロック発生器５６からの基準クロックの１クロック
分となる。
１，３４，３７のスイッチング動作のデューティ比は基
準クロック発生器５６からの基準クロックの１クロック
分となる。
【００５０】一方、タイミング・コントローラ７１に制
御されて第１、第２のセレクタ５８，５９はアナログマ
ルチプレクサ４４の入力アドレス選択に対応した選択を
行い、フィードバック値及び基準値を演算部５１に供給
する。
御されて第１、第２のセレクタ５８，５９はアナログマ
ルチプレクサ４４の入力アドレス選択に対応した選択を
行い、フィードバック値及び基準値を演算部５１に供給
する。
【００５１】また各ラッチ回路６０，６１，６２もタイ
ミング・コントローラ７１に制御されてアナログマルチ
プレクサ４４の入力アドレス選択に対応したラッチイネ
ーブル状態となる。
ミング・コントローラ７１に制御されてアナログマルチ
プレクサ４４の入力アドレス選択に対応したラッチイネ
ーブル状態となる。
【００５２】そして第４のコンパレータ６６は基準カウ
ンタ５７のカウント値が周波数基準値に一致するタイミ
ングでアクティブとなり、これにより第１、第３のフリ
ップフロップ６７，６９が先ずＯＮとなり、半周期後に
第２のフリップフロップ６８がＯＮとなる。また第４の
コンパレータ６６がアクティブとなったタイミングで基
準カウンタ５７はクリアされる。
ンタ５７のカウント値が周波数基準値に一致するタイミ
ングでアクティブとなり、これにより第１、第３のフリ
ップフロップ６７，６９が先ずＯＮとなり、半周期後に
第２のフリップフロップ６８がＯＮとなる。また第４の
コンパレータ６６がアクティブとなったタイミングで基
準カウンタ５７はクリアされる。
【００５３】また第１、第２、第３のコンパレータ６
３，６４，６５はラッチ回路６０，６１，６２がそれぞ
れラッチした値に基準カウンタ５７のカウント値が一致
するとアクティブとなって第１、第２、第３のフリップ
フロップ６７，６８，６９をそれぞれＯＦＦする。
３，６４，６５はラッチ回路６０，６１，６２がそれぞ
れラッチした値に基準カウンタ５７のカウント値が一致
するとアクティブとなって第１、第２、第３のフリップ
フロップ６７，６８，６９をそれぞれＯＦＦする。
【００５４】こうして第１のフリップフロップ６７のＯ
ＦＦタイミングによりスイッチングトランジスタ３１へ
の帯電出力のデューティ比が制御され、第２のフリップ
フロップ６８のＯＦＦタイミングによりスイッチングト
ランジスタ３４への転写出力のデューティ比が制御さ
れ、かつ第３のフリップフロップ６９のＯＦＦタイミン
グによりスイッチングトランジスタ３７へのバイアス出
力のデューティ比が制御される。
ＦＦタイミングによりスイッチングトランジスタ３１へ
の帯電出力のデューティ比が制御され、第２のフリップ
フロップ６８のＯＦＦタイミングによりスイッチングト
ランジスタ３４への転写出力のデューティ比が制御さ
れ、かつ第３のフリップフロップ６９のＯＦＦタイミン
グによりスイッチングトランジスタ３７へのバイアス出
力のデューティ比が制御される。
【００５５】周波数基準値により各スイッチングトラン
ジスタ３１，３４，３７のスイッチング周期が制御さ
れ、かつ演算部５１からの演算出力値により各スイッチ
ングトランジスタ３１，３４，３７のスイッチングデュ
ーティ比が制御されることになる。
ジスタ３１，３４，３７のスイッチング周期が制御さ
れ、かつ演算部５１からの演算出力値により各スイッチ
ングトランジスタ３１，３４，３７のスイッチングデュ
ーティ比が制御されることになる。
【００５６】このように１個のＰＷＭ制御部４０とＡ／
Ｄ変換器４５を使用して帯電用、転写用、現像バイアス
用の高圧発生制御ができるので、使用する回路部品点数
を少なくできるとともに装置を小形化を図ることができ
る。またＰＷＭ制御部４０は各高圧発生制御が順次行わ
れるため休止している時間は少なく動作効率を向上でき
る。ところで出力ＯＮ当初においてはラッチした値はゼ
ロなのでデューティ比は基準クロック発生器５６からの
基準クロックの１クロック分となる。次の演算において
は加算器８３の他方に入力されるフィードバック値は
「０１Ｈ」となっているので、演算部５１の出力は「０
２Ｈ」となる。以後このようにして演算部５１の出力は
「０１Ｈ」単位で増加し、デューティ比は基準クロック
の１クロック分ずつ徐々に増加する。
Ｄ変換器４５を使用して帯電用、転写用、現像バイアス
用の高圧発生制御ができるので、使用する回路部品点数
を少なくできるとともに装置を小形化を図ることができ
る。またＰＷＭ制御部４０は各高圧発生制御が順次行わ
れるため休止している時間は少なく動作効率を向上でき
る。ところで出力ＯＮ当初においてはラッチした値はゼ
ロなのでデューティ比は基準クロック発生器５６からの
基準クロックの１クロック分となる。次の演算において
は加算器８３の他方に入力されるフィードバック値は
「０１Ｈ」となっているので、演算部５１の出力は「０
２Ｈ」となる。以後このようにして演算部５１の出力は
「０１Ｈ」単位で増加し、デューティ比は基準クロック
の１クロック分ずつ徐々に増加する。
【００５７】そしてＡ／Ｄ変換器４５でＡ／Ｄ変換され
たデジタル値が基準値設定部５２，５３，５４からの基
準値に達すると、Ａ＝Ｂとなるためコンパレータ８１の
Ａ≦Ｂの反転出力端子、Ａ＝Ｂの反転出力端子及びＡ＞
Ｂの反転出力端子からの出力はそれぞれ「Ｌ、Ｌ、Ｈ」
の信号レベルとなる。これにより加算器８３への一方の
入力は「００Ｈ」となり、デューティ比は変化しない。
たデジタル値が基準値設定部５２，５３，５４からの基
準値に達すると、Ａ＝Ｂとなるためコンパレータ８１の
Ａ≦Ｂの反転出力端子、Ａ＝Ｂの反転出力端子及びＡ＞
Ｂの反転出力端子からの出力はそれぞれ「Ｌ、Ｌ、Ｈ」
の信号レベルとなる。これにより加算器８３への一方の
入力は「００Ｈ」となり、デューティ比は変化しない。
【００５８】コンパレータ８１においてＡ＞Ｂになると
コンパレータ８１のＡ≦Ｂの反転出力端子、Ａ＝Ｂの反
転出力端子及びＡ＞Ｂの反転出力端子からの出力はそれ
ぞれ「Ｈ、Ｈ、Ｌ」の信号レベルとなる。これにより加
算器８３への一方の入力は「ＦＦＨ」となる。これによ
り加算器８３においてフィードバック値が−１されるの
で、スイッチングトランジスタ３１，３４，３７のスイ
ッチング動作のデューティ比は基準クロック発生器５６
からの基準クロックの１クロック分減少する。
コンパレータ８１のＡ≦Ｂの反転出力端子、Ａ＝Ｂの反
転出力端子及びＡ＞Ｂの反転出力端子からの出力はそれ
ぞれ「Ｈ、Ｈ、Ｌ」の信号レベルとなる。これにより加
算器８３への一方の入力は「ＦＦＨ」となる。これによ
り加算器８３においてフィードバック値が−１されるの
で、スイッチングトランジスタ３１，３４，３７のスイ
ッチング動作のデューティ比は基準クロック発生器５６
からの基準クロックの１クロック分減少する。
【００５９】このようにモニタ電圧に対応したデジタル
値と基準値を比較し、その大小によって、すなわちデジ
タル値Ａ＜基準値Ｂのときにはデューティ比を基準クロ
ックの１クロック分増加させ、デジタル値Ａ＝基準値Ｂ
のときにはデューティ比をそのままとし、デジタル値Ａ
＞基準値Ｂのときにはデューティ比を基準クロックの１
クロック分減少させるようにしているので、たとえモニ
タ電圧に図７の(a) に示すようなノイズが介入し、それ
により一時的にデジタル値が大きく変化しても、スイッ
チングトランジスタ３１，３４，３７のスイッチング動
作のデューティ比は最小ステップである基準クロック発
生器５６からの基準クロックの１クロック分しか増減し
ない。従って高圧トランス３２，３５，３８からの高電
圧は図７の(b) に示すように最小可変量しか変化しない
ことになる。このようにノイズにより高圧トランスから
の高電圧が正常値から大きく外れるのを防止できること
になる。
値と基準値を比較し、その大小によって、すなわちデジ
タル値Ａ＜基準値Ｂのときにはデューティ比を基準クロ
ックの１クロック分増加させ、デジタル値Ａ＝基準値Ｂ
のときにはデューティ比をそのままとし、デジタル値Ａ
＞基準値Ｂのときにはデューティ比を基準クロックの１
クロック分減少させるようにしているので、たとえモニ
タ電圧に図７の(a) に示すようなノイズが介入し、それ
により一時的にデジタル値が大きく変化しても、スイッ
チングトランジスタ３１，３４，３７のスイッチング動
作のデューティ比は最小ステップである基準クロック発
生器５６からの基準クロックの１クロック分しか増減し
ない。従って高圧トランス３２，３５，３８からの高電
圧は図７の(b) に示すように最小可変量しか変化しない
ことになる。このようにノイズにより高圧トランスから
の高電圧が正常値から大きく外れるのを防止できること
になる。
【００６０】しかも演算部５１は基準値とモニタ電圧の
デジタル値との差を求める必要がなく、大小関係のみを
判断すればよいので、出力の立上がり時と通常動作時と
の区別は不要となり、これにより演算部５１及びタイミ
ング・コントローラ７１の回路構成を簡単化できる。コ
ンパレータ８２において加算器８３の出力値が周波数基
準値以上になるとセレクタ８４は周波数基準値を選択す
るように動作する。
デジタル値との差を求める必要がなく、大小関係のみを
判断すればよいので、出力の立上がり時と通常動作時と
の区別は不要となり、これにより演算部５１及びタイミ
ング・コントローラ７１の回路構成を簡単化できる。コ
ンパレータ８２において加算器８３の出力値が周波数基
準値以上になるとセレクタ８４は周波数基準値を選択す
るように動作する。
【００６１】なお、予めデューティ比のデットタイムを
設定しておき、デューティ比がデットタイムになったと
きマイクロプロセッサ４６が異常を判断して高電圧の出
力を停止させることもできる。例えば図４及び図５の回
路を使用した場合、出力が短絡するとモニタ電圧がゼロ
となるため出力のデューティはデットタイムまで増加す
ることになるので、これをマイクロプロセッサ４６に知
らせることにより出力を停止させることができる。また
図６の回路を使用した場合、出力がオープン状態になる
と電流が流れずモニタ電圧がゼロとなるため出力のデュ
ーティはデットタイムまで増加することになるので、こ
れをマイクロプロセッサ４６に知らせることにより出力
を停止させることができる。
設定しておき、デューティ比がデットタイムになったと
きマイクロプロセッサ４６が異常を判断して高電圧の出
力を停止させることもできる。例えば図４及び図５の回
路を使用した場合、出力が短絡するとモニタ電圧がゼロ
となるため出力のデューティはデットタイムまで増加す
ることになるので、これをマイクロプロセッサ４６に知
らせることにより出力を停止させることができる。また
図６の回路を使用した場合、出力がオープン状態になる
と電流が流れずモニタ電圧がゼロとなるため出力のデュ
ーティはデットタイムまで増加することになるので、こ
れをマイクロプロセッサ４６に知らせることにより出力
を停止させることができる。
【００６２】また、Ａ／Ｄ変換器４５からのデジタル値
を直接エラー検出用の上限値と下限値とで比較する手段
を設け、デジタル値がこの上限値と下限値の範囲内に無
いときエラー信号を出力してマイクロブロセッサ４６に
知らせるようにしてもよい。なお、本実施例は本発明を
電子写真機構部における高圧発生制御に適用したものに
ついて述べたが必ずしもこれに限定されるものでないの
は勿論である。
を直接エラー検出用の上限値と下限値とで比較する手段
を設け、デジタル値がこの上限値と下限値の範囲内に無
いときエラー信号を出力してマイクロブロセッサ４６に
知らせるようにしてもよい。なお、本実施例は本発明を
電子写真機構部における高圧発生制御に適用したものに
ついて述べたが必ずしもこれに限定されるものでないの
は勿論である。
【００６３】
【発明の効果】以上詳述したように本発明によれば、モ
ニタ電圧にたとえノイズが介入してもそれによってスイ
ッチング手段をスイッチング動作させるデューティ比が
大きく変化することはなく、従ってノイズにより高圧ト
ランスから負荷に印加される高電圧が正常値から大きく
外れるのを防止できる高圧電源制御装置を提供できるも
のである。
ニタ電圧にたとえノイズが介入してもそれによってスイ
ッチング手段をスイッチング動作させるデューティ比が
大きく変化することはなく、従ってノイズにより高圧ト
ランスから負荷に印加される高電圧が正常値から大きく
外れるのを防止できる高圧電源制御装置を提供できるも
のである。
【図１】 本発明の一実施例を示す全体ブロック図。
【図２】 同実施例におけるＰＷＭ制御部の構成を示す
ブロック図。
ブロック図。
【図３】 同実施例における演算部の構成を示すブロッ
ク図。
ク図。
【図４】 同実施例に使用されるスイッチングトランジ
スタ、高圧トランス及びモニタ電圧検出回路の具体回路
の一例を示す図。
スタ、高圧トランス及びモニタ電圧検出回路の具体回路
の一例を示す図。
【図５】 同実施例に使用されるスイッチングトランジ
スタ、高圧トランス及びモニタ電圧検出回路の具体回路
の他の例を示す図。
スタ、高圧トランス及びモニタ電圧検出回路の具体回路
の他の例を示す図。
【図６】 同実施例に使用されるスイッチングトランジ
スタ、高圧トランス及びモニタ電圧検出回路の具体回路
の他の例を示す図。
スタ、高圧トランス及びモニタ電圧検出回路の具体回路
の他の例を示す図。
【図７】 同実施例におけるノイズと出力可変量との関
係を示す図。
係を示す図。
【図８】 従来例を示す全体ブロック図。
【図９】 同従来例におけるＰＷＭ制御部の構成を示す
ブロック図。
ブロック図。
【図１０】 同従来例におけるノイズと出力可変量との
関係を示す図。
関係を示す図。
３１，３４，３７…スイッチングトランジスタ、３２，
３５，３８…高圧トランス、４１〜４３…モニタ電圧検
出回路、４５…Ａ／Ｄ変換器、４６…マイクロプロセッ
サ、５１…演算部、５７…基準カウンタ、６０〜６２…
ラッチ回路、８１…コンパレータ、８３…加算器。
３５，３８…高圧トランス、４１〜４３…モニタ電圧検
出回路、４５…Ａ／Ｄ変換器、４６…マイクロプロセッ
サ、５１…演算部、５７…基準カウンタ、６０〜６２…
ラッチ回路、８１…コンパレータ、８３…加算器。
Claims (1)
- 【請求項１】 高圧トランスを設け、スイッチング手段
のスイッチング動作により前記高圧トランスに高電圧を
発生させ負荷に印加させる高圧電源制御装置において、
前記高圧トランスに発生する高電圧変化をモニタするモ
ニタ電圧検出回路と、このモニタ電圧検出回路からのモ
ニタ電圧をデジタル信号に変換するアナログ／デジタル
変換器と、このアナログ／デジタル変換器からのデジタ
ル値と予め設定された基準値を比較し、その大小に応じ
て入力されるフィードバック値に予め設定された最小値
を加減算して出力値を得る演算部と、この演算部から出
力されモニタ電圧に対応した演算出力をラッチするとと
もにそのラッチした値をフィードバック値として前記演
算部に供給するラッチ回路と、基準クロックをカウント
する基準カウンタと、予め設定された周波数基準値及び
前記ラッチ回路のラッチした値並びに前記基準カウンタ
のカウント値により前記スイッチング手段をスイッチン
グ動作させるデューティ比を最小ステップずつ制御する
出力制御手段を設けたことを特徴とする高圧電源制御装
置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101573A JP2690409B2 (ja) | 1991-05-07 | 1991-05-07 | 高圧電源制御装置 |
| US07/878,853 US5276602A (en) | 1991-05-07 | 1992-05-05 | High voltage power supply control apparatus |
| DE69204204T DE69204204T2 (de) | 1991-05-07 | 1992-05-07 | Steuerungsgerät für Stromversorgung mit Hochspannung. |
| EP92107714A EP0512544B1 (en) | 1991-05-07 | 1992-05-07 | High voltage power supply control apparatus |
| KR1019920007749A KR960000797B1 (ko) | 1991-05-07 | 1992-05-07 | 고압 전력공급 제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101573A JP2690409B2 (ja) | 1991-05-07 | 1991-05-07 | 高圧電源制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04334971A JPH04334971A (ja) | 1992-11-24 |
| JP2690409B2 true JP2690409B2 (ja) | 1997-12-10 |
Family
ID=14304147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3101573A Expired - Lifetime JP2690409B2 (ja) | 1991-05-07 | 1991-05-07 | 高圧電源制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5276602A (ja) |
| EP (1) | EP0512544B1 (ja) |
| JP (1) | JP2690409B2 (ja) |
| KR (1) | KR960000797B1 (ja) |
| DE (1) | DE69204204T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69409323T2 (de) * | 1993-10-08 | 1998-09-10 | Oki Electric Ind Co Ltd | Elektrophotographisches Aufzeichnungsgerät und Verfahren zur Übertragung eines Tonerbilds |
| FR2803139B1 (fr) * | 1999-12-23 | 2007-12-21 | Delachaux Sa | Generateur de signal electrique a frequence variable, asservissement et moyens de calcul de faible cout |
| KR20010097654A (ko) * | 2000-04-25 | 2001-11-08 | 김홍기 | 고압자동조정회로 및 그에 따른 조정방법 |
| DE10126925A1 (de) * | 2001-06-01 | 2002-12-05 | Philips Corp Intellectual Pty | Schaltungsanordnung mit einer Regelschaltung |
| JP6134950B2 (ja) * | 2014-11-19 | 2017-05-31 | コニカミノルタ株式会社 | 画像形成装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5251824A (en) * | 1975-10-23 | 1977-04-26 | Nec Corp | Early-time state setting system |
| JPS53118962A (en) * | 1977-03-28 | 1978-10-17 | Canon Inc | Analog-to-digital converting unit |
| US4290101A (en) * | 1977-12-29 | 1981-09-15 | Burroughs Corporation | N Phase digital inverter |
| JPS5935072B2 (ja) * | 1978-09-22 | 1984-08-27 | 松下電器産業株式会社 | バス運行デ−タ収集装置 |
| US4270165A (en) * | 1979-04-24 | 1981-05-26 | Qualidyne Systems, Inc. | Controller for d.c. current supplied by a plurality of parallel power supplies |
| JPS55157756A (en) * | 1979-05-29 | 1980-12-08 | Canon Inc | Surface potential control unit |
| JPS6049906B2 (ja) * | 1979-05-29 | 1985-11-05 | 松下電器産業株式会社 | 複写機用高圧電源装置 |
| JPS5816497B2 (ja) * | 1980-04-14 | 1983-03-31 | パナフアコム株式会社 | システム共通部をそなえたデ−タ処理システム |
| JPS5816497A (ja) * | 1981-07-21 | 1983-01-31 | 松下電器産業株式会社 | 加熱器などの制御装置 |
| US5045712A (en) * | 1985-03-28 | 1991-09-03 | Raytheon Company | Synchronized switched mode power supplies |
| US4727463A (en) * | 1985-06-13 | 1988-02-23 | Canon Kabushiki Kaisha | Power supply device comprising means for modulating the output thereof |
| US4791528A (en) * | 1985-06-13 | 1988-12-13 | Canon Kabushiki Kaisha | Power supply device |
| JP2535331B2 (ja) * | 1986-06-13 | 1996-09-18 | キヤノン株式会社 | 画像処理装置用の電子制御装置 |
| JPH01227966A (ja) * | 1988-03-09 | 1989-09-12 | Ricoh Co Ltd | 高圧電源 |
| JPH01291260A (ja) * | 1988-05-18 | 1989-11-22 | Shinko Electric Co Ltd | 複写機用サーボ装置 |
| JPH0213038A (ja) * | 1988-06-30 | 1990-01-17 | Nec Corp | 回線切換装置 |
| JP2610362B2 (ja) * | 1990-07-27 | 1997-05-14 | 株式会社テック | 高圧電源制御装置 |
-
1991
- 1991-05-07 JP JP3101573A patent/JP2690409B2/ja not_active Expired - Lifetime
-
1992
- 1992-05-05 US US07/878,853 patent/US5276602A/en not_active Expired - Lifetime
- 1992-05-07 DE DE69204204T patent/DE69204204T2/de not_active Revoked
- 1992-05-07 EP EP92107714A patent/EP0512544B1/en not_active Revoked
- 1992-05-07 KR KR1019920007749A patent/KR960000797B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US5276602A (en) | 1994-01-04 |
| EP0512544A2 (en) | 1992-11-11 |
| DE69204204D1 (de) | 1995-09-28 |
| JPH04334971A (ja) | 1992-11-24 |
| EP0512544B1 (en) | 1995-08-23 |
| EP0512544A3 (en) | 1993-02-24 |
| KR920022054A (ko) | 1992-12-19 |
| KR960000797B1 (ko) | 1996-01-12 |
| DE69204204T2 (de) | 1996-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2610362B2 (ja) | 高圧電源制御装置 | |
| US9025975B2 (en) | Switching power source and image forming apparatus having the same | |
| US8213823B2 (en) | High-voltage power supply device and image forming apparatus including the same | |
| JP2690409B2 (ja) | 高圧電源制御装置 | |
| JP3833181B2 (ja) | 転写装置 | |
| JP2003330251A (ja) | 高圧電源装置の保護装置 | |
| JP2749215B2 (ja) | 高圧電源制御装置 | |
| JP2832606B2 (ja) | 電源回路の制御装置 | |
| JP2002010642A (ja) | 電源装置およびその出力制御方法 | |
| JP2611287B2 (ja) | 電源装置 | |
| US5126793A (en) | Copying machine | |
| JP2951993B2 (ja) | 画像形成装置 | |
| JPH0515147A (ja) | 電源装置 | |
| JPH05313522A (ja) | 電子写真装置 | |
| JP2821888B2 (ja) | 電源回路の制御装置 | |
| JPH0527855A (ja) | 高圧電源制御装置 | |
| JP2860101B2 (ja) | 画像形成装置 | |
| JP2000098700A (ja) | 画像形成装置 | |
| JP2003169472A (ja) | 電源装置 | |
| JP2003067059A (ja) | 高圧電源の制御装置 | |
| JP2006211843A (ja) | Ａ／ｄ変換方法及び複数スイッチング電源の制御方法 | |
| JP2006259076A (ja) | 画像形成装置 | |
| JPH01103447A (ja) | 画像形成装置 | |
| JPH09258619A (ja) | プリンタ装置の電源回路 | |
| JP2004053908A (ja) | 電子写真装置および電源装置 |