JP2860101B2 - 画像形成装置 - Google Patents

画像形成装置

Info

Publication number
JP2860101B2
JP2860101B2 JP63092170A JP9217088A JP2860101B2 JP 2860101 B2 JP2860101 B2 JP 2860101B2 JP 63092170 A JP63092170 A JP 63092170A JP 9217088 A JP9217088 A JP 9217088A JP 2860101 B2 JP2860101 B2 JP 2860101B2
Authority
JP
Japan
Prior art keywords
value
power supply
set value
bias
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63092170A
Other languages
English (en)
Other versions
JPH01263705A (ja
Inventor
恒秀 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP63092170A priority Critical patent/JP2860101B2/ja
Publication of JPH01263705A publication Critical patent/JPH01263705A/ja
Application granted granted Critical
Publication of JP2860101B2 publication Critical patent/JP2860101B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Control Or Security For Electrophotography (AREA)

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は、装置全体を統括制御するシステムコント
ローラと、このシステムコントローラの指示により画像
形成プロセスを実行するためのシーケンス制御を行なう
シーケンスコントローラと、このシーケンスコントロー
ラに制御される画像形成に係わる複数の電源とを備えた
画像形成装置に関し、特にその各電源の制御に関するも
のである。
〔従来の技術〕 一般に、与えられた目標値に応じた出力(電圧,電
流,電力等)が得られるように電源を制御する閉ループ
または開ループの電源装置がある。
その与えられる目標値は、予め設定された一定値であ
ることが多いが、温度,湿度のような周囲条件あるいは
その電源装置が使用される機器(以下「本体機器」とい
う)自体の使用状態等に応じて目標値が決定される場合
も少なくない。
このような場合に、その目標値を決定するための設定
値が、本体機器を統括制御するシステムコントローラか
ら、あるいは本体機器に接続されているホストマシンか
ら本体機器のシステムコントローラを介して電源制御装
置に入力され、そこでその設定値に対応する目標値が決
定され、その目標値に応じて電源出力を制御する。
例えば、前述した画像形成装置においては、システム
コントローラが周囲条件又は装置の使用状態に関するデ
ータに基づいて電源出力の設定値をシーケンスコントロ
ーラに出力し、シーケンスコントローラがその設定値を
入力して該設定値に対応する目標値を決定し、その目標
値に応じて画像形成に係わる複数の電源のうちその目標
値に対応する電源を制御するようにしたものである。
〔発明が解決しようとする課題〕
ところが、このようにシステムコントローラからシー
ケンスコントローラへ電源出力の設定値を送る際に、外
乱の影響やその他の原因によりその設定値が異常な値に
なることがある。そうすると、目標値及びそれに応じて
制御される電源出力も異常な値になり、形成される画像
がおかしくなったり、無意味なものになったりする。
例えば、電子写真複写機の現像バイアス電圧が異常に
なると、真黒あるいは真白なコピー画面になったりす
る。さらに、画像形成装置を構成する各機器がエラーを
発生して処理が停止したり、各機器の損傷や発熱等の問
題が起る恐れもあった。
この発明は上記の点に鑑みてなされたものであり、上
述のような画像形成装置において、シーケンスコントロ
ーラがシステムコントローラから受け取った電源出力の
設定値がもし許容範囲外の異常な値になっても、各電源
によってほぼ通常の電源出力が得られ、標準状態で動作
するようにし、画像形成装置の動作異常や事故の発生を
防止することを目的とする。
〔課題を解決するための手段〕
この発明は上記の目的を達成するため、前述のような
画像形成装置において、システムコントローラからシー
ケンスコントローラに入力された電源出力の設定値が、
許容範囲内の正常な値か否かを判定する設定値判定手段
と、その設定値判定手段により上記入力された設定値が
正常な値でないと判定された時に、該設定値に係わらず
許容範囲の中央付近の電源出力が得られる標準目標値を
上記目標値として決定する手段とを設けたものである。
〔実施例〕 以下、この発明を実施例に基づいて具体的に説明す
る。
第2図はこの発明を実施した電子写真方式の複写機の
電源制御系の一例を示すブロツク図である。
この制御系は、オペレータが指示する各種のモードを
入力する操作パネル1と、操作パネル1から入力された
各モードおよび温度,湿度等の周囲条件や複写機の状況
に応じて最適なタイミングや作動条件を決定するなど複
写機全体を統括制御するシステムコントローラ2と、こ
のシステムコントローラ2の指示によりコピープロセス
を実行するための各機器を適切なタイミングで作動させ
るシーケンス制御を行なつたり各種のセンサから入力す
るデータをシステムコントローラ2へ出力するシーケン
スコントローラ3とからなる。
シーケンスコントローラ3には、各種電源として露光
ランプ14にAC電源を供給するランプ用電源4と、定着ロ
ーラ15を加熱するヒータにAC電源を供給するヒータ用電
源5と、現像ローラ16に負のバイアス電圧を加えるバイ
アス電源6と、帯電,転写,分離等の各チヤージヤ17毎
に適当な正負の放電電圧を印加する高圧電源7がそれぞ
れ接続されており、さらにモータ,ソレノイドその他の
シーケンス機器群8及び各種のセンサ9も接続されてい
る。
操作パネル1とシステムコントローラ2との間は信号
ラインで接続され、操作パネル1から入力された各モー
ドを示す信号やスイツチの状態がシステムコントローラ
2へ送られると共に、システムコントローラ2から操作
パネル1上のデイスプレイに表示すべき信号が送られ
る。
システムコントローラ2とシーケンスコントローラ3
との間はデータバス,アドレスバス等のバスラインと信
号ラインで接続され、シーケンスコントローラ3は各種
のセンサ9から得られる各機器の状態(ステータス)を
示すデータをシステムコントローラ2へ出力し、システ
ムコントローラ2からは各機器の最適設定条件や作動の
タイミングを入力する。
これらのデータは、それがパラレルに送られる場合は
バスラインを通じて、シリアルに送られる場合は各TxD
端子とRxD端子とを結ぶ2本の信号ラインを通じてそれ
ぞれ転送される。
シーケンスコントローラ3と各種のセンサ9との間は
信号ラインで接続され、シーケンスコントローラ3はそ
の信号ラインを通じて各センサ9からデータを入力す
る。
シーケンスコントローラ3と、ランプ用電源4,ヒータ
用電源5,バイアス電源6,高圧電源7,モータ・ソレノイド
等の機器群8との間は信号ラインで接続され、シーケン
スコントローラ3からその各信号ラインを通じて各シー
ケンス機器群を制御するデータや信号が送られる。
第1図は、この発明の実施例を現像バイアス電源の制
御例で説明するためのもので、第2図におけるシーケン
スコントローラ3とバイアス電源6の部分を更に具体的
に示した回路図である。
シーケンスコントローラ3は、マイクロコンピユータ
(以下「CPU」という)30と、各シーケンス機器群の制
御信号のインタフエース(以下「I/F」という)群と、
各センサから入力するデータのI/F群とからなつている
が、第1図においてはタイマ31と負論理のアンド回路
(ノア回路と等価であるから以下「ノア回路」という)
32とからなるバイアス電源制御信号のI/F 33と、抵抗
R1,R2よりなるセンサのI/Fであるバイアス電圧検出値の
変換回路34とのみを示し、他のI/Fは図示を省略してい
る。
バイアス電源6は、例えば低圧のDC24V電源から標準3
00V,最高600Vの中圧DC電源を得るスイツチングDC−DCコ
ンバータで、主としてトランス60と、そのトランス60の
1次側コイルへのDC24V電源による給電回路を開閉する
スイツチング素子であるNPN型のトランジスタ61と、ト
ランス60の2次側コイルに直列に接続された整流用のダ
イオード62,平滑用のコンデンサC1と、出力端子63及びG
ND(グランド)端子64と、コンデンサC1と並列に接続さ
れたバイアス電圧検出用センサである可変抵抗VR等から
なつている。
このバイアス電源6には、その他に、シーケンスコン
トローラ3のI/F 33のノア回路32から出力されてスイツ
チングのパルス幅を規制するバイアス電源制御信号を分
圧してトランジスタ61のベースに供給する抵抗R3,R4
りなる分圧器と、直列に接続された抵抗R5とコンデンサ
C2よりなりトランス60の1次側コイルに並列に接続され
ているスナバ回路と、ダイオード62と出力端子63との間
に介挿されている安全抵抗R6とが設けられている。
システムコントローラ2は、シーケンスコントローラ
3から入力される温度・湿度等の周囲条件や、複写機や
連続何回作動しているか或いはどの位使用されないでい
るか等の使用状態や、トナーの状態等のデータに基づい
て最適なバイアス電圧に対応する設定値をシーケンスコ
ントローラ3に出力する。
シーケンスコントローラ3のCPU30は、入力された設
定値が正常な値(許容範囲内にある)か否かを判定し、
正常な値であればその設定値に対応する目標値を決定し
てストアする。
正常な値でなければ、入力された設定値に関係なく許
容範囲の中央付近の電源出力が得られる標準目標値を目
標値として決定してストアする。
すなわち、このシーケンスコントローラ3がこの発明
による設定値判定手段と目標値決定手段の機能を果た
す。
次に、CPU30はそのストアされた目標値に応じたトラ
ンジスタ61のオン時間をタイマ31にセツトする。
タイマ31は、別に定められている周期でCPU30から出
力される駆動パルスによつてオンになり、セツトされた
オン時間が経過するとオフに戻るサイクルを繰返す。タ
イマ31の負論理の出力端子は、タイマ31がオンの間は
“L"、オフの間は“H"をノア回路32の入力端子に出力す
る。
ノア回路32の他の入力端子は、CPU30の出力端子PC6
接続されている。
CPU30の出力端子PC6は後述するバイアス出力許可フラ
グFBIASの出力端子であり、フラグFBIASが「0」の時は
“L"「1」の時は“H"を出力する。
ノア回路32の出力は2個の入力がいづれも“L"時のみ
“H"になるから、フラグFBIAS=0の間はセツトされた
オン時間によるパルス幅のルスを一定の周期で出力し、
フラグFBIAS=1の時は出力しない。
バイアス電源6のトランジスタ61はノア回路32の出力
が“H"の間オンとなり、トランス60の1次側コイルに電
流が流れるから、2次側コイルに昇圧された誘導起電力
が発生し、それがダイオード62により整流されてコンデ
ンサC1をチヤージし、出力端子63から負のバイアス電圧
VBを出力する。
その出力電圧VBは可変抵抗VRにも印加され、分圧され
た低圧の負のアナログ信号となつてシーケンスコントロ
ーラ3の変換回路34に出力される。
変換回路34の抵抗R1の一端はDC5Vの正の電源に接続さ
れているから、抵抗R2の一端に入力される出力電圧VB
比例した負のアナログ信号は正の5Vと混合され、正電圧
のアナログ信号に変換されて抵抗R1,R2の接続点からCPU
30のアナログ入力端子例えばAN2に入力される。
アナログ入力端子AN2に入力される正電圧の信号は、
このような変換回路34を通ることにより、負の出力電圧
VBが大きい時には低くなり、出力電圧が小さい時には高
くなる。
この入力信号は、CPU30に内蔵されている図示しないA
/Dコンバータによつてデジタル信号に変換され、一定の
係数を乗算されて目標値と同一スケールのデジタルの検
出値としてストアされる。
システムコントローラ2からの設定値に対応する目標
値に応じた適正なバイアス電圧に比べて、バイアス電源
6の電力電圧VBの方向が大きい場合にはストアされる検
出値は目標値よりも小さくなり、出力電圧の方が小さい
場合には大きくなる。
従つて、検出値が目標値よりも大きいか小さい場合に
は、その差に応じた修正値だけパルス幅すなわちタイマ
31にセツトされているオン時間のデータを、それぞれ増
減して修正すれば、出力電圧を適正なバイアス電圧値に
制御することが出来る。
然るに、第2図に示したセンサ9からシーケンスコン
トローラ3に入力する信号ライン上のアナログ信号やシ
ーケンスコントローラ3が処理してそのTxD端子からシ
ステムコントローラ2のRxD端子に出力する信号ライン
上のデジタル信号にノイズ等の障害が混入して誤まつた
データが入力されると、システムコントローラ2は誤つ
た判断による設定値を出力し、またシステムコントロー
ラ2のTxD端子からシーケンスコントローラ3のRxD端子
に入力する信号ライン上のデジタル信号に障害が混入し
ても誤まつた設定値が入力される場合が生ずる。
以下、このような誤まつた設定値による事故を防止す
る手段を第3図乃至第6図に示すCPU30による処理のフ
ロー図に従つて説明する。
第3図は、電源をオンにした時のメインルーチンの一
例を示すフロー図である。
電源がオンになると、始めに必要な各機器の初期設定
を実行した後、電源がオフになるまで繰返えすメインル
ーチンのループに入る。
先ず,第2図に示したランプ用電源4,ヒータ用電源5
等のAC電源の制御ルーチンACをそれぞれ実行する。
次に、バイアス電源6の制御ルーチンBIASを実行した
後、帯電,転写,分離等の各チヤージヤ用のそれぞれ
正,負の電圧電源7の制御ルーチンHVを実行する。
さらに、モータ,ソレノイドその他のシーケンス機器
群8の制御ルーチンPIOおよび光学系の制御ルーチンOPT
を実行して、制御ルーチンACへ戻る。
一方、AC100V電源に同期してその電圧極性が反転する
ゼロクロス毎に、各制御ルーチンの実行を許可するフラ
グを立てる。その周期は、AC電源の周波数が50Hz,60Hz
であればそれぞれ約10mS,8.3mSである。
これらの各制御ルーチンのうち、第2図の現像ローラ
16に印加する負のバイアス電圧を出力する第1図のバイ
アス電源6を制御するバイアス制御ルーチンBIASについ
て詳細に説明する。
システムコントローラ2から出力されるバイアス電圧
の設定値(5ビツト)と、その設定値に対応する目標値
と、その目標値に対応するバイアス電圧(絶対値)との
関係を前頁の表に示す。
この表から明らかなように、設定値「1」〜「28」が
正常な値すなわちバイアス電圧が最小値60V〜最大値600
Vの許容範囲に対応している。
設定値「29」以上は正常でない値として、バイアス電
圧の上記許容範囲の中央付近の値である標準値300Vに対
応する標準目標値「68」を目標値(前頁の表参照)とす
る。それによつて、異常な設定値が入力しても、バイア
ス電源6の出力電圧VBが標準のバイアス電圧300Vになる
ように制御される。
また、設定値「0」の時はバイアス電源6をオフにし
て(トランジスタ61をオフのままにする)バイアス電圧
を0にする。
第4図はバイアス制御ルーチンBIASの一例を示すフロ
ー図である。
このバイアス制御ルーチンBIASがスタートすると、直
ちにAC電源のゼロクロス毎に立てられるバイアス制御ル
ーチンBIASの実行を許可するフラグFBICALが立つている
かどうかを判別して、FBICAL=0:すなわちフラグが立つ
ていなければメインルーチンにリターンする。
FBICAL=1:すなわちフラグが立つていれば、バイアス
制御ルーチンBIASを続けて実行する。
先ず、フラグFBICALをクリアして、ストアされている
設定値をレジスタAにロードする。
設定値が「0」(A=0)であれば、バイアス出力許
可フラグFBIAS=1(CPU30の端子PC6の出力=“H")と
してバイアス出力不許可にした後、タイマ31にセツトす
るオン時間のデータBPWと後述するデータBEMとを最小値
「1」にして、その最小値のデータBPWをタイマ31にセ
ツトしてから、第3図のメインルーチンにリターンす
る。
設定値が「0」でなければ(A≠0)、「28」を越え
る異常値であるか否かを判定し、異常値でなければその
まま、異常値であればレジスタAに標準設定値「13」
(前記表における標準目標値「68」に対応する)をロー
ドする。
次に、ROM等の固定メモリに格納されている前掲の表
から、設定値(Aの内容)に対応する目標値をサーチし
て、その目標値をBSTとしてストアする。
次に、フラグFBIAS=0(CPU30の端子PC6の出力=
“L")としてバイアス出力許可にする。
さらに、PID(比例微積分)演算を行つてパルス幅を
修正する修正値を求めるサブルーチンBPIDと、パルス幅
修正演算を行うサブルーチンCOMPWを実行して、得られ
たデータBPWをタイマ31にセツトしてから、第3図のメ
インルーチンにリターンする。
第5図はサブルーチンBPIDの一例を示すフロー図であ
る。
第1図において説明したように、バイアス出力電圧か
ら分圧された負のアナログ信号は変換回路34によつて大
小逆転した正のアナログ信号に変換され、CPU30のアナ
ログ入力端子AN2に入力された後、CPU30に内蔵されたA/
Dコンバータによりデジタル化され、一定の係数を乗算
されて目標値BSTと同一スケールの検出値となり、その
検出値はBOUTとしてストアされ、予め設定された周期で
バイアス出力電圧に応じて更新されている。
そこで、このサブルーチンBPIDがスタートすると、先
ず偏差値の符号の正負を示すデータBSIGNをクリア(正
を示す「0」に)する。
次に、レジスタA上で目標値BSTと検出値BOUTとの差
即わち偏差値(BST−BOUT)を計算して、その結果がレ
ジスタAに残る。
次に、偏差値(Aの内容)の正負を決定して、負であ
れば偏差値の絶対値をとり、データBSIGNに偏差値が負
であつたことを示す「1」をストアし、偏差値が正であ
ればそのまま次へ進む。
次に、偏差値からパルス幅すなわちタイマ31のオン時
間のデータBPWを修正する修正値BEMに換算するために、
ペアレジスタEA上で偏差値に定数KSを乗算し、定数KBで
除算する。ここで定数KS,KBはそれぞれ偏差値を修正値
に換算するための係数を分数型式にした時の分子,分母
に当る整数である。
なお、修正値(EAの内容)は、パルス幅そのものでは
なく、その修正値であるから8ビツトを越えることはな
い。
そこで、ペアレジスタEAの内容が16進数FFより大きい
か否かを判定し、否ならばそのまま次へ進む。
若し大きければ、何等かの原因で異常な修正値になつ
たものであるから、その結果を使用せずに修正値を小さ
い値、例えば「−1」とする。あるいは「0」にしても
よい。
最後に、このようにして得られた修正値(EAの内容)
をBEMとしてストアし、第4図のバイアス制御ルーチンB
IASへリターンする。
第6図はサブルーチンのCOMPWの一例を示すフロー図
である。
サブルーチンのCOMPWがスタートすると、先ず「偏差
値=目標値−検出値」が正であつたか否か、すなわちBS
IGNが「0」か「1」かを判定する。
BSIGN=1:すなわち偏差値が負であつたならば、検出
値が目標値より大きい。従つて、前掲の表から明らかな
ように出力電圧が最適なバイアス電圧よりも小さいか
ら、データBPWを増加させなければならない。
従つて、BSIGN=1であれば、「BPW+BEM」を新しいB
PWとする。
然しながら、出力電圧が最大許容電圧例えば600Vを超
えると異常放電や絶縁破壊等の障害を起すから、データ
BPWは最大許容電圧に対応する値BPMAX以下に抑える必要
がある。
そこで、新しいBPWがBPMAXより大きいか否かを判定し
て、否ならばそのまま、若し大きければBPMAXを新しいB
PWとして、第4図のバイアス制御ルーチンBIASへリター
ンする。
BSIGN=0:すなわち偏差値が正であつたならば、デー
タBPWを減少させなければならないが、BPWが「0」以下
になつた場合は最小値「1」にする。
従つて、BPW−BEMを新しいBPWとし、その新しいBPWが
1より小さいか否かを判定して、否ならばそのまま、若
し小さければBPWを「1」として、第4図のバイアス制
御ルーチンBIASへリターンする。
以上説明してきたように、この実施例によれば、シー
ケンスコントローラ3のCPU30が設定値判定手段と、異
常な設定値が入力した時に標準目標値を新しい目標値と
して決定する手段となつているから、異常な設定値が入
力しても複写機は標準状態で作動し、たとえば最適な条
件でなくても一応の目的を果たすことが出来る。
なお、この実施例では、異常な設定値が「29」〜「3
1」と少ないから、「1」〜「28」の許容範囲内で変化
した時には検知出来ず、異常判定にかかる場合が少ない
が、例えば設定値にパリテイビツトを設ける等の方法に
よれば更に厳しく異常値を判定することが出来る。
また、バイアス電源6の制御ルーチンBIASを例として
説明したが、高圧電源7の制御ルーチンHVにも全く同様
にこの発明を実施することが出来る。
さらに、AC電源のゼロクロス毎にフラグを立てている
から、AC電源の制御ルーチンACにも同様にこの発明を実
施することが出来る。
例えば、ランプ用電源4,ヒータ用電源5の場合は設定
値に対応する目標値を適当な非直線関係とし、検出値と
してそれぞれ原稿面の白地部分の反射光量,定着ローラ
の表面温度をセンサにより捉えて修正値を計算し、タイ
マにより正負各半サイクルの通電開始時期を変化させれ
ばよい。
また、上記実施例においては、この発明を複写機に実
施した例について述べたが、例えばレーザプリンタ等の
光プリンタのような電子写真方式による画像形成装置、
あるいは周囲温度と使用頻度の影響を受けやすいサーマ
ルプリンタ,サーマル転写プリンタ,フアクシミリ等の
画像形成装置等にも同様に実施することが出来る。
さらに、電源の出力電圧を目標値に制御する例につい
て説明したが、出力電流あるいは出力電力等を目標値に
応じて制御することも可能である。
〔発明の効果〕
以上説明したように、この発明による画像形成装置
は、シーケンスコントローラがシステムコントローラか
ら入力した電源出力の設定値が異常な値(正常でない
値)になったとしても、シーケンスコントローラ内の設
定値判定手段がその異常を判定し、目標値を決定する手
段が、入力された設定値に係わらず許容範囲の中央付近
の電源出力が得られる標準目標値を目標値として決定す
るので、略通常の電源出力が得られる。したがつて、標
準の画像形成動作を行なうことができ、動作異常や発熱
等の事故の発生を完全に防止することができる。
【図面の簡単な説明】
第1図はこの発明を実施した電子写真方式の複写機のバ
イアス電源及びその制御系の一例を示す回路図、 第2図は同じくその複写機の全電源制御系の一例を示す
ブロツク図、 第3図は同じくその全電源系を制御するシーケンスコン
トローラのCPUによるメインルーチンの処理を示すフロ
ー図、 第4図は同じくそのバイアス電源を制御するバイアス制
御ルーチンの処理を示すフロー図、 第5図及び第6図は同じくそのサブルーチンBPIDとCOMP
Wの処理を示すフロー図である。 1……操作パネル 2……システムコントローラ 3……シーケンスコントローラ 4……ランプ用電源、5……ヒータ用電源 6……バイアス電源、7……高圧電源 8……シーケンス機器群、9……センサ 30……マイクロコンピユータ(CPU) 31……タイマ、32……ノア回路 33……インタフエース(I/F) 34……変換回路、60……トランス 61……トランジスタ、62……ダイオード 63……出力端子、64……GND端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G03G 21/00 370 - 540 G05F 1/00 H02M 3/00

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】装置全体を統括制御するシステムコントロ
    ーラと、このシステムコントローラの指示により画像形
    成プロセスを実行するためのシーケンス制御を行なうシ
    ーケンスコントローラと、該シーケンスコントローラに
    制御される画像形成に係わる複数の電源とを備え、 前記システムコントローラが周囲条件又は装置の使用状
    態に関するデータに基づいて電源出力の設定値を前記シ
    ーケンスコントローラに出力し、該シーケンスコントロ
    ーラがその設定値を入力して該設定値に対応する目標値
    を決定し、その目標値に応じて前記複数の電源のうちそ
    の目標値に対応する電源を制御するようにした画像形成
    装置であって、 前記シーケンスコントローラに、前記システムコントロ
    ーラから入力された設定値が許容範囲内の正常な値か否
    かを判定する設定値判定手段と、該設定値判定手段によ
    り前記入力された設定値が正常な値でないと判定された
    時に、該設定値に係わらず許容範囲の中央付近の電源出
    力が得られる標準目標値を前記目標値として決定する手
    段とを設けたことを特徴とする画像形成装置。
JP63092170A 1988-04-14 1988-04-14 画像形成装置 Expired - Lifetime JP2860101B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63092170A JP2860101B2 (ja) 1988-04-14 1988-04-14 画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63092170A JP2860101B2 (ja) 1988-04-14 1988-04-14 画像形成装置

Publications (2)

Publication Number Publication Date
JPH01263705A JPH01263705A (ja) 1989-10-20
JP2860101B2 true JP2860101B2 (ja) 1999-02-24

Family

ID=14046956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63092170A Expired - Lifetime JP2860101B2 (ja) 1988-04-14 1988-04-14 画像形成装置

Country Status (1)

Country Link
JP (1) JP2860101B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015215389A (ja) * 2014-05-08 2015-12-03 株式会社リコー 画像形成装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5533297A (en) * 1979-07-23 1980-03-08 Canon Inc Power unit
JPS61189625U (ja) * 1985-05-16 1986-11-26

Also Published As

Publication number Publication date
JPH01263705A (ja) 1989-10-20

Similar Documents

Publication Publication Date Title
JP6859113B2 (ja) 電源装置及び画像形成装置
US20080193150A1 (en) Switching regulator and image forming apparatus and its control method
JP2017055625A (ja) 電力供給装置及び画像形成装置
JP6949567B2 (ja) 画像形成装置
JP2019004541A5 (ja)
JP6098311B2 (ja) 電源装置および画像形成装置
JP4111893B2 (ja) ヒータ制御装置、ヒータ制御方法および画像形成装置
JP2860101B2 (ja) 画像形成装置
JP3332407B2 (ja) 画像形成装置
JP2015206627A (ja) ヒータ負荷の消費電力の検出方法および装置、並びに画像形成装置
JP2020071320A (ja) 画像形成装置
JPH10323038A (ja) 低電圧保護方法及び装置並びに記憶媒体
US10795278B2 (en) Image forming apparatus and method for controlling image forming apparatus
US20070097577A1 (en) Electric power supplying apparatus and image forming apparatus
JP2003330251A (ja) 高圧電源装置の保護装置
JP6406798B2 (ja) 電源装置及び画像形成装置
US11647140B2 (en) Image forming apparatus that converts an alternating current voltage into a direct current voltage
JP7259556B2 (ja) 画像形成装置
JPH0595668A (ja) 電源装置の異常検知方式
JPH01103447A (ja) 画像形成装置
JP2527723Y2 (ja) 画像形成装置用電源装置
JP5359421B2 (ja) 定着装置と画像形成装置とプログラム
JPH0410006A (ja) 電源制御装置
JP2024070475A (ja) 電源装置及び画像形成装置
JPH0425855A (ja) 画像形成装置の高圧電源ユニツト

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071204

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081204

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081204

Year of fee payment: 10