JPH10323038A

JPH10323038A - 低電圧保護方法及び装置並びに記憶媒体

Info

Publication number: JPH10323038A
Application number: JP9137413A
Authority: JP
Inventors: Satoru Koyama; 悟小山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-05-13
Filing date: 1997-05-13
Publication date: 1998-12-04

Abstract

(57)【要約】【課題】簡単な構成で電圧検出精度を向上させること
ができる低電圧保護方法及び装置を提供する。【解決手段】プリンタエンジンコントローラ１０２の
ＣＰＵ１２７に供給される動作電圧を検出し且つその検
出した電圧に応じてＣＰＵ１２７を初期状態から起動さ
せるためのリセット信号１２９を出力するリセットＩＣ
１２８を具備し、リセット信号１２９によってスイッチ
電源１０１が有する過電流保護回路１１４を利用して前
記動作電圧の低電圧保護回路を構成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像形成装置（例
えばプリンタ）等の電子機器に適用される低電圧保護方
法及び装置並びにこれら低電圧保護方法及び装置に使用
する記憶媒体に関する。

【０００２】

【従来の技術】従来、図１０及び図１１に示すような画
像形成装置（レーザビームプリンタ）が公知である。図
１０において、１００１は画像信号（ＶＤＯ信号）で、
レーザユニット１００２に入力される。１００３はレー
ザユニット１００２によりオン／オフ変調されたレーザ
ビームである。１００４はスキャナモータで、ポリゴン
ミラー（回転多面鏡）１００５を定常回転させる。１０
０６は結像レンズで、ポリゴンミラー１００５によって
照射方向を変更されたレーザビーム１００７を被走査面
である感光ドラム１００８上に焦点を結ばせる。従っ
て、画像信号１００１により変調されたレーザビーム１
００７は、感光ドラム１００８上を水平走査（主走査方
向への走査）される。

【０００３】１００９はレーザビーム検出口で、スリッ
ト状の入射口よりレーザビームを取り入れる。この入射
口より入ったレーザビームは、光ファイバ１０１０内を
通って光電変換素子１０１１に導かれる。この光電変換
素子１０１１により電気信号に変換されたレーザビーム
は、増幅回路（図示省略）により増幅された後、水平同
期信号となる。１０１２は転写紙で、感光ドラム１００
８上に形成される潜像波が図１１に示す現像器１０２３
により可視化されるトナー像となり、転写器１０２０に
よって転写紙１０１２に転写される。トナー像を転写さ
れた転写紙１０１２は、ハロゲンヒータを内蔵した定着
器１０２１により定着され、排紙部１０２２より排紙さ
れる。

【０００４】このような画像形成装置に、図１２に示す
スイッチング電源が搭載されている。図１２は、従来の
他励式フライバック方式のスイッチング電源の構成を示
すブロック図である。同図において、１２０１はスイッ
チング電源で、２４Ｖ出力の過電圧保護回路及び３．３
Ｖの低電圧保護回路を有している。１２０２はプリンタ
エンジンコントローラである。

【０００５】スイッチング電源１２０１は、入力された
商用電源１２０３からの交流を、ダイオードブリッジ１
２０４及び電解コンデンサ１２０５からなる第１の整流
回路で直流電圧に全波整流する。１２０６はパワーＭＯ
Ｓ−ＦＥＴ等のスイッチング素子で、電源コントロール
ＩＣ１２０７よりゲートに入力される１００ｋＨｚ程度
のパルスによってオン／オフ駆動される。このスイッチ
ング素子１２０６をオン／オフすることで、第１の整流
回路により整流された直流電圧は、スイッチングされた
パルス状の波形となり、トランス１２０８を介して一次
側から二次側へ降圧され且つ同一周期のスイッチングさ
れたパルス状の電圧波形として伝達される。

【０００６】二次側へ伝達されたパルス状の電圧は、ダ
イオード１２０９、電解コンデンサ１２１０，１２１１
からなる第２の整流回路により整流平滑され、その後、
インダクタ１２１２と電解コンデンサ１２１３からなる
Ｌフィルタによりスイッチング周波数成分が除去され、
２４Ｖの直流電圧として出力される。

【０００７】なお、スイッチング電源１２０１はフライ
バック方式であるため、スイッチング素子１２０６がオ
ンの時、ダイオード１２０９は導通せず、スイッチング
素子１２０６がオフの時、ダイオード１２０９は導通
し、エネルギーは一次側から二次側へ伝達される。

【０００８】画像形成装置に用いられる電源電圧は、一
般にモータ等の駆動系に用いられる２４Ｖの他、ＣＰＵ
（中央演算処理装置）等の制御回路に用いられる３．３
Ｖの２種類の直流電圧がある（３．３Ｖも２４Ｖと同様
の回路であるため図示しない）。

【０００９】次に、スイッチング電源１２０１の２４Ｖ
出力の過電圧保護回路１２１４の動作について説明す
る。過電圧保護回路１２１４は、サイリスタ（またはト
ライアック）１２１５、ツェナーダイオード１２１６、
抵抗１２１７，１２１８，１２１９及びコンデンサ１２
２０を有している。ツェナーダイオード１２１６は２４
Ｖの出力電圧が所定の電圧以上（例えば２８Ｖ）に上昇
すると導通し、サイリスタ１２１５のゲート電圧をオン
電圧以上に上昇させる。このため、２４ＶラインとＧＮ
Ｄ間はサイリスタ１２１５を介してショートされること
になる。

【００１０】二次側がショート状態になると、トランス
１２０８の一次側巻線、スイッチング素子１２０６に流
れる電流は増大し、以下に説明する一次側電流保護回路
が動作するため、電源コントロールＩＣ１２０７の出力
端子（ＯＵＴ）からスイッチング素子１２０６のゲート
に出力される駆動パルスを停止させる。

【００１１】１２２１は一次側電流保護回路を構成する
電流検出抵抗で、スイッチング素子１２０６に流れる電
流を抵抗両端に現れる電圧として検出する。電流検出抵
抗１２２１の電圧は、抵抗１２２２，１２２３で分圧さ
れ、電源コントロールＩＣ１２０７の過電流保護端子
（ＯＣＰ）に入力される。この過電流保護端子の電圧が
所定の電圧以上に達すると、スイッチング素子１２０６
への駆動パルスは出力されなくなり、スイッチング素子
１２０６のスイッチング動作が停止し、スイッチング電
源１２０１の動作は停止する。

【００１２】次に、３．３Ｖの低電圧保護回路について
説明する。低電圧保護回路はツェナーダイオード１２２
４，１２２５、トランジスタ（ＰＮＰトランジスタ）１
２２６、ダイオード１２２７、抵抗１２２８，１２２
９，１２３０，１２３１及び電解コンデンサ１２３２を
有している。ツェナーダイオード１２２４は３．３Ｖ出
力が正常電圧の範囲内にある場合には常に導通し、トラ
ンジスタ１２２６をオン状態に保持している。ダイオー
ド１２２７は、トランジスタ１２２６のオンによりアノ
ードの電位がカソードよりも低くなるため非導通となっ
ている。

【００１３】一方、３．３Ｖ出力がツェナーダイオード
１２２４のツェナー電圧により決まるある所定の電圧以
下になると、ツェナーダイオード１２２４は非導通とな
り、ダイオード１２２７のアノード電位を約０Ｖにクラ
ンプしていたトランジスタ１２２６はオフする。このた
め、ダイオード１２２７は導通し、ツェナーダイオード
１２２５、ダイオード１２２７を介してサイリスタ１２
１５のゲート電圧を上昇させ、このサイリスタ１２１５
をオンさせる。以降の動作は、過電圧保護時と同様にス
イッチング電源１２０１の動作を停止させる。

【００１４】スイッチング電源１２０１の起動時には、
電源出力電圧が所望の値とならないため、低電圧保護回
路が不安定となる。起動時の誤動作を防止するため、抵
抗１２３０と電解コンデンサ１２３１の値は、スイッチ
ング電源１２０１の起動時間以上の時定数となるように
選定する。

【００１５】プリンタエンジンコントローラ１２０２
は、給紙、現像、転写、定着、排紙等の画像形成プロセ
スを制御するもので、ＣＰＵ（中央演算処理装置）１２
３３、リセットＩＣ１２３４を有している。そして、Ｃ
ＰＵ１２３３に供給される３．３Ｖの電圧がリセット電
圧（例えばＶａ＝２．９Ｖ）以下に低下したとき、ＣＰ
Ｕ１２３３の動作補償電圧以下になる前に、リセットＩ
Ｃ１２３４はＣＰＵ１２３３にロー（Ｌｏｗ）レベル
（０Ｖ）のリセット（ＲＥＳＥＴ）信号１２３５を出力
する。このリセット信号１２３５によりＣＰＵ１２３３
は、内部のカウンタ等をリセットし、初期状態から再起
動する。

【００１６】従来、３．３Ｖ出力の低電圧保護は、スイ
ッチング電源１２０１の出力端の電圧を検出して行なっ
ていた。また、スイッチング電源１２０１はプリンタエ
ンジンコントローラ１２０２に対して電源電圧を供給す
るのみで、スイッチング電源１２０１とプリンタエンジ
ンコントローラ１２０２との間では通信を行っていなか
った。

【００１７】

【発明が解決しようとする課題】上述したような画像形
成装置に搭載されるスイッチング電源１２０１は、一般
にプリンタエンジンコントローラ１２０２と物理的に離
れた場所に配置される。このため、スイッチング電源１
２０１の出力端での３．３Ｖ電圧と、プリンタエンジン
コントローラ１２０２のＣＰＵ１２３３の電源入力端子
での３．３Ｖ電圧とでは、パターン等による電圧降下等
により電位差を生じてしまう。従って、３．３Ｖの低電
圧保護を行う場合、よりＣＰＵ１２３３に近い所の電圧
を検出して電圧検出精度を高める必要があるが、従来例
では、電圧検出精度を高めるための構成が複雑になると
いう問題点があった。

【００１８】本発明は上述した従来の技術の有するこの
ような問題点に鑑みてなされたものであり、その第１の
目的とするところは、簡単な構成で電圧検出精度を向上
させることができる低電圧保護方法及び装置を提供しよ
うとするものである。

【００１９】また、本発明の第２の目的とするところ
は、上述した低電圧保護装置を円滑に制御することがで
きる記憶媒体を提供しようとするものである。

【００２０】

【課題を解決するための手段】上記第１の目的を達成す
るために請求項１記載の低電圧保護方法は、保護手段を
有するスイッチ電源により制御手段のＣＰＵに動作電圧
を供給する電子機器に適用される低電圧保護方法であっ
て、検出手段により前記制御手段のＣＰＵに供給される
動作電圧を検出し且つその検出した電圧に応じて前記Ｃ
ＰＵを初期状態から起動させるためのリセット信号を出
力する検出ステップと、前記リセット信号によって前記
スイッチ電源が有する保護手段を利用して前記動作電圧
の低電圧保護を図る低電圧保護ステップとを有すること
を特徴とする。

【００２１】また、上記第１の目的を達成するために請
求項２記載の低電圧保護方法は、請求項１記載の低電圧
保護方法において、前記検出手段は、リセットＩＣであ
ることを特徴とする。

【００２２】また、上記第１の目的を達成するために請
求項３記載の低電圧保護方法は、請求項１記載の低電圧
保護方法において、前記検出手段は、ウォッチドッグ機
能付きのリセットＩＣであることを特徴とする。

【００２３】また、上記第１の目的を達成するために請
求項４記載の低電圧保護方法は、請求項１記載の低電圧
保護方法において、前記検出手段は、物理的に前記ＣＰ
Ｕの近傍に配置されることを特徴とする。

【００２４】また、上記第１の目的を達成するために請
求項５記載の低電圧保護方法は、請求項１記載の低電圧
保護方法において、前記リセット信号は、前記ＣＰＵに
供給される動作電圧が、所定の電圧を含む所定の範囲内
に低下した場合、前記検出手段から前記ＣＰＵに出力さ
れる信号であることを特徴とする。

【００２５】また、上記第１の目的を達成するために請
求項６記載の低電圧保護方法は、請求項３記載の低電圧
保護方法において、前記ウォッチドッグ機能付きのリセ
ットＩＣは、前記ＣＰＵに供給される動作電圧が、所定
の電圧を含む所定の範囲内に低下した場合、または前記
ＣＰＵの暴走時にリセット信号を出力することを特徴と
する。

【００２６】また、上記第１の目的を達成するために請
求項７記載の低電圧保護方法は、請求項１記載の低電圧
保護方法において、前記保護手段は、過電圧保護回路で
あることを特徴とする。

【００２７】また、上記第１の目的を達成するために請
求項８記載の低電圧保護方法は、請求項１記載の低電圧
保護方法において、前記保護手段は、過電流保護回路で
あることを特徴とする。

【００２８】また、上記第１の目的を達成するために請
求項９記載の低電圧保護方法は、請求項１記載の低電圧
保護方法において、前記電子機器は、画像形成装置であ
ることを特徴とする。

【００２９】また、上記第１の目的を達成するために請
求項１０記載の低電圧保護方法は、請求項１記載の低電
圧保護方法において、前記画像形成装置は、プリンタで
あることを特徴とする。

【００３０】また、上記第１の目的を達成するために請
求項１１記載の低電圧保護装置は、保護手段を有するス
イッチ電源により制御手段のＣＰＵに動作電圧を供給す
る電子機器に適用される低電圧保護装置であって、前記
制御手段のＣＰＵに供給される動作電圧を検出し且つそ
の検出した電圧に応じて前記ＣＰＵを初期状態から起動
させるためのリセット信号を出力する検出手段を具備
し、前記リセット信号によって前記スイッチ電源が有す
る保護手段を利用して前記動作電圧の低電圧保護手段を
構成したことを特徴とする。

【００３１】また、上記第１の目的を達成するために請
求項１２記載の低電圧保護装置は、請求項１１記載の低
電圧保護装置において、前記検出手段は、リセットＩＣ
であることを特徴とする。

【００３２】また、上記第１の目的を達成するために請
求項１３記載の低電圧保護装置は、請求項１１記載の低
電圧保護装置において、前記検出手段は、ウォッチドッ
グ機能付きのリセットＩＣであることを特徴とする。

【００３３】また、上記第１の目的を達成するために請
求項１４記載の低電圧保護装置は、請求項１１記載の低
電圧保護装置において、前記検出手段は、物理的に前記
ＣＰＵの近傍に配置されることを特徴とする。

【００３４】また、上記第１の目的を達成するために請
求項１５記載の低電圧保護装置は、請求項１１記載の低
電圧保護装置において、前記リセット信号は、前記ＣＰ
Ｕに供給される動作電圧が、所定の電圧を含む所定の範
囲内に低下した場合、前記検出手段から前記ＣＰＵに出
力される信号であることを特徴とする。

【００３５】また、上記第１の目的を達成するために請
求項１６記載の低電圧保護装置は、請求項１１記載の低
電圧保護装置において、前記ウォッチドッグ機能付きの
リセットＩＣは、前記ＣＰＵに供給される動作電圧が、
所定の電圧を含む所定の範囲内に低下した場合、または
前記ＣＰＵの暴走時にリセット信号を出力することを特
徴とする。

【００３６】また、上記第１の目的を達成するために請
求項１７記載の低電圧保護装置は、請求項１１記載の低
電圧保護装置において、前記保護手段は、過電圧保護回
路であることを特徴とする。

【００３７】また、上記第１の目的を達成するために請
求項１８記載の低電圧保護装置は、請求項１１記載の低
電圧保護装置において、前記保護手段は、過電流保護回
路であることを特徴とする。

【００３８】また、上記第１の目的を達成するために請
求項１９記載の低電圧保護装置は、請求項１１記載の低
電圧保護装置において、前記電子機器は、画像形成装置
であることを特徴とする。

【００３９】また、上記第１の目的を達成するために請
求項２０記載の低電圧保護装置は、請求項１１記載の低
電圧保護装置において、前記画像形成装置は、プリンタ
であることを特徴とする。

【００４０】また、上記第２の目的を達成するために請
求項２１記載の記憶媒体は、保護手段を有するスイッチ
電源により制御手段のＣＰＵに動作電圧を供給する電子
機器に適用される低電圧保護装置を制御するプログラム
を格納する記憶媒体であって、検出手段により前記制御
手段のＣＰＵに供給される動作電圧を検出し且つその検
出した電圧に応じて前記ＣＰＵを初期状態から起動させ
るためのリセット信号を出力する検出モジュールと、前
記リセット信号によって前記スイッチ電源が有する保護
手段を利用して前記動作電圧の低電圧保護を図る低電圧
保護モジュールとを有するプログラムを格納したことを
特徴とする。

【００４１】また、上記第２の目的を達成するために請
求項２２記載の記憶媒体は、請求項２１記載の記憶媒体
において、前記検出手段は、リセットＩＣであることを
特徴とする。

【００４２】また、上記第２の目的を達成するために請
求項２３記載の記憶媒体は、請求項２１記載の記憶媒体
において、前記検出手段は、ウォッチドッグ機能付きの
リセットＩＣであることを特徴とする。

【００４３】また、上記第２の目的を達成するために請
求項２４記載の記憶媒体は、請求項２１記載の記憶媒体
において、前記検出手段は、物理的に前記ＣＰＵの近傍
に配置されることを特徴とする。

【００４４】また、上記第２の目的を達成するために請
求項２５記載の記憶媒体は、請求項２１記載の記憶媒体
において、前記リセット信号は、前記ＣＰＵに供給され
る動作電圧が、所定の電圧を含む所定の範囲内に低下し
た場合、前記検出手段から前記ＣＰＵに出力される信号
であることを特徴とする。

【００４５】また、上記第２の目的を達成するために請
求項２６記載の記憶媒体は、請求項２１記載の記憶媒体
において、前記ウォッチドッグ機能付きのリセットＩＣ
は、前記ＣＰＵに供給される動作電圧が、所定の電圧を
含む所定の範囲内に低下した場合、または前記ＣＰＵの
暴走時にリセット信号を出力することを特徴とする。

【００４６】また、上記第２の目的を達成するために請
求項２７記載の記憶媒体は、請求項２１記載の記憶媒体
において、前記保護手段は、過電圧保護回路であること
を特徴とする。

【００４７】また、上記第２の目的を達成するために請
求項２８記載の記憶媒体は、請求項２１記載の記憶媒体
において、前記保護手段は、過電流保護回路であること
を特徴とする。

【００４８】また、上記第２の目的を達成するために請
求項２９記載の記憶媒体は、請求項２１記載の記憶媒体
において、前記電子機器は、画像形成装置であることを
特徴とする。

【００４９】また、上記第２の目的を達成するために請
求項３０記載の記憶媒体は、請求項２１記載の記憶媒体
において、前記画像形成装置は、プリンタであることを
特徴とする。

【００５０】

【発明の実施の形態】以下、本発明の各実施の形態を図
１〜図９に基づき説明する。

【００５１】（第１の実施の形態）まず、本発明の第１
の実施の形態を図１〜図３に基づき説明する。図１は、
本発明の第１の実施の形態に係る低電圧保護装置を具備
したスイッチング電源の構成を示すブロック図、図２
は、図１に示すリセットＩＣから出力されるリセット
（ＲＥＳＥＴ）信号のタイムチャート、図３は、図１に
示すスイッチング電源の動作を示すフローチャートであ
る。

【００５２】図１において、１０１は他励式フライバッ
ク方式のスイッチング電源で、３．３Ｖ出力の過電流保
護回路１１４を有している。１０２はプリンタエンジン
コントローラである。

【００５３】スイッチング電源１０１の動作について説
明する。商用電源１０３からの交流を、ダイオードブリ
ッジ１０４及び電解コンデンサ１０５からなる第１の整
流回路で直流電圧に全波整流する。１０６はパワーＭＯ
Ｓ−ＦＥＴ等のスイッチング素子で、電源コントロール
ＩＣ１０７よりゲートに入力される１００ｋＨｚ程度の
パルスによってオン／オフ駆動される。このスイッチン
グ素子１０６をオン／オフすることで、第１の整流回路
により整流された直流電圧は、スイッチングされたパル
ス状の波形となり、トランス１０８を介して一次側から
二次側へ降圧され且つ同一周期のスイッチングされたパ
ルス状の電圧波形として伝達される。

【００５４】二次側へ伝達されたパルス状の電圧は、ダ
イオード１０９、電解コンデンサ１１０，１１１からな
る第２の整流回路により整流平滑され、その後、インダ
クタ１１２と電解コンデンサ１１３とからなるＬフィル
タによりスイッチング周波数成分が除去され、３．３Ｖ
の直流電圧として出力される。

【００５５】なお、スイッチング電源１０１はフライバ
ック方式であるため、スイッチング素子１０６がオンの
時、ダイオード１０９は導通せず、スイッチング素子１
０６がオフの時、ダイオード１０９は導通し、エネルギ
ーは一次側から二次側へ伝達される。

【００５６】画像形成装置に用いられる電源電圧は、一
般にＣＰＵ（中央演算処理装置）等の制御回路に用いら
れる３．３Ｖの他、モータ等の駆動系に用いられる２４
Ｖの２種類の直流電圧がある（２４Ｖも３．３Ｖと同様
の回路であるため図示しない）。

【００５７】次に、スイッチング電源１０１の３．３Ｖ
出力の過電流保護回路１１４の動作について説明する。
過電流保護回路１１４は、３．３Ｖの出力電流を二次側
で検出し、この電流がスイッチング電源１０１の最大定
格電流以上となった場合、一次側の電源コントローラＩ
Ｃ１０７からのスイッチング素子１０６のゲートに出力
される駆動パルスを停止させる回路である。

【００５８】過電流保護回路１１４は、コンパレータ１
１５、トランジスタ（ＰＮＰトランジスタ）１１６、ツ
ェナーダイオード１１７、フォトカプラ１１８、抵抗１
１９，１２０，１２１，１２２，１２３，１２４，１２
５及びコンデンサ１２６を有している。

【００５９】抵抗１１９は、３．３Ｖ出力に流れる電流
を、その両端に現れる電圧として検出する電流検出抵抗
であり、通常２２ｍΩ程度のセメント抵抗が用いられ
る。この電流検出抵抗１１９の両端の電圧のうち、電源
の出力端をコンパレータ１１５のＶ＋端子に基準値とし
て接続し、他方を２つの抵抗１２０，１２１で分圧した
電圧をコンパレータ１１５のＶ−端子に接続する。この
とき、２つの抵抗１２０，１２１は、電流検出抵抗１１
９の抵抗値を考慮し、３．３Ｖラインに流れる電流が最
大負荷電流＋α（マージン）となったときに、コンパレ
ータ１１５のＶ−端子の電圧がＶ＋端子の電圧よりも大
きくなるように設定する必要がある。

【００６０】通常動作時には、コンパレータ１１５のＶ
−端子の電圧はＶ＋端子の電圧よりも小さく、コンパレ
ータ１１５の出力はハイ（Ｈｉｇｈ）レベルであるた
め、トランジスタ１１６はオフである。

【００６１】一方、過電流保護時には、コンパレータ１
１５のＶ−端子の電圧はＶ＋端子の電圧よりも大きくな
り、コンパレータ１１５の出力はロー（Ｌｏｗ）レベル
となる。

【００６２】また、電源起動時には、コンパレータ１１
５への入力電圧が所望の値とはならないため、過電流保
護回路が不安定となる。電源起動時の誤動作を防止する
ため、電解コンデンサ１２６と抵抗１２３の値は、電源
の起動時間以上の時定数となるように選定する。

【００６３】過電流時にコンパレータ１１５の出力がロ
ーレベルとなると、トランジスタ１１６がオンするた
め、フォトカプラ１１８のフォトトランジスタが導通
し、電源コントロールＩＣ１０７のオン／オフ端子（Ｏ
Ｎ／ＯＦＦ）の電圧が上昇する。このオン／オフ端子の
電圧がある一定以上の値になると、電源コントロールＩ
Ｃ１０７の動作は停止し、電源の出力を停止する。

【００６４】プリンタエンジンコントローラ１０２は、
給紙、現像、転写、定着、排紙等の画像形成プロセスを
制御するもので、ＣＰＵ（中央演算処理装置）１２７、
リセットＩＣ１２８を有している。そして、ＣＰＵ１２
７に供給される３．３Ｖ出力の電圧がリセット電圧（例
えばＶａ＝２．９Ｖ）以下に低下したとき、ＣＰＵ１２
７の動作補償電圧以下になる前に、リセットＩＣ１２８
はＣＰＵ１２７にロー（Ｌｏｗ）レベル（０Ｖ）のリセ
ット（ＲＥＳＥＴ）信号１２９を出力する。

【００６５】一方、リセット電圧Ｖａ以上となった場合
は、図３のステップＳ３０１でリセット信号１２９はハ
イ（Ｈｉｇｈ）レベルとなる（図２参照）。このリセッ
ト信号１２９によりＣＰＵ１２７は、内部のカウンタ等
をリセットし、初期状態から再起動する。なお、図１
中、１３０は電流検出抵抗である。

【００６６】本実施の形態では、リセットＩＣ１２８か
らＣＰＵ１２７に出力されるリセット信号１２９のライ
ンと、過電流保護回路１１４のコンパレータ１１５の出
力とを接続することにより、スイッチング電源１０１の
３．３Ｖ出力の低電圧保護回路１１４を構成する。この
構成により、従来の過電流保護回路を全て削除すること
ができる。

【００６７】次にステップＳ３０２で３．３Ｖ出力がリ
セット電圧Ｖａより大きいか否かが３．３Ｖ出力がリセ
ット電圧Ｖａ以下になるまで判別される。そして、３．
３Ｖ出力がリセット電圧Ｖａまで低下したときには、ス
テップＳ３０３でリセット信号１２９はローレベル（０
Ｖ）となるため、ステップＳ３０４でトランジスタ１１
６がオンし、電源の保護回路が動作し、ステップＳ３０
５で過電流保護時と同様に電源を停止させることができ
る。

【００６８】以上のように、本実施の形態に係る低電圧
保護回路によれば、ＣＰＵ１２７近傍に配置されたリセ
ットＩＣ１２８のリセット信号１２９を用いることで、
低電圧保護回路の検出精度を高めることができ、また、
構成が簡素化されることによりコストアップすることな
く低電圧保護回路を構成することができる。

【００６９】（第２の実施の形態）次に、本発明の第２
の実施の形態を図４に基づき説明する。なお、本実施の
形態における低電圧保護回路（低電圧保護装置）を具備
したスイッチング電源におけるリセットＩＣから出力さ
れるリセット（ＲＥＳＥＴ）信号のタイムチャート、及
びスイッチング電源の動作を示すフローチャートは、上
述した図２及び図３と同一であるから、これら両図を流
用して説明する。

【００７０】図４は、本発明の第２の実施の形態に係る
低電圧保護回路（低電圧保護装置）を具備したスイッチ
ング電源の構成を示すブロック図であり、同図において
は、２４Ｖを出力する他励式フライバック方式のスイッ
チング電源を示している。画像形成装置に用いられる電
源電圧は、一般にモータ等の駆動系に用いられる２４Ｖ
の他、ＣＰＵ等の制御回路に用いられる３．３Ｖの２種
類がある。

【００７１】図４において、上述した従来例の図１２と
同一部分には同一符号が付してある。図４において、図
１２と異なる点は、図１２の構成からツェナーダイオー
ド１２２４及び抵抗１２２８，１２２９を削除したこと
である。

【００７２】本実施の形態におけるスイッチング電源１
２０１の基本的な動作は、上述した第１の実施の形態と
同一であるから、その説明は省略する。

【００７３】また、３．３Ｖ出力も２４Ｖと同様に出力
されるため図示しない。

【００７４】次に、スイッチング電源１２０１の過電圧
保護回路１２１４の動作について説明する。過電圧保護
回路１２１４はフライバック方式のスイッチング電源に
良く用いられる過電圧保護回路である。

【００７５】過電圧保護回路１２１４は、サイリスタ
（またはトライアック）１２１５、ツェナーダイオード
１２１６、抵抗１２１７，１２１８，１２１９及び電解
コンデンサ１２２０を有している。

【００７６】ツェナーダイオード１２１６は、２４Ｖの
出力電圧が所定の値（例えば２８Ｖ）以上に上昇すると
導通し、サイリスタ１２１５のゲート電圧をオン電圧以
上に上昇させる。このため、２４ＶラインとＧＮＤとの
間はサイリスタ１２１５を介してショートされることに
なる。二次側がショート状態になると、トランス１２０
８の一次側巻線、スイッチング素子１２０６に流れる電
流は増大し、以下に説明する一次側電流保護回路が動作
するため、電源コントロールＩＣ１２０７のゲートに出
力される駆動パルスを停止させる。１２２１は一次側電
流保護回路を構成する電流検出抵抗で、スイッチング素
子１２０６に流れる電流を抵抗両端に現れる電圧として
検出する。電流検出抵抗１２２１の電圧は、抵抗１２２
２，１２２３で分圧され、電源コントロールＩＣ１２０
７の過電流保護端子（ＯＣＰ）に入力される。この過電
流保護端子の電圧が所定の値以上に達すると、スイッチ
ング素子１２０６への駆動パルスは出力されなくなり、
スイッチング素子１２０６のスイッチング動作が停止
し、スイッチング電源１２０１の動作が停止する。

【００７７】プリンタエンジンコントローラ１２０２
は、給紙、現像、転写、定着、排紙等の画像形成プロセ
スを制御するもので、ＣＰＵ１２３３及びリセットＩＣ
１２３４を有している。リセットＩＣ１２３４は、ＣＰ
Ｕ１２３３に供給される３．３Ｖの電圧がリセット電圧
（例えばＶａ＝２．９Ｖ）以下に低下したとき、ＣＰＵ
１２３３の動作補償電圧以下になる前に、ＣＰＵ１２３
３にローレベル（０Ｖ）のリセット信号１２３５を出力
する（図２参照）。このリセット信号１２３５によりＣ
ＰＵ１２３３は、内部のカウンタ等をリセットして初期
状態から再起動する。

【００７８】本実施の形態においては、リセットＩＣ１
２３４からＣＰＵ１２３３に出力されるリセット信号１
２３５と、２４Ｖ出力の過電圧保護回路１２１４を利用
して３．３Ｖ出力の低電圧保護回路を構成することによ
り、従来の回路からツェナーダイオード１２２４及び抵
抗１２２８，１２２９を削除することができる。

【００７９】３．３Ｖ出力が正常電圧の範囲内にある場
合には、リセット信号１２３５はハイレベルであるた
め、トランジスタ１２２６はオンとなる。ダイオード１
２２７はトランジスタ１２２６のオンによりアノードの
電位がカソードよりも低くなるため非導通となってい
る。

【００８０】一方、３．３Ｖ出力がリセットＩＣ１２３
４のリセット電圧以下になると、リセット信号１２３５
はローレベル（０Ｖ）となるため、ダイオード１２２７
のアノード電位を約０Ｖにクランプしていたトランジス
タ１２２６はオフする。このためダイオード１２２７は
導通し、ツェナーダイオード１２２５、ダイオード１２
２７を介してサイリスタ１２１５のゲート電圧を上昇さ
せ、サイリスタ１２１５をオンさせる。以降の動作は、
過電圧保護時と同様に電源を停止させることができる。

【００８１】電源起動時には、電源の出力電圧が所望の
値とならないため、過電圧保護回路が不安定となる。起
動時の誤動作を防止するため、電解コンデンサ１２３２
と抵抗１２３０の値は、電源の起動時間以上の時定数と
なるように選定する。

【００８２】以上のように、ＣＰＵ１２３３近傍に配置
されたリセットＩＣ１２３４のリセット信号１２３５を
用いることで、低電圧保護回路の検出精度を向上させる
ことができ、また、従来の回路よりコストダウンを図る
ことができる。

【００８３】（第３の実施の形態）次に、本発明の第３
の実施の形態を図５〜図８に基づき説明する。図５は、
本実施の形態に係る低電圧保護回路を具備したスイッチ
ング電源の構成を示すブロック図、図６は、図５に示す
リセットＩＣの内部のウォッチドッグ回路の概略構成を
示すブロック図、図７は、図５に示すリセットＩＣの動
作説明のためのタイムチャート、図８は、本実施の形態
に係る低電圧保護回路の動作を説明するためのフローチ
ャートである。

【００８４】図５において、上述した第１の実施の形態
における図１と同一機能部分には、同一符号が付してあ
る。図５において図１と異なる点は、リセットＩＣ１２
８にＣＰＵ１２７の暴走を検知するために用いられるウ
ォッチドッグ機能を持たせたことである。

【００８５】このウォッチドッグ機能は、図６に示すよ
うなウォッチドッグ回路６００により実行される。図６
中、６０１は定電流電源、６０２はコンデンサ、６０３
はコンパレータ、６０４はトランジスタ、６０５はバッ
テリ電源である。

【００８６】次に、ウォッチドッグ回路６００の動作を
説明する。

【００８７】ＣＰＵ１２７が正常に動作している場合に
は、ある一定周期Ｔのクリア（ＣＬＥＡＲ）信号１３１
がＣＰＵ１２７からリセットＩＣ１２８へ送られてい
る。クリア信号１３１のパルス列によりトランジスタ６
０４はオン／オフし、定電流電源６０１によってコンデ
ンサ６０２に蓄えられる電荷を、ある一定周期Ｔで放電
させ、コンパレータ６０３のＶ−端子の電圧ＶｂがＶ＋
端子Ｖａ以下となるように動作する。

【００８８】また、ＣＰＵ１２７が暴走した場合には、
クリア信号１３１はリセットＩＣ１２８へ送られず、ク
リア信号１３１は常にローレベルとなる。従って、トラ
ンジスタ６０４は常にオフとなり、コンデンサ６０２の
電圧、つまりＶ−端子の電圧ＶｂがＶ＋端子Ｖａを超え
るため、ＣＰＵ１２７にローレベルのリセット信号１２
９が出力される（図７参照）。リセット信号１２９がロ
ーレベルとなることでＣＰＵ１２７は動作を停止し、予
め決められた時間Ｔａを経過した後、初期状態から再起
動する。

【００８９】ところが、再起動する度にＣＰＵ１２７が
暴走を繰り返す場合には、ＣＰＵ１２７は停止／再起動
を繰り返すことになる。

【００９０】図８のフローチャートに基づき動作説明す
る。

【００９１】まず、ステップＳ８０１でリセットＩＣ１
２８のリセット信号１２９がハイレベルになり、次のス
テップＳ８０２でＣＰＵ１２７が暴走すると、次のステ
ップＳ８０３でクリア信号１３１を停止する。次に、ス
テップＳ８０４でＶ−端子の電圧がＶｂ以上か否かをＶ
ｂ以上になるまで判別する。そして、Ｖ−端子の電圧が
Ｖｂ以上になると、次のステップＳ８０５でリセット信
号１２９がローレベルとなり、次のステップＳ８０６で
電源の低電圧保護回路が動作し、電源を停止した後、本
処理動作を終了する。

【００９２】本実施の形態では、ウォッチドッグ機能付
きのリセットＩＣ１２８のリセット信号１２９によって
電源を停止させる構成とすることによって、ＣＰＵ１２
７が暴走した際に電源を停止させ、ＣＰＵ１２７による
停止／再起動の繰り返しを防止することができる。

【００９３】本実施の形態においても、上述した第１の
実施の形態と同様に、３．３Ｖ出力の電圧が低下した場
合に出力されるリセット信号を利用して電源を停止させ
ることができる。

【００９４】なお、本実施の形態において、スイッチン
グ電源１０１の基本的な動作は、上述した第１の実施の
形態と同様であるから、その説明は省略する。

【００９５】（第４の実施の形態）次に、本発明の記憶
媒体について図９に基づき説明する。

【００９６】保護手段を有するスイッチ電源により制御
手段のＣＰＵに動作電圧を供給する電子機器に適用され
る低電圧保護装置を制御するプログラムを格納する記憶
媒体には、少なくとも図９に示すように、「検出モジュ
ール」及び「低電圧保護モジュール」のカクモジュール
を有するプログラムコードを格納すればよい。

【００９７】ここで「検出モジュール」は、検出手段に
より制御手段のＣＰＵに供給される動作電圧を検出し且
つその検出した電圧に応じて前記ＣＰＵを初期状態から
起動させるためのリセット信号を出力するプログラムモ
ジュールである。また、「低電圧保護モジュール」は、
前記リセット信号によってスイッチ電源が有する保護手
段を利用して前記動作電圧の低電圧保護を図るプログラ
ムモジュールである。

【００９８】前記検出手段は、リセットＩＣ、またはウ
ォッチドッグ機能付きのリセットＩＣであって、物理的
に前記ＣＰＵの近傍に配置される。

【００９９】前記リセット信号は、前記ＣＰＵに供給さ
れる動作電圧が、所定の電圧を含む所定の範囲内に低下
した場合、前記検出手段から前記ＣＰＵに出力される信
号である。

【０１００】前記ウォッチドッグ機能付きのリセットＩ
Ｃは、前記ＣＰＵに供給される動作電圧が、所定の電圧
を含む所定の範囲内に低下した場合、または前記ＣＰＵ
の暴走時にリセット信号を出力する。

【０１０１】前記保護手段は、過電圧保護回路、または
過電流保護回路である。

【０１０２】前記電子機器は、プリンタ等の画像形成装
置である。

【０１０３】

【発明の効果】以上詳述したように、本発明の低電圧保
護方法及び装置によれば、リセット信号とスイッチング
電源の既存の過電圧保護回路、または過電流保護回路を
利用して低電圧保護回路を構成することで、電源の低電
圧保護回路のコストダウン及び電圧検出精度の向上を図
ることができる。また、ウォッチドッグ機能付きのリセ
ットＩＣを用いることにより、ＣＰＵの暴走時にも電源
を停止させることができるという効果を奏する。

【０１０４】また、本発明の記憶媒体によれば、上述し
た低電圧保護装置を円滑に制御することができるという
効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る低電圧保護装
置を具備したスイッチング電源装置の構成を示すブロッ
ク図である。

【図２】図１に示すリセットＩＣから出力されるリセッ
ト信号のタイムチャートである。

【図３】本発明の第１の実施の形態に係る低電圧保護装
置の動作を説明するためのフローチャートである。

【図４】本発明の第２の実施の形態に係る低電圧保護装
置を具備したスイッチング電源装置の構成を示すブロッ
ク図である。

【図５】本発明の第３の実施の形態に係る低電圧保護装
置を具備したスイッチング電源装置の構成を示すブロッ
ク図である。

【図６】図５に示すリセットＩＣの内部のウォッチドッ
ク回路の概略構成を示すブロック図である。

【図７】図６に示すウォッチドック回路の動作を説明す
るための各信号のタイムチャートである。

【図８】本発明の第３の実施の形態に係る低電圧保護装
置の動作を説明するためのフローチャートである。

【図９】本発明の記憶媒体に格納される各プログラムモ
ジュールを示す図である。

【図１０】スイッチング電源が搭載される画像形成装置
の動作を説明するための図である。

【図１１】同じくスイッチング電源が搭載される画像形
成装置の動作を説明するための図である。

【図１２】従来のスイッチング電源の構成を示すブロッ
ク図である。

【符号の説明】

１０１スイッチング電源１０２プリンタエンジンコントローラ１０３商用電源１０４ダイオードブリッジ１０５電解コンデンサ１０６スイッチング素子１０７電源コントローラＩＣ１０８トランス１０９ダイオード１１０電解コンデンサ１１１電解コンデンサ１１２インダクタ１１３電解コンデンサ１１４過電流保護回路１１５コンパレータ１１６トランジスタ１１７ツェナーダイオード１１８フォトカプラ１１９抵抗１２０抵抗１２１抵抗１２２抵抗１２３抵抗１２４抵抗１２５抵抗１２６電解コンデンサ１２７ＣＰＵ１２８リセットＩＣ１２９リセット信号１３０抵抗６００ウォッチドッグ回路の構成を示すブロック図
である。６０１定電流電源６０２コンデンサ６０３コンパレータ６０４トランジスタ６０５バッテリ電源１２０１スイッチング電源１２０２プリンタエンジンコントローラ１２０３商用電源１２０４ダイオードブリッジ１２０５電解コンデンサ１２０６スイッチング素子１２０７電源コントローラＩＣ１２０８トランス１２０９ダイオード１２１０電解コンデンサ１２１１電解コンデンサ１２１２インダクタ１２１３電解コンデンサ１２１４過電圧保護回路１２１５サイリスタ１２１６ツェナーダイオード１２１７抵抗１２１８抵抗１２１９抵抗１２２０コンデンサ１２２１抵抗１２２２抵抗１２２３抵抗１２２５ツェナーダイオード１２２６トランジスタ１２２７ダイオード１２３０抵抗１２３１抵抗１２３２電解コンデンサ１２３３ＣＰＵ１２３４リセットＩＣ１２３５リセット信号

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０２Ｍ 3/28 Ｈ０３Ｋ 17/28 ＥＨ０３Ｋ 17/28 Ｇ０６Ｆ 1/00 ３４１Ｑ

Claims

【特許請求の範囲】

【請求項１】保護手段を有するスイッチ電源により制
御手段のＣＰＵに動作電圧を供給する電子機器に適用さ
れる低電圧保護方法であって、検出手段により前記制御
手段のＣＰＵに供給される動作電圧を検出し且つその検
出した電圧に応じて前記ＣＰＵを初期状態から起動させ
るためのリセット信号を出力する検出ステップと、前記
リセット信号によって前記スイッチ電源が有する保護手
段を利用して前記動作電圧の低電圧保護を図る低電圧保
護ステップとを有することを特徴とする低電圧保護方
法。
【請求項２】前記検出手段は、リセットＩＣであるこ
とを特徴とする請求項１記載の低電圧保護方法。
【請求項３】前記検出手段は、ウォッチドッグ機能付
きのリセットＩＣであることを特徴とする請求項１記載
の低電圧保護方法。
【請求項４】前記検出手段は、物理的に前記ＣＰＵの
近傍に配置されることを特徴とする請求項１記載の低電
圧保護方法。
【請求項５】前記リセット信号は、前記ＣＰＵに供給
される動作電圧が、所定の電圧を含む所定の範囲内に低
下した場合、前記検出手段から前記ＣＰＵに出力される
信号であることを特徴とする請求項１記載の低電圧保護
方法。
【請求項６】前記ウォッチドッグ機能付きのリセット
ＩＣは、前記ＣＰＵに供給される動作電圧が、所定の電
圧を含む所定の範囲内に低下した場合、または前記ＣＰ
Ｕの暴走時にリセット信号を出力することを特徴とする
請求項３記載の低電圧保護方法。
【請求項７】前記保護手段は、過電圧保護回路である
ことを特徴とする請求項１記載の低電圧保護方法。
【請求項８】前記保護手段は、過電流保護回路である
ことを特徴とする請求項１記載の低電圧保護方法。
【請求項９】前記電子機器は、画像形成装置であるこ
とを特徴とする請求項１記載の低電圧保護方法。
【請求項１０】前記画像形成装置は、プリンタである
ことを特徴とする請求項１記載の低電圧保護方法。
【請求項１１】保護手段を有するスイッチ電源により
制御手段のＣＰＵに動作電圧を供給する電子機器に適用
される低電圧保護装置であって、前記制御手段のＣＰＵ
に供給される動作電圧を検出し且つその検出した電圧に
応じて前記ＣＰＵを初期状態から起動させるためのリセ
ット信号を出力する検出手段を具備し、前記リセット信
号によって前記スイッチ電源が有する保護手段を利用し
て前記動作電圧の低電圧保護手段を構成したことを特徴
とする低電圧保護装置。
【請求項１２】前記検出手段は、リセットＩＣである
ことを特徴とする請求項１１記載の低電圧保護装置。
【請求項１３】前記検出手段は、ウォッチドッグ機能
付きのリセットＩＣであることを特徴とする請求項１１
記載の低電圧保護装置。
【請求項１４】前記検出手段は、物理的に前記ＣＰＵ
の近傍に配置されることを特徴とする請求項１１記載の
低電圧保護装置。
【請求項１５】前記リセット信号は、前記ＣＰＵに供
給される動作電圧が、所定の電圧を含む所定の範囲内に
低下した場合、前記検出手段から前記ＣＰＵに出力され
る信号であることを特徴とする請求項１１記載の低電圧
保護装置。
【請求項１６】前記ウォッチドッグ機能付きのリセッ
トＩＣは、前記ＣＰＵに供給される動作電圧が、所定の
電圧を含む所定の範囲内に低下した場合、または前記Ｃ
ＰＵの暴走時にリセット信号を出力することを特徴とす
る請求項１１記載の低電圧保護装置。
【請求項１７】前記保護手段は、過電圧保護回路であ
ることを特徴とする請求項１１記載の低電圧保護装置。
【請求項１８】前記保護手段は、過電流保護回路であ
ることを特徴とする請求項１１記載の低電圧保護装置。
【請求項１９】前記電子機器は、画像形成装置である
ことを特徴とする請求項１１記載の低電圧保護装置。
【請求項２０】前記画像形成装置は、プリンタである
ことを特徴とする請求項１１記載の低電圧保護装置。
【請求項２１】保護手段を有するスイッチ電源により
制御手段のＣＰＵに動作電圧を供給する電子機器に適用
される低電圧保護装置を制御するプログラムを格納する
記憶媒体であって、検出手段により前記制御手段のＣＰ
Ｕに供給される動作電圧を検出し且つその検出した電圧
に応じて前記ＣＰＵを初期状態から起動させるためのリ
セット信号を出力する検出モジュールと、前記リセット
信号によって前記スイッチ電源が有する保護手段を利用
して前記動作電圧の低電圧保護を図る低電圧保護モジュ
ールとを有するプログラムを格納したことを特徴とする
記憶媒体。
【請求項２２】前記検出手段は、リセットＩＣである
ことを特徴とする請求項２１記載の記憶媒体。
【請求項２３】前記検出手段は、ウォッチドッグ機能
付きのリセットＩＣであることを特徴とする請求項２１
記載の記憶媒体。
【請求項２４】前記検出手段は、物理的に前記ＣＰＵ
の近傍に配置されることを特徴とする請求項２１記載の
記憶媒体。
【請求項２５】前記リセット信号は、前記ＣＰＵに供
給される動作電圧が、所定の電圧を含む所定の範囲内に
低下した場合、前記検出手段から前記ＣＰＵに出力され
る信号であることを特徴とする請求項２１記載の記憶媒
体。
【請求項２６】前記ウォッチドッグ機能付きのリセッ
トＩＣは、前記ＣＰＵに供給される動作電圧が、所定の
電圧を含む所定の範囲内に低下した場合、または前記Ｃ
ＰＵの暴走時にリセット信号を出力することを特徴とす
る請求項２１記載の記憶媒体。
【請求項２７】前記保護手段は、過電圧保護回路であ
ることを特徴とする請求項２１記載の記憶媒体。
【請求項２８】前記保護手段は、過電流保護回路であ
ることを特徴とする請求項２１記載の記憶媒体。
【請求項２９】前記電子機器は、画像形成装置である
ことを特徴とする請求項２１記載の記憶媒体。
【請求項３０】前記画像形成装置は、プリンタである
ことを特徴とする請求項２１記載の記憶媒体。