JPH0595668A

JPH0595668A - 電源装置の異常検知方式

Info

Publication number: JPH0595668A
Application number: JP3210621A
Authority: JP
Inventors: Satohiko Kitahara; 聡彦北原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1991-08-22
Filing date: 1991-08-22
Publication date: 1993-04-16

Abstract

(57)【要約】（修正有）【目的】本発明は、トランスから複数の負荷にそれぞ
れに対応する電源が供給されている装置において、正確
な故障診断が可能な電源装置の異常検知方式を提供しよ
うとするものである。【構成】本発明においては、電源装置よりの出力電圧
を検出し、それを図２に示す各種ファジィ規則に従っ
て、各ファジィ規則毎のＤを求める。そして、各々で検
出されたＤに基づく範囲を合成し、その重心位置を求め
る。求められた重心位置に基づいて異常箇所を推論す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電源装置の異常検知方
式、例えば複写機やプリンタ等の画像形成装置に使用さ
れる電源装置の異常検出方式に関するものである。

【０００２】

【従来の技術】複写機もしくはプリンタを例に取ると、
その電源ユニツトでは、電子写真プロセスのシーケンス
を実現する為の各種制御回路に供給する電源と、電子写
真プロセスを実現するための各種高圧電源や、露光ラン
プ用電源等を同一のトランスにて出力しているものがあ
る。

【０００３】また、このトランスの出力を制御する高
圧、低圧等の各種電源制御回路は、複写機，プリンタの
シーケンスコントローラと同一のマイクロコンピュータ
（以降ＣＰＵ）にて行なわれる場合もある。

【０００４】上述の様な電源装置は比較的電源全体を小
型化できるので小型の機械で利用されているが、これま
では、電源自体に異常が起きた時に異常箇所を知るため
には、各部の回路ブロックごとに動作をさせて異常の有
無を確認していた。

【０００５】

【発明が解決しようとしている課題】しかしながら、こ
のような電源装置では、１つのトランスに複数巻線を設
けて出力を得ているため、例えば１つの出力回路に異常
が生じた場合に於ても、他の回路の出力に影響したりす
る場合が有り、原因を推定しにくい。また更に、シーケ
ンスコントローラと各種電源制御手段が同一ＣＰＵで制
御されている場合には、原因が電源側なのか、制御回路
のある特定の箇所なのかを判定しにくくなり、原因解析
に時間がかかってしまう。

【０００６】またこの様な理由で、サービス等において
電源装置を修理しようとした場合にも電源回路及び電源
回路の動作を十分理解した上で行なわなければならな
い。従って、この様な場合、経験によることから各部分
の状態を見て異常を推定するといった事が必要であっ
た。

【０００７】以上の様に、従来では、異常との関係を決
めるパラメータ（状態量）の数が多くなったり、装置構
成が複雑になった場合やパラメータのなかに電源装置の
異常状態との関係があいまいであるようなパラメータが
存在するような場合、パラメータと制御量との関係を定
式化する事が困難であり、ＣＰＵにての判断式では容易
に示す事が出来なかった。

【０００８】本発明はかかる従来技術に鑑みなされたも
のであり、トランスから複数の負荷にそれぞれに対応す
る電源が供給されている装置において、正確な故障診断
が可能な電源装置の異常検知方式を提供しようとするも
のである。

【０００９】

【課題を解決するための手段】及び

【作用】この課題を解決するため、本発明の電源装置の
異常検知方式は以下に示す構成を備える。すなわち、ト
ランスを介して各回路に対応した電源を供給する電源装
置における異常検知方式であって、前記トランスが供給
する少なくとも２つの電源の状態量を検知する検知手段
と、該検出手段で検出する状態量の適合度を求める適合
度演算手段と、求められた適合度に基づいて、訂正的な
規則に適合させ、各々の規則の出力結果を合成する合成
手段と、該合成手段の合成結果によって得られた範囲内
の所定の位置を抽出する抽出手段とを備え、該抽出手段
によって抽出された位置に基づいて異常箇所を推論する
ことを特徴とする。

【００１０】

【実施例】以下、添付図面に従って、本発明にかかる実
施例を詳細に説明する。尚、実施例では、複写機やプリ
ンタの電源制御の構成について説明するが、本発明の主
旨からすればこれに限定されるものではない。

【００１１】図５に実施例における複写機（またはプリ
ンタ）の電源制御の構成を示す。図示において、はシ
ーケンス制御及びプロセス制御また各種の電源制御を行
なうマイクロプロセッサであり、後述するアナログ信号
を受けてデジタルデータに変換する回路を内蔵し、それ
ら各アナログ信号を入力する端子等が設けられている。
は電源制御ドライバブロックであり、抵抗Ｒ１〜Ｒ
５，Ｒ７〜Ｒ９及びコンデンサＣ１，Ｃ２，Ｃ４，Ｃ１
３、ダイオードＤ１〜Ｄ３，Ｄ１０、トランジスタＱ
２，Ｑ４，Ｑ５、パワーモスＦＥＴＱ３、パルストラン
スＴ２からの構成され、電源二次側のマイクロプロセッ
サのパルス出力を受けて、パルストランスＴ２にて一
次二次間の絶縁及び昇圧を行ない、前述した各部品でパ
ワーモスＦＥＴのドライバを構成している。

【００１２】は商用波ＡＣ入力部であり、内部は入力
フイルタ部と、ダイオードブリッジＤ４及びコンデンサ
Ｃ３からなる整流部とで構成されている。

【００１３】は各種電源電圧を発生させているメイン
トランスＴ１である。

【００１４】本実施例中では、メイントランスＴ１の一
次側には、ＡＣ入力部が接続され、さらに他端は、電
源制御ドライバを介してパワーＭＯＳＦＥＴにて接続
されてスイツチングが行なわれる。そして、ダイオード
Ｄ７，コンデンサＣ１０，ダイオード８とコンデンサ１
１、ダイオードＤ６、コンデンサＣ９、コンデンサＣ５
〜Ｃ８とダイオードＤ５、３端子レギユレータＱ６，コ
ンデンサＣ１２，ダイオードＤ９などより、それぞれ整
流回路を構成し高圧、低圧等、各種電源電圧を各部に給
電している。

【００１５】この整流後の各種電源電圧は、プロセス制
御に必要な帯電、現像、転写の各種高圧として、各部に
給電されるものや、各種の電気回路に給電する低圧電源
に対応しており、各部に給電されている。

【００１６】一次側には前述した電源制御ドライバと
共に電流検出手段として、カレントトランスＣＴ１が接
続されている。この出力となる電源二次側巻線には出力
保持手段とレベル変換手段を介して、マイクロコンピ
ュータのアナログ入力端子ＡＤＣ０へと入力され、電
源一次側の電流検出を行なっている。

【００１７】また、ダイオードＤ７とコンデンサＣ１０
から成る回路では、巻線低圧側とグランド間に電流検出
抵抗ＲＳ１があり、これによつて高圧出力ＨＶ１の電流
検知を行ない、ＲＳ１とグランド間の電圧ＶＳ１は電圧
保持及びレベル変換手段を経て、マイクロコンピュー
タのアナログ入力端子ＡＣＤ１へと入力される。ま
た、低圧電源の低圧側とグランド間にも同様に電流検出
の為の抵抗器ＲＳ２が接続され、その位置の電圧ＶＳ２
は電圧保持及びレベル変換手段を経て、マイクロコン
ピュータのアナログ入力端子ＡＤＣ２に入力されてい
る。

【００１８】は、電源の補助電源ブロックであり、マ
イクロコンピュータ等電源装置の起動時に必要な電源
ＶCC１を供給し、同時に電源一次側の入力電圧に比例し
た値をマイクロコンピュータに取込める値として出力
している。

【００１９】本電源の主たる制御としては、ダイオード
Ｃ１１，ダイオードＤ８とで構成される整流後電圧ＶS
を電圧検出部を介して、マイクロプロセッサのアナ
ログ入力端子ＡＤＣ０へと接続する。尚、電圧検出部
の内部は、抵抗Ｒ１０〜Ｒ１５とコンデンサＣ１２，Ｃ
１３、ダイオードＤ８とで構成されており、マイクロプ
ロセッサに入力可能なレベルに変換して更にフイルタ回
路を構成して入力されている。

【００２０】次に、上述した実施例の電源装置の基本動
作について説明する。

【００２１】電源制御はマイクロプロセッサにて行な
う形となり、内部ではＡＤＣのアナログ入力端子から入
力された出力ＶS の分圧値と、内部データ保持手段（例
えばＲＯＭ）に保持されている所定の値との比較によ
り、パルス幅制御を行ない、結果に基ずいたパルス幅制
御（ＰＷＭ）出力がＭＯＵＴ端子より出力され、フイー
ドバツクループが形成されて、トランスＴ１がＰＷＭ制
御する方式となる。

【００２２】次に、図１に従い、電源装置の異常検知と
しての実施例を図２〜４と共に説明する。尚、図１はマ
イクロプロセッサの内部構成する主たるブロックに相
当している。

【００２３】図示において、１００はＣＰＵで、適合算
出手段として、検知された状態量の適合度をＲＯＭ１０
１に記憶されている状態量のメンバーシップ関数に基づ
き算出する。そしてその演算手段として算出された適合
度に基づき所定の演算によりＲＯＭ１０１に記憶されて
いる各規制の推論結果を求め、算出手段として決められ
た各規則の推論結果に基づき操作量を算出し、ファジィ
推論を行なうものである。１００ａはカウンタ、１００
ｂはタイマで、検知された状態量、たとえば電源の出力
電圧から電源の出力電圧の変化率等を求める場合などに
それぞれ用いられる。

【００２４】ＲＯＭ１０１は、メンバーシップ関数記憶
手段およびファジィ規則手段としてのデータを記憶して
おり、ファジィ規則１０１ａおよびメンバーシップ関数
１０１ｂ，ｃの他に、シーケンス制御プログラム（ＣＰ
Ｕ１００の動作プログラム）等をも記憶するものであ
る。

【００２５】１０２はＲＡＭで、ファジィ推論を行なう
際、作業領域として用いられる。１０３は外部との通信
を可能とするシリアルＩ／Ｏ、１０４は出力信号転送用
のインターフエース（Ｉ／Ｏ）で、ＣＰＵ１００からの
信号を表示手段１０８に出力する機能を持ち、ファジィ
推論によって算出された異常にかかる各種メッセージ等
を表示手段１０８へと転送している。

【００２６】１０５は電源装置１０７の制御手段となる
回路ブロックであり、電源装置内の各種低圧電源や高圧
電源等の制御回路に相当している。電源装置１０７内の
１０７−ａはドライバで、制御手段１０５の出力を電源
装置１０７内のトランスを駆動するドライバ等に相当す
る。そして、電源装置１０７は図５にて示したドライ場
１０７−ａからの信号に基づき、負荷１０９の各々に電
源電圧を供給する。負荷１０９としては、例えばＤＣモ
ータ、高圧であれば電子写真プロセスの帯電器や現像器
が挙げられる。１０６は状態量検知手段としての出力電
圧検出手段であり、詳しくは電源装置１０７から出力さ
れる各種アナログ量（ＲＳ１〜ＲＳ３等）をＣＰＵとし
て処理できるデイジタル量へと変換するＡ／Ｄ変換器で
あり、電源装置１０７の電源の各出力電圧を検出する。

【００２７】なお、本実施例では、マイクロプロセッサ
は、図１に示した如く、ＣＰＵ１００、カウンタ１０
０ａ，タイマ１００ｂ，ＲＯＭ１０１．ＲＡＭ１０２．
Ｉ／Ｏ１０３，１０４、電源制御手段１０５、Ａ／Ｄ変
換手段１０６が同一チップ上に構成されたものを使用し
ている。

【００２８】本実施例のファジィ制御には、状態量とし
て、電源一次側の入力電圧、低圧負荷の電流値、高圧電
源の負荷の電流、電源一次側の電流のうち、例えば、（ａ）低圧電源の出力電流（ｂ）電源電圧の入力電圧を用い、操作量として、（ｃ）電源装置の異常箇所又は、異常ブロックを用い
る。

【００２９】それらの集合メンバーシップ関数を図３に
示す。

【００３０】図３（ａ）は低圧電源の出力電流のメンバ
ーシップ関数、図３（ｂ）は電源の入力電圧のメンバー
シップ関数、図３（ｃ）は電源装置の異常箇所又は、異
常ブロックを示している。

【００３１】図示から分るように、低圧電源の出力電
流、電源の入力電圧、電源装置の異常箇所又は異常ブロ
ックの集合は、夫々、３個のファジィ集合を有する。例
えば、低圧電源の出力電流の３個のファジィ集合に対し
て、ファジィラベルは、「ＩＬ」，「ＩＭ」，「ＩＨ」
が付しており、夫々、ＩＬ；「低圧電源の出力電流が小さい」を表すファジィ
集合ＩＭ；「低圧電源の出力電流が中くらい」を表すファジ
ィ集合ＩＨ；「低圧電源の出力電流が大きい」を表すファジィ
集合とする。

【００３２】各々の集合に属する度合（縦軸）は、
「０」から「１」までの間の任意の値を取り、図３
（ａ）に示すファジィラベルＩＭを付したファジィ集合
の場合、低圧電源の出力電流２Ａの集合に属する度合
い、即ち、適合度は「１．０」であり、低圧電源の出力
電流が小さい１．５Ａまたは２．５Ａの適合度は「０．
５」である。

【００３３】電源装置の異常箇所又は異常ブロックの決
定には、例えば次の＜ルール５＞および＜ルール６＞の
ファジィ規則を用いる。

【００３４】＜ルール５＞ＩＦ（Ｉ＝ＩＭＡＮＤＶ＝ＶＭ）ＴＨ
ＥＮＤ＝ＤＭ＜ルール６＞ＩＦ（Ｉ＝ＩＭＡＮＤＶ＝ＶＨ）ＴＨ
ＥＮＤ＝ＤＬただし、Ｉ＝低圧電源の出力電流Ｖ＝電源装置の入力電圧Ｄ＝電源装置の異常箇所又は異常ブロックである。

【００３５】全てのファジィ規則は図２に示す如くであ
る。

【００３６】次に、電源装置の異常箇所又は異常ブロッ
クの特定を、＜ルール５＞，＜ルール６＞の推論方法に
基づいて説明する。

【００３７】＜ルール６＞に従って推論すると、低圧電
源の出力電流Ｘは低圧電源の出力電流のメンバーシップ
関数よりμＸの度合でＩＭの集合に含まれ、低圧電源の
出力電流Ｙは低圧電源の出力電流のメンバーシップ関数
によりμＹの度合でＩＨの集合に含まれる。そして、求
められたμＸとμＹの最小値を取り、その最小値が＜ル
ール６＞の条件部が満たされる度合とし、その値との電
源装置の異常箇所又は、異常ブロック、メンバーシップ
関数とのＭＩＮ演算を取る。

【００３８】演算結果は、図４に示す集合Ｓの斜線部で
示す台形となる。次いで、＜ルール５＞に従って推論す
ると、演算結果は図４に示す集合Ｔの斜線部で示す台形
となる。そして、求められた各規則の推論結果、即ち集
合Ｓの斜線部と、集合Ｔの斜線部とを合成する。合成結
果は図４に示す集合Ｕの斜線部となり、この集合の重心
（点Ｐ）を計算して、この結果を基にして電源装置の異
常箇所を求める。

【００３９】尚、本実施例に於いては、ファジィ規則，
メンバーシップ関数，制御プログラム等をＲＯＭに格納
し、ＲＡＭを用いて演算を行なっているが、状態量の入
力に対応する操作量を出力するＲＯＭを用いてもよい。

【００４０】また、状態量は低圧電源の出力電流や電源
装置の入力電圧に限らず、高圧電源の負荷電流、低圧電
源の負荷電流、電圧等、電源制御に関する状態量であれ
ば本発明の状態量として用いる事が出来る。

【００４１】また、状態量の数は、２つに限らず、いく
つでも組合せる事が出来る。尚、上述のファジィ推論の
アルゴリズムは、一例であつてアルゴリズムを変形して
も差し支えない。例えば、複数の規則の合成時に面積の
重心を取る代わりに、縦軸が最大となる値に対する横軸
の値を推論結果としてもよい。また、ファジィ規則の数
や内容も、経験に基ずき、変形する事が可能である。

【００４２】＜第２の実施例の説明＞前述の制御では、
現在の制御電圧と次に変化させる目的電圧に対してパル
ス幅周期をあらかじめ決められた値で変化させていた
が、これはＣＰＵが行なっているので変化させる電圧幅
等によりＣＰＵ内に設定されている電圧幅に対応しての
パルス幅周期の変化幅のマップを使用する等の操作によ
るソフトで計算して変化幅を可変する事で、更に精度の
高い機能を実現する事ができる。

【００４３】図６に第２の実施例におけるファジィ規則
を示す。尚、図示において、Ｅは高圧電源の負荷の電流
を示す。

【００４４】また、ＥＬ，ＥＭ，ＥＨは各々、ＥＬ；「高圧電源の負荷の電流が小さい」を表すファジ
ィ集合ＥＭ；「高圧電源の負荷の電流が中くらい」を表すファ
ジィ集合ＥＨ；「高圧電源の負荷の電流が大きい」を表すファジ
ィ集合である。

【００４５】電源装置の異常箇所を求める方法は、第１
の実施例での方法と同様であるので、詳細は省略する。

【００４６】＜第３の実施例の説明＞図７に第３の実施
例におけるファジィ規則を示す。図示において、Ｆは低
圧電源の負荷の電流の変化率を示す。これは、電源立上
げ時と立上がった後の状態の変化を見ようとするもの
で、負荷装置の異常により低圧電源電流が異常となった
りした場合等を想定している。

【００４７】また、ＦＬ，ＦＭ，ＦＨは、各々、ＦＬ；「低圧電源の負荷の電流の変化率が小さい」を表
すファジィ集合ＦＭ；「低圧電源の負荷の電流の変化率が中くらい」を
表すファジィ集合ＦＨ；「低圧電源の負荷の電流の変化率が大きい」を表
すファジィ集合である。

【００４８】電源装置の異常箇所を求める方法は、第１
の実施例での方法と同様であるので、詳細は省略する。

【００４９】＜第４の実施例の説明＞上述した実施例で
は、異常検知を電源制御を行なう制御ＣＰＵと同一のチ
ップにて行なう例について述べてきたが、本発明の主旨
からすれば同一チップでなくても良い。この場合、電源
制御用のＣＰＵとはＣＰＵ内部のシリアルＩ／Ｏを利用
して外部で電源の状態量を検知して、これに基づいて異
常の検出を行なえばよい。この方法では、電源装置内部
のメモリ容量の制約で内部での異常箇所の検知を行なえ
ない場合有効であり、また電源装置の修理を目的とした
場合には、これらの構成のほうが有効である。

【００５０】図８に本第４の実施例のブロック構成図を
示す。なお、異常箇所の推定方法に関しては図１の実施
例と同様であり、ここでは省略する。

【００５１】以上の様に本実施例によれば、低圧負荷の
電流、電圧、高圧負荷の電流、一次側の入力電圧や電流
等の多くのあいまいな変動要因（状態量）に依って故障
要因が支配されている前述の複写機、プリンタ等の電源
装置の制御に於いて、これら複雑に関係する状態量から
最適な制御量を算出し、正確な故障診断が可能となり、
故障修理や解析を行なう事ができる。またその際、複数
のパラメータに基づいて故障箇所を決定するので、仮に
回路等の不具合状況により入力データの一部に誤差があ
ってとしても、異常箇所の診断には大幅な誤差が生じる
のを防止する事もできる。

【００５２】

【発明の効果】以上説明したように、本発明によれば、
トランスから複数の負荷にそれぞれに対応する電源が供
給されている装置において、正確な故障診断が可能とな
る。

【図面の簡単な説明】

【図１】第１の実施例の電源制御回路のブロック構成図
である。

【図２】第１の実施例におけるファジィ規則を示す図で
ある。

【図３】実施例におけるメンバーシップ関数の内容を示
す図である。

【図４】異常ブロック推論の具体的原理を説明するため
の図である。

【図５】第１の実施例における電源制御回路の回路図で
ある。

【図６】第２の実施例におけるファジィ規則を示す図で
ある。

【図７】第３の実施例におけるファジィ規則を示す図で
ある。

【図８】第４の実施例における電源制御回路のブロック
構成図である。

【符号の説明】

１００ＣＰＵ１０１ＲＯＭ１０２ＲＡＭ１０３シリアルＩ／Ｏ１０４Ｉ／Ｏポート１０５パルス幅制御部１０６Ａ／Ｄ変換部１０７電源装置１０８表示部１０９負荷

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０２Ｈ 7/20 Ａ 7335−5ＧＨ０２Ｊ 1/00 ３０６Ｋ 7373−5ＧＨ０２Ｍ 1/00 Ｃ 8325−5Ｈ // Ｇ０５Ｂ 13/02 Ｎ 9131−3Ｈ

Claims

【特許請求の範囲】

【請求項１】トランスを介して各回路に対応した電源
を供給する電源装置における異常検知方式であって、前記トランスが供給する少なくとも２つの電源の状態量
を検知する検知手段と、該検出手段で検出する状態量の適合度を求める適合度演
算手段と、求められた適合度に基づいて、訂正的な規則に適合さ
せ、各々の規則の出力結果を合成する合成手段と、該合成手段の合成結果によって得られた範囲内の所定の
位置を抽出する抽出手段とを備え、該抽出手段によって抽出された位置に基づいて異常箇所
を推論することを特徴とする電源装置の異常検知方式。