JP2535331B2 - 画像処理装置用の電子制御装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、例えばパルス幅変調（PWM）等におけるよ
うなパルス制御信号により電気的負荷を制御する画像処
理装置用の電子制御装置に関し、特にその制御の精度の
維持と、変動の防止の改良に関する。

［従来の技術］ 近年、OAをはじめとするFA、CA等、全ての産業分野に
おける進展は目ざましい。それはエレクトロニクスとメ
カニズムとの融合を上手に行つた成果と入つても良い。
言うまでもなく、その基板は半導体集積技術の著しい進
展と、コンピユータ技術の相乗効果に依存する所が大き
い。大量に物を安く、普及させるには何と入つてもシス
テムのLSI化による。

しかし、現状のこの様なコントローラは、マイクロコ
ンピユータ、又はマイクロコントローラ（メモリ、1/O
を含んだ１チツプマイクロコンピユータ）による所が多
い。しかし、機械とコントローラの接点は先にも述べた
が、現在の所、多くのデイスクリート部品を必要とし、
無駄が多い。この無駄とは、特に機械とか、特に自然界
における事象はアナログ情報の連続的な変化量である点
に起因し、そのために、現在これに対応する形で、１チ
ツプマイクロコンピユータの中には（A/Dコンバータと
かPWM出力）がオンチツプされているものもある。これ
だけでは、自然界のアナログ量の変化をとらえて、それ
に対処するようにアナログ量でフイードバツクする事は
不十分で、現実には多くのそれ専用のコントローラを外
部において対応している。従つてそれだけコスト高にな
つている。これはフイードバツクするアナログ量の種類
の多さ、及び体系的な制御を欠いていた事に起因する。

［発明が解決しようとする問題点］ 本発明は上記従来技術の問題点を解決するために提案
されたもので、その目的は制御対象の入出力装置を、精
度良く、体系的に、かつ拡張性を兼ね備えつつ、制御す
る画像処理装置用の電子制御装置を提案する点にある。

［問題点を解決するための手段］ 上記課題を達成するための本発明の、電気的負荷をパ
ルス幅信号により制御する画像処理装置用の電子制御装
置は、 周期に関する第１のパラメータとデユーティ比に関す
る第２のパラメータを格納するメモリと、 前記負荷を制御するパルス制御信号を前記第1,第２の
パラメータに応じて繰り返し発生する発生手段と、 前記メモリ内の第1,第２のパラメータを読み出して前
記発生手段に設定する設定手段とを有する。

しかして、前記発生手段は第１パラメータに対応する
周期で第２パラメータに対応するパルス幅を有するパル
ス制御信号を繰り返し発生する。

［実施例］ 以下添付図面を参照しつつ本発明に係る実施例を詳細
に説明する。

本発明に係る実施例は特に、メカトロニクス制御装置
の電源装置に注目して、これらの制御、電源の発生を特
別な電源用の個別部品を使用しないで、メカトロニクス
制御用のコントローラ（電子制御装置）を使用して各種
の電源の発生し、又はモータ等の電力機器を電力制御す
るためのものである。これは、目的である電源制御等の
ために、可変PWMを生成する場合、従来は最低２つのタ
イマ／カウンタを使用するから、甚だ使用効率が悪くな
つたので、第２図，第３図の構造を有するマイクロコン
トローラを使用して、トータルなメカトロニクスの制御
を能率良く行い、可変PWMにより精度の良い、制御範囲
の広い電源とモータのコントロールを目指すものであ
る。

〈制御コントローラの階層構成〉 まず、第２図，第３図に従つて、かかる制御用のコン
トローラ100の体系から説明する。第２図はコントロー
ラの制御の階層体系を示し、第３図はその回路上の接続
を示す。第２図において、レイヤーａはCPU101で通常の
CPUと何ら変わりがない。ただ通常のものより高速、低
消費電力という特徴があり、近年発達の著しい、HCMOS
（ハイパーフオマンスCMOS）を使用し、16〜30MHzで動
作出来る事が好ましい。レイヤーｂ中には、ユーザに開
放しているマイクロプログラムメモリ103がある。この
マイクロプログラムメモリ103中のプログラムをマイク
ロプログラムコントローラ102が実行する。又、マイク
ロプログラムをユーザが構成し、数ブロツクのインスト
ラクシヨンを１命令で行えるマイクロ命令を構成出来
る。これにより、デジタルコンピユータのネツクであつ
たアナログ処理を容易に行なおうとするものである。

レイヤーＣは、ユーザが使用するメモリでROM104、RA
M105で制御に必要な容量をもつている。

スレーブインターフエース等を含むレイヤーｄはコン
トローラ100の外部とのインタフエースを行うレイヤー
で、それぞれ４つある。１つはマルチプロセツサ可能な
ようにスレイブのコントローラとのインタフエースで、
上位プロセツサとの通信を円滑に行うためのバスのバツ
フアをもつている。より高速な上位プロセツサを接続可
能な様に複数のバツフアをもつている。次の入出力ポー
ト107は通常の意味の入出力ポートを示している。拡張
入出力インタフエース113はマイクロコントローラにオ
ンチツプ化されている。入出力ポート107だけで足りな
い場合、外部に入出力素子を接続するポートで、あたか
も自身のONチツプ化されたポートのように１命令でアク
セスできるところの入出力拡張専用のインタフエースバ
スラインである。μ−LAN106はシリアル入出力の拡張さ
れた定義で、所定のプロトコルを持つている。外部との
通信は、このμ−LAN106を使用すれば、２本又はデイジ
チエーン方式によつて１本のラインでマルチプロセツサ
が構成出来る。

次にレイヤーｅは、各種のインテリジエンシー入出力
（知能化入出力）で、それぞれがCPUの管理のもとに独
立に動作出来るのが特徴である。CPUは各知能化入出力
との入出力をスーパバイザリーするのみで、他のタスク
の処理に専念する事が出来る。これら知能化入出力への
CPUからの命令は全てマクロ命令によつて行う。この事
が、連続的なアナログ量の変化のセンシングとそのフイ
ードバツクをPWMで行う事が可能としている。

本コントローラ100はメカトロニクスに必要な知能化
入出力が全て含まれており、特別な外付部品を（例え
ば、従来のA/Dコンバータ、コンパレータ、PWM発生用LS
I）必要としないように構成されている。ここでいう知
能化入出力とは、第１図の内部構造に見られるように、
それ自体が制御機能をもつており、CPU101と単独に移動
可能なものである。レイヤーｅはそれらの集まりで、本
コントローラ100はこの知能化入力出力に特徴をもつて
いる。

〈知能化入出力〉 知能化入出力について説明する。A/D変換器108は複数
チヤネルあり、応用に応じて変換スピードを変える事が
できる。AD変換終了後は、所定のレジスタへデータをセ
ツトし、その後マクロ命令によつてセツトされたデータ
をCPU101がとりにくる。場合によつては、内部割り込み
を発生してCPU101に知らせる場合もある。このAD変換器
108は後述の実施例では出力電圧をモニタする機能を課
せられている。

ウオツチドツグタイマ116はCPU101の動きを監視する
診断用のタイマで、CPU101が誤動作したり、停止した場
合に異常処理を行うプログラムを指導したり、又は緊急
の場合には電源を遮断する。タイマ／カウンタアレー11
2は８チヤンネルで並列動作する事が可能で、イベント
カウンタ、ワンシヨツト発生、方形波の発生、繰返しパ
ルスの発生等、各モードを初期にCPU101が設定する事に
よつて応用に適用する事ができる。

ゼロクロス検知109は交流信号（例えば100VAC）の変
化を検知して、基準位相信号を発生するものである。電
源において、スイツチング動作による電力変換では、こ
の基準位相信号を同期信号として用いる。

以上が本コントローラ100の概略であるが、次に知能
化入出力の一部でもあり、本実施例の最も特徴的な部分
であるPWM制御111について説明する。

〈PWM制御〉 PWM制御111は全部でｎチヤンネルあり、その夫々がデ
ユーテイ比とさらに周波数を任意に可変できる機能を有
する。従つて、例えば精度の良いスイツチングレギユレ
ータ、パルスモータの駆動に使用する事ができる。これ
らのPWM制御による具体例については後述するが、先ずP
WM制御の基本構成について説明することとする。

本実施例のPWM制御はその可変性に特徴を有するもの
で、特に第２図，第３図のコントローラの構造に基づい
てマイクロプログラムの使用によつて外界の変化量に対
する応答を迅速に行ない、多様化している制御対象のア
ナログ量の変化に対する対応を改善したものである。

第１図に可変PWM制御信号発生装置の内部構成図を示
した。周知のように、PWM制御を電源に応用した場合
に、PWM制御とは位相制御による電力制御であり、狭い
意味ではデユーテイ比を変化させるパルス幅変調制御
（PWM）、広い意味ではパルス幅及び周波数を変調する
瞬時値制御を意味するが、本実施例でのPWM制御は後者
の広い意味での瞬時値制御をも含むものである。

PWM制御は基本的には、そのPWM制御信号のタイミング
によつて決定される。PWM制御信号のタイミングは、周
期Ｔを決めるレジスタCYCRG3,“1"である期間（ON期
間）を設定するレジスタREFRG2、それにクロツクCLKの
分周率を設定するレジスタCLKRG4によつて決定される。
REFBUF5は平行入力バツフアであり、そのLOAD/端子に
“0"が入力されると、REFRG2の内容を再度格納して、そ
の内容が入れ換わる。COUNTER6はキヤリー（Ｃ端子）出
力をもつダウンカウンタで、LOAD/端子に“0"が入力さ
れると初期値をCYCRG3から再入力し、CK端子に入力する
クロツクに従つてカウントダウンする。コンパレータ８
はREFBUF5とCOUNTER6の出力を比較している。コンパレ
ータ８の出力が“1"になるとフリツプフロツプ10をセツ
トし、COUNTER6がキヤリーを出力すると、フリツプフロ
ツプ10をリセツトすると共に、REFBUF5,COUNTER6の初期
値を再設定する。

さてPWM制御信号発生装置の全体動作を説明する。ま
ず、PWM制御信号の周期Ｔは、CYCRG3に数値を入れ、PWM
制御信号の“1"である期間（ON期間という）はREFRG2に
数値を代入して決定する。さらに周波数を決定する要因
としてCLKRG4で、それは原周期のクロツクCLKを分周す
る分周比を決定するレジスタである。CLKRG4の値に基づ
いて、分周器７がCLKを分周する。たとえばコントロー
ラの発信器が16MH_zの場合、1/2,1/4,1/8,1/16の８MH_z,4
MH_z,2MH_z,1MH_z等にそれぞれ分周する事ができる。

REFRG2に入力された値はREFBUF5に送られる。一方、
周期を決定するの値はCOUNTER6に入力され、CLKRG4の値
によつて適宜分周されたクロツクによつてダウンカウン
ト（減算）される。そしてCOUNTER6の値とREFBUF5の値
がコンパレータ８によつて比較され、Ａ＝Ｂになつたと
きPWMフリツプフロツプ10はセツトされ“1"となる。こ
の時、COUNTER6はREFRG2の値と同じ値をもつている。CO
UNTER6の減算はなお進み、(000)_H→(1FF)_Hになつた時
（アンダーフローした時）、キヤリー出力が“1"となり
PWMフリツプフロツプ10はリセツトされて出力は“0"に
なる。同時に、COUNTER6のレジスタにはCYCRG3の値が、
REFBUF5にはREFRG2のレジスタの値がリロードされる。
このように、OFF期間（“0"である期間）はCOUNTER6が
カウントダウンを開始してからREFRG2の内容と同じ値に
なるまでの時間によつて決定され、ON期間はREFRG2と同
じ値を持つたCOUNTER6がカウントダウンして、COUNTER6
のキヤリー出力が“1"になるまでの期間によつて決定さ
れる。即ち、REFRG2がON期間を、CYCRG3が周期Ｔを決定
する。

REFRG2,CYCRG3,CLKRG4の値はCPU101がマイクロ命令に
よつて内部バス１を介して変える事ができるので、いわ
ゆるパルス幅変調制御も、瞬時値制御も可能となる。単
にデユーテイ比を変化させるPWMよりこの様に周期、周
波数も連続して変えられる方式の方が後で述べる応用に
は、きめ細かな制御が期待できる。尚、PWM動作中に、
コントローラ自身がマイクロ命令によりREFRG2、、CLKR
G4の値を書き換えると、現在実行している周期を終了し
てから、REFRG2はREFBUF5に、CYCRG3はCOUNTER6に、CLK
RG4は分周器７にそれぞれリロードするので、途中でPWM
の波形がおかしくなる事はない。PWMフリツプフロツプ1
0の出力は出力ポート11を介して出力される。

以上の回路構成によるPWM制御信号は、PWMの周期を
Ｔ、“0"周期をT_L、“1"期間をT_Hとすると、第４図に示
すタイムチヤートにより、 Ｔ ＝（２・CYCRG＋１）・CLK T_H ＝REFRG・CLK T_L ＝（２・CYCRG＋１−REFRG）・CLKとなる。

ここで、周期Ｔが２倍（＝２×）となるのは、CYCRG3
のビツト数を、REFRG2より１ビツト（即ち、カウント値
が２倍）多くしてあるためである。これは制御の応用の
性格上そうしたものであるが、しかしREFRG2とのビツト
数は同じにしても良い。第１図の構成に従うと、CYCRG3
の値を最大に、ON期間最大となるようにREFRG2を設定し
た場合、そのデユーテイ比は1/2となる。当然、双方の
レジスタのビツト数を同じにすれば100％までデユーテ
イ変化が可能である。これは、本実施例のように周期Ｔ
を決するCYCRG3とON期間を決するREFRG2のクロツク換算
のビツト数に１ビツトの差を設けると、コントローラチ
ツプの設計上、例えばCPU101が８ビツトの場合、回路上
の工夫で容易に達成する事が可能である。従つて、本例
においてはPWMの周期はその可変長は非常に長くとれる
が、ある一定周波数以下では、最大1/2デユーテイ比以
下になる。

第５図はコントローラ100内部におけるレジスタと上
記第１図に示したPWM制御信号発生装置の関係について
示した図である。第５図では、PWMがｎチヤンネルまで
配列可能な構成になつている。図に示してあるPWM₀〜PW
M_nは第１図に示した回路に相当する。レジスタは例えば
RAM105に展開される。電力制御等にコントローラ100を
応用する場合は、その電力制御が開ループ制御であるな
らば、前記レジスタには前もつて計算された一定の値を
格納しておき、そしてある電圧が必要なときは、それに
対応するチヤネルのレジスタ値を読み出して、前述のRE
FRG2,CYCRG3,CLKRG4に設定すればよい。又、閉ループ制
御を行うときは、AD変換器108を動作させて例えば電圧
をモニターして、そのモニタ電圧値に応じたREFRG2,CYC
RG3,CLKRG4を設定するようにする。

〈複写機電源への応用〉 以下に説明する実施例は、上述した可変PWM制御を用
いて主に複写機等で使用される電源システムに関するも
のである。複写機をはじめ、多くのメカトロニクスの機
器には他種類な電源をいくつか使用している。例えば、
一般の機器には、5V、±12V、24Vが大抵必要であり、複
写機に至つては上記電圧に加え、コロナ放電用に高圧電
源5.5KV、6KV、それにAC電源4.5KV、さらに現像部のバ
イアスに正弦波もしくはDC電源を数百Ｖ印加する必要が
ある場合がある。従来、このような電源は単独にそれぞ
れ用意されていたものであり、それにはいくら電源その
ものが小型になつても、かなりのスペースが必要であ
り、コスト高の原因になつていた。

本実施例の電源装置の各電源部分は原理的にはスイツ
チイグ方式であり、上述の可変PWM発生装置を用いれば
精度の高い電源システムを安価にコンパクトに構成する
事ができる。一例として第６図に複写機の電源システム
の構成図を示す。

第６図の説明を行う。コントローラのPWMは第５図の
コントローラの０〜４までの５チヤンネルを使用してい
る。これは先に述べた様に全て可変PWMが使用されてい
る。電圧制御のために必要な電圧モニターのためのA/D
コンバータは０〜２まで３チヤンネル使用している。PW
Mチヤンネルの数と合致していないのは、後で述べる
が、精度を必要としない電圧は開ループで電圧制御する
ために出力電圧のモニターが必要としないからである。

第６図の個々の構成要素について説明する。CGはコン
タクトガラスで、この上に原稿をのせる原稿台である。
FLは光源、この場合蛍光灯を使用している。M₁〜M₃はミ
ラーで、光軸の反射鏡で、M₃は特にハーフミラーになつ
ており、光センサMSによつて原稿の輝度が検出され蛍光
灯FLの高周波点灯装置によつて良質な画質に光強度が一
定に保たれる。Leはズームレンズで、画面の拡大縮小に
用いられる。PCD30は感光体ドラム、PCD30上にM₃より反
射された像が結像される。HV31には帯電用コロナ放電器
用の約5.5KVのDCが高圧電源22から供給される。HV33は
特にトナーを転写するためのコロナ放電器で、高圧電源
22から約6KVが印加される。HV32は除電用のコロナ放電
器で、ACで実行値4.5KV、約１KH_zで印加される。

DEU34は、現像部で感光体上にトナーをふりかけるも
ので、このシリンダにバイアス電源約300V〜1.2KVが画
質の状態に応じて印加される。感光体をつかつていくう
ちに疲労してくると、除電を行つても残留電位が高くな
り、コピー用紙のグランド（白い部分）が汚れてくる。
例えば、PCD30上におかれた静電センサ（図示していな
い）によつて明部（感光体上に光が照射されて電位が乗
つていない所）の電位を計測してバイアス電位と周波数
（200H_z〜３KH_z）を制御する事が可能である。以上複写
システムの概略について説明した。

第６図において、５つの電源を使用している。DC電源
は5V、12V、24Vを生成する。5V電源はコントローラ自身
の電源、それに表示操作部に使用される。本例では、電
池によつてコントローラはバツクアツプされており、通
常装置を使用してないで、メイン（AC系）の電源が断さ
れている時は電池によつて電圧が供給されている。電源
ONによりコントローラに割り込みが入り、可変PWM制御
によるスイツチングが動作してDC5Vが発生すると、電池
からDC電源に切替わつてコントローラに供給される。12
Vはセンサ用の電源、DC24Vはモータ、ソレノイド、クリ
ーナ等、DCアクチユエータ用の電源と、そして他の電源
発生器の電源とに使用される。DC電源はAC100Vをソース
とするスイツチング電源である。5V電源はコントローラ
自体の電源でもあり、最大精度を要求されるため、A/D
コンバータ（チヤネルA/D₀）にフイードバツクされ、細
かく制御される。12V、24Vは出力側よりのフイードバツ
クはしないで全てDC5Vを基準に出力は制御される。従つ
て、12V、24V電源は負荷の状態に関係なく全て5V電源に
依存される。実用上これで問題は生じない。

〈電圧制御〉 第７図にHVのための負荷変動に応じた周期Ｔ及びON時
間の最適値を示す。この制御の為には、割込コントロー
ラ115が一定周期毎にAD変換器108をスタートさせ、フイ
ードバツク電圧を読出して、その読出した電圧と基準電
圧との差に応じた周期,ON時間、更には分周率を前記レ
ジスタから読出して、REFRG2,CYCRG3,CLKRG4に設定すれ
ば、閉ループ制御となる。第８図はこれらの基準値，周
期,ON時間を格納するRAM105の構成を示す。

〈電圧制御の高精度化〉 高圧電源、AC高圧電源、バイアス電源、高周波点灯装
置は全て開ループ制御の24Vを電源としている。即ち、
これを１次電源としてコントローラ100からのPWM制御に
よつて２次出力を得る方式になつている。又、DC24V電
源はAC100V電源をソースとして、5V電源の制御に使われ
るのと同じPWM制御信号で、２次電圧24Vを発生するた
め、24V電源の制御のふらつきが生じ、そのフイードバ
ツクにはデイレーが生じる。そのため、24Vを基にする
前述の次段の電源に影響を与える事になる。

この影響を避けるために、出力側の時定数の組合せＴ
（REFRG2等の設定値）は初段電源程大きくするようにす
る。第６図において、DC24V電源の時定数の組合せをT₀
とすると、高圧電源の出力時定数の組合せT₁とすれば、
T₀＞T₁の関係にしておけば良い。こうすると、後段側の
電源ではよりきめ細かなPWM制御が可能となつて、前記
影響が減殺される。さらにAC高圧電源、バイアス電源、
高周波点灯装置は出力がAC出力であるから入力段に時定
数の組合せを数種類もたせておけばこの影響を受けなく
てすむ。

〈実施例の効果〉 以上述べた複写機に応用された実施例では、電源作動
のスタート／ストツプ、発生信号源をワンチツプ素子の
中で全て行う事、又電源の複合化によるコストダウン、
容積のメリツト、更には制御機能、精度の向上が図れ
る。

即ち、ワンチツプLSIによつて多種の可変PWMを用いて
DC低電圧電源を生成し、かつこれをソースに他の電源、
高圧電源、AC電源、安定化調光用高周波点灯装置等をLS
Iよりの可変PWMによつて生成させるシステムと、その１
次変動を次段の電源の生成に影響を与えないよう、時定
数の組合せの値によつて解決するのと、さらに低電圧電
源出力を電源発生用電源に使用する出力端をモニタして
精度を保つ事により、電源の複合化、制御信号発生の一
体化、信頼性，安定性，機能性の向上、低コスト化が可
能となつた。

以上述べた様にPWM制御によつて生成した安定化DC電
源をソースにDC-DCコンバータによつてPWM制御により、
さらに別電源を生成しようとする場合、２次的な制御誤
差を拡大させないためにも時定数の組合せの差によつて
補償する事が可能である。又、LSI技術の進展によつ
て、より高機能化、低コスト化を追求した場合、本実施
例のコントローラをLSI化して多用途の電源を１度に生
成する応用例が増えてくる。このような場合、本例のよ
うに時定数の組合せを変えて２次的な影響を防ぐ手法
と、さらに高精度を要求される電源にはフイードバツク
を行いA/Dコンバータによつて電源をモニタして閉ルー
プ制御をすればよい。さらにA/Dの入力ポートに余裕が
あるならば、第７図に示すように電源発生用DC24V電源
をモニタして、その変化の度合に応じて可変PWM値を、
その負荷変動に対応して補償するパラメータをマクロ命
令によつて用意しておけばよい。

その他、操作部に画質を制御するスイツチをおいて、
バイアス値、バイアス周波数を変えて、ユーザ好みの画
質（硬調、柔調）が得られるようにする。これらは可変
PWMによつて容易に達成可能である。

〈その他のPWM制御〉 第10図の実施例は、第６図の実施例に更にパルスモー
タ40等をもPWM制御により行おうとするものである。図
中、パルスモータ制御装置43については、位相変換（シ
リーズ→パラレル）用の論理回路と駆動用パワーデバイ
スとが、サーボモータ制御装置についてはモータ駆動用
パワーデバイス等が、コントローラ100の外に必要にな
る。さらにサイン波発生装置45はPWM₄の出力周波数に応
じてその出力周波数を、デユーテイ比に応じて出力値
（実行値）を変化できることを利用して、例えば複写機
の現像部のバイアス値を変化させて、画質及び濃度をユ
ーザの好みに応じて変えることができる。このサイン波
発生装置45は第６図のAC電源23,バイアス電源24に相当
する。

第10図に示した応用例は、フイードバツクとして、A/
Dコンバータとイベントカウンタ（動図では、COUNT入
力）を用いている。これから変化値を早くとらえて目標
値にフイードバツクを行うが、これらはマクロ命令によ
つて迅速に行うことができる。

第11図はモータの応用例におけるタイムチヤートを示
したもので、第11図（ａ）はパルスモータ40のタイムチ
ヤートで、a₀点より初速度０で立上げ、リニアにa₁点ま
で加速していく。次に減速しながら、a₂で速度０にまで
リニアに落としていく。この様なリニアリテイの良好な
る制御を行うにはどうにも高範囲な可変PWMが必要であ
る。パルスモータ40は入力されるパルスの周波数に応じ
て速度が変化するが、これは第１図の構成図において、
周期を設定するCYCRG3とクロツクの分周比を設定するCL
KRG4を上手に組合わせる事によつてリニアリテイの良好
なるパルスモータ40のコントロールを行うことができ
る。

そこで、第11図（ａ）の速度特性に略比例した周波数
特性を得るようなCYCRG3,CLKRG4の設定を行うのであ
る。単に、CYCRG3のみの設定では高範囲の制御は困難で
あるかもしれないからである。

第11図（ｂ）はサーボモータ41の速度制御の例で同様
にa₀からa₁までは立上げ、a₁,a₂は等速運動、a₂,a₃間は
逆回転走行、a₃,a₄間は等速運動a₄,a₀間は急速に正回転
に戻して、スタート位置a₀′に戻るチヤートを示してい
る。これらも、速度制御するためにON期間を決定するRE
FRG2を設定し、応答特性をすばやくするにはCYCRG3,CLK
RG4の組合せによる制御が効果を発揮する。

第12図はマクロ命令を用いた本システムの簡単なフロ
ー図の一例を示した。フイードバツク値（A/D変換、エ
ンコーダ42からのパルス）を参照してマクロ命令を呼び
出して実行していくフロー図であるが、このマクロ命令
は何種類か作つておき、例えば第11図（ａ）における
a₀,a₁間をマクロＩ、a₁,a₂間をマクロII、又立上げのta
nθの高いもの、低いものをいくつか用意して、パルス
モータ40用のマクロをいくつか用意しておけば良い。急
速に立上げたり、急速に立下げ、あるいはなだらかなカ
ーブでこのような動作を行うことも先に述べたレジスタ
のパラメータを使用して行うことができる。

第13図は上記実施例のPWM制御部分を独立のICチツプ
として、CPU101と切り離した構造にした変形例である。
特に、多数のチヤネルを必要とする場合に有効である。

〈実施例の効果〉 以上説明したように上記実施例は、ON期間、周期、そ
れにクロツクの分周比をパラメータに、これらを制御す
るマイクロプログラムによるマクロ命令を構成して、可
変PWMを広範囲に精度良く、各種のメカトロニクスの応
用に適用するものである。

〈従来例との比較〉 第14図は比較的最近発表されている従来のワンチツプ
コントローラのレイヤーを示す。同図に示した構成要素
だけで、ほぼ通常のメカトロニクスの制御はこなす事が
できるが、問題点として、 ：処理タスクが多くなる程、さらに高速性を要求され
るものは、コントローラ１個では対応出来ない。即ち、
従来のコントローラはホストコンピユータに対する依存
性が強く、種々のI/O制御（A/D変換、PLL、PWM等）が独
立して動作するには制約が多い。

一方、本実施例のコントローラ100では独自の制御及
び体系化された制御をもつために、ホストコンピユータ
に対する依存性が少ない。

：特に、PWMの生成、ワンシヨツトパルスの発生には
カウンタを使用することが多く、これらを同時に動作す
ると、第14図のタイマ／カウンタ制御の使用に制約が出
てくる。さらにA/D変換などの使用によつて、頻繁にCPU
に割り込みが入り、他のタスクの実行の妨げになる。従
つて、従来では複数のワンチツプコントローラを用いて
いたが、複数のコントローラを使用すると、コントロー
ラ相互間の情報交換のプロトコルのソフトウエアが複雑
になり、ソフトウエアの負担が重すぎる。さらにメカト
ロニクスの制御が性質上、カウンタ／タイマを使用する
応用が多い。

例えばあるシーケンスサイクル中にソレノイドを所定
時間、間欠動作させたいとか、モータを所定時間回転さ
せる、クラツチを動作させるという、種々のアクチユエ
ータを並列動作させる場合などである。この様な時、タ
イマを複数チヤンネル動作させて、これらの要求に答え
ている。又、シーケンシヤルな動作に欠かせないのは、
タイミング制御がある。これらは外部（コントローラの
外）よりパルスを入力させ、カウンタでカウントしてシ
ーケンスを進めて行く。このシーケンスのタイミングパ
ルスは１つでなく、応用によつては２つ以上の場合もあ
る。メカトロニクスの制御は動きを伴うから、複数個の
モータを同時に制御する場合も多い。この様な場合位置
情報として、モータからのエンコーダパルスをコントロ
ーラに入力してカウントして、位置の制御を行う。従つ
て、タイマ／カウンタを同時に並列に使用する例が多
い。

ところが第14図のような構造だと、PWM、それにサー
ボモータ用のPLLの基準パルスの生成にタイマを使用す
るから、タイマ／カウンタの実際の使用出来るチヤネル
はどうしても少なくなる。

一方、本実施例のコントローラでは、PWM制御の独自
性故、タイマ／カウンタへの負荷は比較的少なくなる。

［発明の効果］ 以上説明したように本発明の画像処理装置用の電子制
御装置によれば、制御対象の入出力装置を、精度良く、
体系的に、かつ拡張性を兼ね備えつつ、制御することが
できる。

【図面の簡単な説明】

第１図は本発明に係る実施例のPWM制御部分の回路ブロ
ツク図、 第２図は実施例のコントローラの階層構成図、 第３図は実施例のコントローラLSIの回路図、 第４図はPWM制御信号のタイミングチヤート、 第５図はPWM制御をプログラム制御するための構成を説
明する図、 第６図は複写機への応用例の構成図、 第７図は実施例におけるON時間と周期等の関係を示す
図、 第８図はPWM制御するための周期等のパラメータをRAMに
格納したときの構成図、 第９図はより精度良く電圧制御するための変形例を説明
する図、 第10図は他の実施例のブロツク図、 第11図（ａ），（ｂ）は他の実施例における速度制御を
PWM制御を用いて行うときの説明図、 第12図はその制御フローチヤート、 第13図はさらに他の変形例の構成図、 第14図は従来例の階層構成図である。 図中、１……内部バス、２……REFRGレジスタ、３……C
YCRGレジスタ、４……CLKRGレジスタ、５……REFBUF、
６……COUNTER、７……分周器、８……フリツプフロツ
プ、９……インバータである。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】電気的負荷をパルス幅信号により制御する
   画像処理装置用の電子制御装置において、 周期に関する第１のパラメータとデユーティ比に関する
   第２のパラメータを格納するメモリと、 前記負荷を制御するパルス制御信号を前記第1,第２のパ
   ラメータに応じて繰り返し発生する発生手段と、 前記メモリ内の第1,第２のパラメータを読み出して前記
   発生手段に設定する設定手段とを有し、 前記発生手段は第１パラメータに対応する周期で第２パ
   ラメータに対応するパルス幅を有するパルス制御信号を
   繰り返し発生することを特徴とする画像処理装置用の電
   子制御装置。