JP2525390B2

JP2525390B2 - 像形成制御装置

Info

Publication number: JP2525390B2
Application number: JP62026718A
Authority: JP
Inventors: 昌雄保坂; 久酒巻
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1987-02-06
Filing date: 1987-02-06
Publication date: 1996-08-21
Anticipated expiration: 2011-08-21
Also published as: JPS63193234A

Description

【発明の詳細な説明】〔技術分野〕本発明は複写機、ファクシミリ、ワープロ等の像形成
装置を制御する像形成制御装置に関する。

〔発明の背景〕

マイクロコンピユータの機器への応用が一般化した現
在、機器の性能の向上は顕著である。この傾向はさらに
増大して行くものと思われる。これは、半導体技術とこ
れらのチツプの低コスト化にある。製品の機能の向上と
伴にマイクロコンピユータの使用個数も多くなり、その
ソフトウエアのプログラム容量も年々飛躍的に増大して
いる。そして製品の開発工数はソフトウエアが大部分を
占めるに至っている。製品の開発期間はまさにソフトウ
エアによって圧迫されているのが現状である。まさにソ
フトウエアクライシスと言われるゆえんがここにある。
チツプそのものの価格はきわめて低価格であるから付加
価値を向上させるためにどんどん使用個数を増やして行
く傾向にある。ハードウエアは極めてシンプルになり、
機能はどんどん向上して行くが、ハードにソフトが追い
つかない。さらに設計変更を行おうとするとプログラム
の根本から全て変えなくてはならない。コンピユータシ
ーケンスとは外から見るときわめてフレキシビリテイに
富んだ装置をユーザに提供してくれるが、それを設計す
るのは困難である。そこでリアルタイムOSが市販され、
これを使用して、システムを構成する例も増えている。
しかし大がかりな装置は別にして、スタンドアローンの
OA機器は市販のリアルタイムOSを使用する程装置も大き
くないし、これらはプログラム容量的にも不能率であ
る。そこで、従来のマイコンアーキテクチヤーを根本か
ら見直し、タスクの並列処理と、リアルタイム処理可能
なアーキテクチヤーを提案し、並列処理を管理するため
のコアのCPUに簡単なOS（シリコンOS）を付加すれば、
プログラムの構成、変更も容易になり、かつ一度作った
プログラムを再度使用出来、このようなソフトウエア資
源のリサイクルが可能になる。製品の商品寿命は年々短
くなり、開発期間の余裕が十分でない、従来一度作った
ソフトウエア（アプリケーシヨンプログラム）は次の開
発機種には全く使われていなかった。それは、従来のマ
イクロコンピユーターのアーキテクチヤーが、その様な
構造になっていたからである。ソフトウエアの再利用に
関してはシリコンOSを提案し各種のタスクの管理手段に
付、すでに特開昭59−221748号「像形成装置」、同じく
特開昭59−221749号「像形成装置」に開示してある。

第８図に複写機等のメカトロニクスを主体とした制御
装置の従来のコントロールシステムのハード構成を示
す。図において、MC₁−MC₄の４ケのワンチツプマイコン
による構成で、マイコンは８ビツトの日本電気製μ−CO
M87ADが良く使用されている。各種のI/Oを始め、4Kバイ
トのROM,128バイトのRAMがオンチツプされている。コス
トパフオーマンスがいいので、このチツプを使用する傾
向が強い。

MC₁〜MC₄は機器の内部のコントロールを行い、シリア
ルI/O（SI/O）は外部にも拡張されており、外部に機器
を増設する場合このバスラインを介して機器と通信する
事が出来る。複写機で例えるなら、本体以外にオプシヨ
ンで付属するソーター，コレーター,ADF（自動原稿送り
機），料金カウンター等がこれに当る。図における構成
においてMC₁はホストプロセツサで機器のシーケンスコ
ントロールを主に行う。これはタイミングパルスをMC₁
のカウンターに入力してこれを順次読みとって、ROMに
書かれた数値と比較しながらシーケンスを進めて行く。
シーケンスのコントロールに必要なソレノイド，クラツ
チ，モーター等のアクチエーターをセツト，リセツトし
て行く。又センサー検出スイツチ等の信号も入力され、
順序動作を行う。

MC₂は主にパルスモーター，サーボモーターの制御を
行う複写機の場合パルスモーターは２〜３ケ使用する場
合があるが、レンズ移動，紙の給紙，原稿台移動等に適
用し、サーボモーターは感光体ドラム、光学的スキヤナ
ーに使用される。MC₃はアナログ入出力のコントロール
を行うプロセツサで、温度，光量，湿度，表面電位がこ
れに当る。さらに機器全体の診断も行う。これらの信号
入力はアナログで入力されるためチツプ上にあるA/Dコ
ンバーターでデイジタル入力される。

MC₄は操作表示部のコントロールを主に行うもので、
表示素子の制御,LED,LCD,ケイ光表示管の点灯制御を行
う。さらにキースイツチからの入力を制御する。

このようなマルチプロセツサシステムはワンチツプマ
イコンを使用した時コストパフオーマンスが高いのが特
徴であるが、チツプ相互間のプロトコル、通信用ソフト
ウエアが複雑になるのが欠点である。それにこれらオン
チツプ化されているSI/Oはスピードが必ずしも早くない
ためアイドリングタイムが多いためマイコン相互の連絡
がうまく行かない場合がある。何故ならば、各チツプの
SI/Oはホストのマイコンより指定されたスレイブのマイ
コンにデーターを送ろうとした場合スレイブのマイコン
にパルス列が送られると、スレイブのマイコンは割り込
みがかかり、現在実行している仕事を中止して、自分へ
の指令か否かの判定のデコードを行う。

例えば第８図のシステム図でMC₂のサーボモーターを
制御して位置の制御を行うためにエンコーダパルスのカ
ウントを行っている際、MC₁のホストより何らかの指令
が送られてくると位置制御のためのカウンターのデータ
ーの比較照合作業を一時中断してしまうから精度を要求
される制御には第８図の様なシステムは向かない。要求
に答えるためにはサーボ制御装置そのものを独立した装
置にしなければ要求に答える事は出来ない。近年メカト
ロニクスの機能の向上は著しく、年々精度も向上してい
る。複写機の例をとってみてもシーケンスを進めるタイ
ミングクロツクの他に光学系のスキヤナー制御用タイミ
ングパルス，ズームレンズ移動用の位置制御用のクロツ
クパルス，その他にフルカラー複写機の様に紙を精度良
く送るため、４回Y,M,C,Bに色分解した画像を同一の転
写紙に転写するため紙送り精度が要求されるパルスモー
ターの制御等がある。従来の第８図のようなシステム構
成だとこれらのモーターの駆動制御は別の専用ユニツト
をおかねばならない。複写機を始め、これらOA機器が軽
薄短小化している現在容積上，コスト上，ワンチツプの
シリコン上に納めた方が効率が良い。

〔目的〕

本発明は上述の如き点に鑑みなされたもので、画像形
成過程におけるタイミング及び制御対象となるプロセス
手段に応じて最適な制御を行うことが可能な像形成制御
装置の提供を目的としている。

さらに詳細にいえば、主制御部と（実施例ではCP
U）、主制御部の管理の下で順次並列処理を実行する複
数の副制御部（同コープロセッサCOP1−ｎ）を用いて画
像形成のための第１、第２のプロセス手段（同メインモ
ータM1、紙搬送モータM2）を制御する像形成制御装置に
おいて、前記複数の副制御部の第１の副制御部（同COP
1）は前記第１のプロセス手段（同メインモータM1）
を、第２の副制御部（同COP2）は第２のプロセス手段
（同紙搬送モータM2）を制御し、第１、第２の副制御部
は所定の頻度で繰り返し時分割に制御を実行し（同第16
図（ａ）STEP−162ノーマルモード）、像形成の進行に
伴い第２のプロセス手段の制御精度の変化（同図STEP−
163レジスト制御開始）に応答して、前記第２の副制御
部の制御を実行する頻度を前記第１の副制御部の制御を
実行する頻度に対して変化させる（同図STEP−164ファ
ーストスキャンモード）ことを特徴とする像形成制御装
置の提供を目的としている。

〔実施例〕

第１図に本実施例の制御装置（以下コントローラ）の
概念図を示している。

頂点にCPU（主制御部）がある。これは全体を総括す
る管理用のCPUで、特に通常はアプリケーシヨンとして
のタスクの実行は行わない。主な仕事はコープロセツサ
（副制御部、以下COPという）の管理,OS（モニター）の
実行管理を行う。又求めに応じてCOPでは出来ないよう
な処理速度の速い演算とかCOPが処理で多忙な時、その
処理を助けるために実行の手助けを行う。レイヤーの２
番目はCOP群である。これはCOP複数チヤンネルのレイヤ
ーで、複写機の例をとると10チヤンネル用意してある。
このCOP群は、CPUの管理のもとに所定のタスクの実行を
行う。タスクに対してCOPmは対応させて固定させておい
ても良いが、CPUの管理のもとに次々に発生するタスク
にフレキシビリテイに対応させても良い。

レイヤー３は、CPU,COP及び外部I/Oメモリとの連絡用
のRAMとバスである。Ｓバスは通常のシステムバスで通
常のマイクロプロセツサにあるようにメモリ,I/O用のア
ドレスデータバスラインである。ＩバスはCPUと直接接
続されてICE（エミシユレータ）用の特別なバスであ
る。I/OバスのＯバスは後で述べるが、I/Oポート拡張用
の専用バスで、これはCPUに管理されたCOPが特定のレジ
スターと専用にインタフエースする事が出来る。μ−LA
Nは一定のプロトコルでデーターのやりとりを行うシリ
アル通信ラインである。DPRAM（デユアルポートRAM）は
主にCPUとCOPとのデーターの交換用に用いられる。COP
は緊急の場合、CPUに割り込みをかけて呼び出し、デー
ターを取りにこさせても良いが、プログラム（OS）によ
って定期的にRAM領域をサーチしてデーターのチエツク
を行っても良い。RAMは通常のスクラツチバドメモリ
で、COP,CPUともアクセス可能である。レイヤー４は、
メカトロニクス制御に必要な周辺I/O装置で、PWM（パル
ス巾変調）,ADコンバーター、PCはサーボモーター用フ
エイズコンパレーターで、プログラマブルな周波数のPL
Lに対応出来、可変速度のPLL制御のDCモーターなどに使
用する事が出来る。このフエイズコンパレータのリフア
レンス信号は、内部の16ビツト・タイマ／カウンタから
供給させる。

それに16ビツトのタイマ／カウンタアレー、それは先
きに述べたPLLリフアレンス信号の発生，方形波の発
生，ワンシヨツトパルスの発生，外部パルス入力のカウ
ンターがある。外部トリガー入力はゼロクロスパルスの
デテクター，外部パルス入力によるカウンターのスター
ト,A/D変換器のスタートがある。このレイヤー４の周辺
I/O装置はCOPと組み合せて有機的にメカトロニクスの制
御を行う事が出来る。第２図はCOPとタスクの関係を示
した図でシリコンOSのもとにCOP群によってタスク１〜n
mの制御を行う図を示した。第２図に示す様にタスクと
特定のCOPとの対応はなくCPUの構成のもとにCOPがフレ
キシブルに対応する。第３図はコントローラのブロツク
構成図を示し、外部との関係を示した。図においてIBUS
はCPUより直接接続されたICE（インサーキツトエミユレ
ーター）用の専用バスで、システムのデバツク時に用い
られる。CPUはシリコンモニターとしてのOSに特化した
仕事を主に行うから、ACC（アキユームレータ）、各レ
ジスターの内容をリアルタイムでIBUSを通して外部にハ
キ出す事が可能である。本システムにおいて実際のタス
クはCOPが行うからCPUはOSの仕事だけでは十分な余裕を
もっているから従来のICEと異なりリアルタイムのエミ
ユレーシヨンが可能である。

Ｓバスは従来のシステムバスと何ら変わりがないがCP
Uの他にCOPもアクセス出来る所に特徴がある。CPUとCOP
は見かけ上全く独立して動作を行う別個のCPUである
が、実際にはバスをタイムシエアリングによって用い
る。その関係を第４図に示す。バスをCPUとCOPが交互に
使うタイムチヤートの模式を示してある。実際にはCPU
の空きサイクルにCOPのサイクルを入れてしまうわけ
で、従ってCOPはその命令はCPUに比し、比較的単純な命
令群を揃えてある。先きにも述べた様に、複雑な演算
（乗除算）を伴う命令はCPUに実行されるのはこの意味
が含まれている。第５図はCOP10チヤンネルの実行順序
を示したもので、順にバスを使用する様式を示した。CO
PはCPUに比しこのように交互にバスをシエアして行くか
らCOPの数を増やす程、その実行速度はおそくなる。従
って速い実行速度を必要とする時には、そのタスクの処
理の時だけ例えばCOP0と１の２チヤンネルのみを使用し
て、差しつかえない時間だけあとのCOPは休止しておけ
ば良い。どのCOPを動作させるかはCPUが管理して、その
外部の負荷の処理状態に応じて駆動をかけて行けば良
い。第３図のブロツク図に戻って説明する。OBUSはI/O
の拡張素子専用のバスで、COPと直接接続されている。
従ってタスクの編制に応じてCOPは独自にI/O素子を動作
させる事が出来る。COPに入力されているPCLKnは例えば
チヤンネルのクロツクが入力され、これはCOPにそれぞ
れ付属しているカウンターに入力される。このパルスを
カウントしてシーケンスのタイミング、外部装置のコン
トロールに使用される。μ−LANはシリアルラインでこ
れは一定のプロトコルをシステムで決定し、例えば、CO
Pのどれかを割り当て、この管理を行えば良い。ボーレ
ートジエネレータは16ビツトのタイマーがあり、このタ
イマーレジスタの値を設定する事によって種々のボーレ
ートを生成する事が出来る。これらのボーレート生成の
管理は特定のCOPが行えば良い。

INT0〜２は３チヤンネルの外部制御割り込みかCPUに
接続されている。これらはプライオリテイがあり０→２
に従って高くなっている。

μ−LANに接続されているMCU0,1は他のマイクロコン
トローラで、シリアルI/Oで同期をとっている。

第６図はコントローラ内部のメモリマツプでCPUとコ
ープロセツサCOP0〜ｎチヤンネルとのアドレスの関係を
示している。この関係について説明する。

各COPは、CPUと同様に独立したプロセツサ群で、それ
ぞれチヤンネルごとの「ローカルスペース」とそれに共
通の「グローバルスペース」をもっている。グローバル
スペースとは、COPがアクセス出来る全アドレススペー
スのことであり、ローカル・スペース、外部I/Oも含ま
れる。ローカルスペースには、各COPのプログラム・カ
ウンタ、各種フラグ、16ビツト・カウンタなどが割り当
てられている。第６図にその関係を示してある。ローカ
ル・スペースには、内部RAMに割り当てられており、ロ
ーカルスペース以外のグローバル・スペースには、オン
チツプのペリフエラルのレジスタ類,RAM及び外部I/Oス
ペースが割り当てられている。外部I/Oスペースは、物
理的に外部拡張ポートバスに接続されており、ここをア
クセスすると、外部I/Oポートに接続されたI/Oとのデー
タアクセスが出来る。CPUも「ウインド」（第７図参
照）を通してここをアクセスする事が出来る。

アクセス可能範囲は、COPからは、自分自身のローカ
ルスペース及びグローバルスペースにアクセス出来、CP
Uは全チヤンネルのローカルスペース及びグローバル・
スペースにアクセスできる。

CPU/COPから見たCOPのメモリースペース及びアドレス
を第６図に示してある。CPU,COPともいづれのスペース
にもアクセス出来るのが特徴であり、ローカルスペース
は各COP専有のスペースである。I/Oエキスパンダのスペ
ースはCPUウインドというレジスタを通してアクセスす
るが、COPは直接ここにアクセス出来、I/Oへの入出力は
ここへのリード，ライト命令で済ます事が出来る。

第７図はCPUとCOPのコミユニケーシヨンの関係を示す
図である。DPRAM（デユアルポートRAM）上に割り付けら
れた内部データRAMとCOPからCPUへはその他に割り込み
によって行う事が出来る。I/Oエキスパンダに関しては
先きにも述べたようにCPUはウインドというレジスター
を介してアクセスする事が可能で、COPは直接アクセス
する事が出来る。その他に第６図に示したメモリマツプ
中にあるグローバルスペース中のレジスタを監視する事
によってCOPの動きを知る事が出来る。又COPはCOPのプ
ログラムに従ってCPUに割り込みを要求し、状態の変化
をCPUに知らせる。ここでの特徴は、CPUもCOPも独立し
た別個のプロセツサであり、互いに非同期に動作し、同
一のメモリにアクセス出来る点である。メモリ共有型マ
ルチプロセツサシステムで問題になる同一番地へ両プロ
セツサが同時にデーターを書き込む可能性があることを
示しているが、第４図、第６図で説明したようにハード
ウエアにおいてこのような衝突は回避している。

以上説明したような新しい提案のリアルタイムマルチ
タスク処理用プロセツサを用いて機器の制御方式につい
て以下説明を行う。

第９図にCOPの動作説明図を示す。（ａ）はプログラ
ムメモリ、（ｂ）がコントローラである。（ｃ）は外部
I/Oポート。（ｂ）のはメモリポートで、外部のROM、
RAMとインタフエースを行うシステムバスポートであ
る。はシステムバス、はCOP（コープロセツサ）ｎ
チヤネル、はCOPと接続されたI/Oポートバス、ウイ
ンドと称すレジスタでI/Oポートのアクセスの際このレ
ジスタを介して行う。COP及びCPU双方からアクセスする
事が出来る。はCPU、は内部RAMレジスタ郡である。
はCPUに対する外部割り込み、は外部クロツクポー
トでCOPのタイマ／カウンタをインクリメントして行
く。COPの各チヤンネルはPPCLK1〜３を選んでカウント
入力する事が出来る。複数のタイミングパルスを割り当
てられたCOP群によって同時にカウント出来る事は複雑
なメカトロニクスのシーケンスコントロールに非常に有
利である事は言うまでもない。

従来タイミングに依存したメカミズムの制御は、タイ
マ割り込みによるプログラム制御または専用の制御回路
（第８図に示すようなスレーブのマイクロコントロー
ラ）が使用されて来た。しかし既存のマイクロコントロ
ーラでは、比較的高速で複雑な制御と制御方式の変更に
対する柔軟性を両立させる事は困難であった。COPは独
自のプログラムに従い、CPUと並行して命令を実行する
ため、高いコストパフオーマンスを持つ事が出来る。第
９図にもとづいてCOPの動作について説明しよう。

（１）CPUがプログラムに従い、内部RAM内の各COPロー
カル・スペース及びレジスタ内のPPST（COPステータス
コントロールレジスタ）PPSCN（COPのスキヤンレジス
タ）レジスタの初期設定した後起動をかける。ローカル
スペースは各COPがそれぞれ持っている８バイトの領域
で、COPのプログラムカウンタ，各種フラグ,16ビツトカ
ウンタ・レジスタ／汎用レジスタなどが割り当てられて
いる。PPST及びPPSCNレジスタは、CPUがCOPを制御する
ためのレジスタであり、全チヤンネルのCOPの実行／停
止、スキヤン方法の指定などに使われる。

COPは、COPアドレス・スペース全体を、CPUは全チヤ
ンネルのローカル・スペース、グローカル・スペース及
び内部RAM内の全レジスタにアクセス可能である。

パワーON時に、COPのチヤネル０からスタートさせる
時には、PPSCNの所定ビツトに１をたてた後、PPSTの所
定ビツトに１をたてる。

（２）起動がかけられたCOPは、割り当てられた時間
に、初期設定されたプログラム・カウンタ（PC）が示す
外部ROMのアドレスから命令をフエツチし、CPUと並行し
て命令を実行する。COPは、COPアドレス・スペースのビ
ツト／バイト演算、イミデイエイト演算、ジヤンプ演算
及び外部I/Oポートに接続されたI/Oのアクセスを行う。
COPは、指定されたチヤネル数／スキヤン方法で順次実
行して行く。もし途中でチヤネルのスキヤンを止めて、
チヤネル０から再スタートさせる場合には、プログラム
でPPST及びPPSCNレジスタの所定ビツトを０→１の順に
セツトする。

（３）COPはプログラム終て後にローカル・スペース内
の所定ビツト（CINT）がセツトされると、PPSTレジスタ
内のPINTビツト＝０ならば、ハードウエアによりPINTビ
ツトがセツトされ、CPUへ割り込みが要求される。これ
によってCPUはタスクのスイツチングを行う。

COPはCPUと独立して独自の命令セツトをもっている。
これらはすべて２バイト命令である。ビツトオペレー
シヨン命令、イミデイエイトオペレーシヨン、バイ
トオペレーシヨン、ジヤンプオペレーシヨンの命令に
大別される。

又COPは、以下の合計６つのアドレツシング・モード
をもっている。

（１）直接ビツト・アドレツシング（２）直接バイト・アドレツシング（３）インデツクス・ビツト・アドレツシング（４）インデツクス・バイト・アドレツシング（５）イミデイエイト・アドレツシング（６）相対・アドレツシング次に本件の特徴とするCOPのタイミングコントロール
の動作について述べよう。

外部カウンタ入力は３つあり（PPCLK1〜３）、各COP
はそれらをカウンタ入力として選択出来る。クロツク入
力は割り込み（CPUに対する）入力と同様に立ち下りト
リガーで検出される。各COPはPPCLK1−３をクロツク入
力として任意に選択出来る。第10図に外部カウンターの
入力モードについて示した。COP0〜ｎチネンネルまで３
つのPPCLKを任意に選択出来る模式図を示してある。従
って同時に３つのタイミングクロツクパルスを本コント
ローラはカウントする事が出来る。

第11図はアナログ複写機への応用例を示すもので、モ
ーターM₁〜M₃はサーボモーター、PMはパルスモーターで
ある。

は複写機の画像を形成する感光ドラム、は転写物
を収納するカセツト、は給紙ローラ、は感光体上に
作像された像を転写紙に写すタイミングを決定するレジ
ストローラ、は転写紙上のトナーを融着させるための
定着ローラ、は搬送紙送りローラ、は縮小拡大を行
うためのズームレンズ、は露光用ランプ、は第１ミ
ラー、は第２ミラー、は第３ミラー、は第４ミラ
ー、はコピーをストツクする排紙台である。

以上複写機の光学系駆動と紙送り駆動の要素のみを図
にした。モーターM₁はドラムの回転を制御するモーター
M₁と直結したエンコーダーEn1はクロツクPPCLK1に入力
される。M₂はレジスタ合せ、紙搬送用のモーターで特に
感光体上に形成された画像を転写紙に転写する時画先
合せに精度を必要とし、精密な速度制御が要求される。
M₃は光学スキヤナーの駆動制御を行うサーボモータ、PM
はユーザが設定した倍率にズームレンズを移動させるた
めのパルスモーター、これはオープンループで、移動量
の位置の制御のみを行うものであるからPPCLKへのエン
コーダからのパルスのフイードバツクはない。

第12図は第11図のコントロールブロツク図で、M₁〜M₃
は速度と位置の制御を行うためサーボモータを使用して
いる。出力はPWM（パルス巾変調）によって速度制御を
行う。ズームレンズ移動用のPM（パルスモーター）は位
置のみの制御であるからオープンループ制御で、所定の
固定PWMを生成して出力する。U₁〜U₄はドライバー、l1
〜l₃はエンコーダ、P₁〜P₃はエンコーダパルスを生成す
るフオトセンサー、U₅〜U₇は波形整形用のシユミツトト
リガーバツフアである。第12図にあげた複写機の応用例
のブロツクは、３つのパルスをシーケンスのタイミング
のコントロールに（PPCLK₁）、紙送りの精度の高い制御
に（PPCLK₂）、光学系の走査制御用（PPCLK₃）に用いて
いる。

先きにも説明したように各COPは独立したプロセツサ
であり、それぞれチヤネルごとに“ローカルスペース",
共通の“グローパルスペース”をもっている。カウンタ
ーはローカルスペースにありPPCLK1〜３をレジスターに
よって選定して、各COPがそれぞれの応用によって用い
る事が出来る。従来ワンチツプマイコンには14チヤネル
もしくは複数チヤネルのイベントカウンターが内蔵され
ている。CPUは１ケであるから、プログラムによってあ
るステツプに到達した時、ROM中のデーターとイベント
カウンターを比較、照合してアクテイブな動作を決定し
ていた。即ちシーケンスのタイミング制御を行う例をと
ると、一旦何らかの動作を行っている際に中断して、こ
の比較照合を行わなければならなかった。従ってより確
度の高い制御を行う場合、単機能にして、その制御（タ
スク）に専念させるか、あるいは専用のハードロジツク
を外部に設ける必要があった。近年、ワンチツプマイコ
ンが安価に入手出来るから、マルチプロセツサ制御にし
て対応して来た。しかしマイコン相互間の通信プロトコ
ルソフトが大きくなり、当然オーバーヘツドが多くな
り、限界が生じて来た事は前にも述べたとうりである。

本提案のコントローラは、CPUとCOPが独立したプロセ
ツサであり非同期に相互が動作するのとCPUにはイベン
トカウンター及び割り込み機能があり、それとは別にCO
P専用に３チヤンネルのパルス入力源をもち、各COPがそ
のローカルスペース上に任意にパルス入力源（PPCLK1〜
３）を選定して応用に応じて使用出来る事である。さら
にこのCOPのローカルスペース上のカウンターは当然プ
ログラムが介在するが、デユアルポートRAMを介してCPU
が読む事が出来る。

第11図の応用例にもどろう。複写機のタイミングは、
コピー動作に入ると、感光体ドラム、紙搬送ローラの様
に常時回転しているものと、光学系走査（又は原稿台移
動）のように所定のタイミングの時だけ動作するものが
ある。第13図は比較的普及機の複写機のタイムチヤート
を示したものである。この中でもドラムの回転、紙搬送
装置は比較的精度の低い制御、しかし、画質を決定する
光学系（原稿台移動）走査、紙搬送時のレジスト（ドラ
ムの画像と紙との画先合せ）制御にはより高い制御が必
要になる。複数のタスクの制御を行うCOP群は第５図に
示すようにバスを共有しているから、ノーマルな制御で
は特定のCOPのスピードを上げる事は出来ない。

しかし例えば、光学系走査のタイミングに入った時、
第11図においてモータM₃のサーボ制御を精度を高くして
行う必要がある。精度を上げる事は、高速なパルスを読
む必要があるからCOPのスキヤンを変えてモータM₃のサ
ーボ制御を実行するCOPを高速にする。例えば光学系モ
ーターM₃のタスク制御をCOP₂が行っていた場合、ノーマ
ルモードでは第14図（ａ）で第14図（ｂ）のようなCOP₀
をフアーストスキヤンモードにすれば特定のコープロセ
ツサを高速制御する事が出来る。第14図（ａ）に比べ第
14図（ｂ）ではCOP₀は２倍の速さで処理する事が出来
る。しかしそのために他のCOPはその分遅くなるのは止
むを得ない。常時このようなモードにするのでなく、特
定のタスクを高速で制御するとか、先きに述べたような
カウンターの分解能を使用上向上させたい場合に有効で
ある。PPCLK自体の分解能は１μsecとしても全COPがス
キヤンするのに20μsec用すれば、その分解能は20μsec
になってしまう。従って第14図（ｂ）のようにフアース
トスキヤンモードを用いれば２倍の分解能が得られ、さ
らにリミツター（実行するCOPを制限する）をかければ
さらに高速になる。例えば、COPφだけ実行させれば、C
OP1ケの実行時間だけの処理速度になり、より分解能は
向上する。

複数にパルス入力源を多用途に用いるため本提案はこ
のようにCOPのフアーストスキヤンモード、リミツター
をかけてタスクの機能に応じて処理する所に特徴があ
る。このようなスキヤンモード、リミツターはモニター
を実行するCPU又は特定のCOPによって、COPのスキヤン
方法を指定するコントロールレジスタによって指定され
る。第15図にCOPをコントロールするレジスターの構成
を示した。下表にその内容を示した。

第16図に例として複写機の応用例で、コピー動作中の
レジスト（像の先端合せ）と光学系の走査駆動モーター
の制御タスクのフロー図を示した。

STEP−161,コピー動作モードに入り、メインモーターM₁
は回転し、感光ドラムを回転させている。これはCOP₁が
担当している。

STEP−162,紙搬送モータM₂の制御タスク、通常はノーマ
ルモードで動作、COP₂が担当している。

STEP−163,レジスト制御に入ったか否かのテストを行
う。これはメインモーターM₁の回転により発生するパル
スで全体のタイミング制御を行い、レジスト制御のタイ
ミングか否かの判定を行う。

STEP−164,M₂を高分解能に制御するため、COP₂をフアー
ストスキヤンモードにし、さらに必要に応じてスキヤン
リミツターをかける。

STEP−165,レジスタ動作の終了をテストする。

STEP−166,M₂のタスクをノーマルモードにする。

STEP−167,光学系走査の開始をテストする。

STEP−168,画像のスキヤンを行うからより精度の高いき
め細い制御が要求される。ジツター，ハンチングを防止
する目的もある。そこで、M₃を制御するCOP₀のタスクを
フアーストスキヤン、又スキヤンリミツターをかける。

STEP−169,STEP−170,走査光学系のスキヤンバツクを倍
速度で行う。この時は精度は要求されないから、ノーマ
ルモード、M₃モーターSpeedを倍にする。

STEP−171,光学系、モーターのホームポジシヨンをテス
トする。

STEP−172,M₃モーターの停止を行う。

以上述べたように本実施例は、CPUとは独立に動作す
る複数のコープロセツサを有し、コープロセッサに複数
のクロックパルス発生源からのパルス入力を備え、かつ
各プロセッサは各自のローカルエリア内にこのクロック
パルスの一つを選択的に応用に応じて選ぶことが出来
る。又モニターの制御に応じてCOP（コープロセツサ）
の動きをフアーストスキヤンリミツターをかけることに
よってシステムに適応させた制御を行うことに特徴があ
る。

〔効果〕

以上のごとく本発明に依れば、複数の副制御部と主制
御部を有し、それぞれ異なるプロセス手段を制御する複
数の副制御部の処理実行の頻度が画像形成の進行に伴い
変更制御されることにより、画像形成過程におけるタイ
ミング及びプロセス手段に応じて最適な制御を行うこと
が可能となる。

【図面の簡単な説明】

第１図は本実施例のコントローラのアーキテクチヤを示
す図、第２図はコープロセツサとタスクの関係を示す
図、第３図はコントローラのブロツク図、第４図はCPU
とCOPのバスの専有時間を示す図、第５図はCOPの実行順
序を示す図、第６図はCOPの専有メモリマツプを示す
図、第７図はCOPとCPUのインタフエースを示す図、第８
図は従来の制御システムのブロツク図、第９図は本実施
例のCOPの動作例を示す図、第10図は外部カウンタ入力
を示す図、第11図はアナログ複写機への応用例を示す
図、第12図は応用例のコントロールブロツク図、第13図
は応用例の制御タイムチヤート図、第14図（ａ），
（ｂ）はCOPのスキヤンモードを示す図、第15図はCOPの
スキヤンコントロールレジスタを示す図、第16図
（ａ），（ｂ）は複写機の制御流れ図である。

Claims

(57)【特許請求の範囲】

【請求項１】主制御部と、主制御部の管理の下で順次並
列処理を実行する複数の副制御部を用いて画像形成のた
めの第１、第２のプロセス手段を制御する像形成制御装
置において、前記複数の副制御部の第１の副制御部は前
記第１のプロセス手段を、第２の副制御部は第２のプロ
セス手段を制御し、第１、第２の副制御部は所定の頻度
で繰り返し時分割に制御を実行し、像形成の進行に伴い
第２のプロセス手段の制御精度の変化に応答して、前記
第２の副制御部の制御を実行する頻度を前記第１の副制
御部の制御を実行する頻度に対して変化させることを特
徴とする像形成制御装置。