JPS6152761A - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPS6152761A JPS6152761A JP59173301A JP17330184A JPS6152761A JP S6152761 A JPS6152761 A JP S6152761A JP 59173301 A JP59173301 A JP 59173301A JP 17330184 A JP17330184 A JP 17330184A JP S6152761 A JPS6152761 A JP S6152761A
- Authority
- JP
- Japan
- Prior art keywords
- task
- counter
- input
- processing
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、マルチプロセッサ方式の演算装置に関し、特
に処理効率の向上を計ることに関するものである。
に処理効率の向上を計ることに関するものである。
第３図は、最も一般的なマルチプロセッサ方式の演算装
置を示す図であり、中央処理装置（以下、ＣＰＵと略記
）ｌのバス（Ｂｕｓ）３にはメモリ２とＩ１０チャンネ
ル４が接続され、績算処理はメモリ２に記憶されたプロ
グラムに工っでＣＰＵＩが実行する。また、エフ０チヤ
ンネル４はＩ１０プロセッサ４１と、この工１０プロセ
ッサ４１のバス４３に接続されるローカルメモリ４２、
Ｉ１０ドライバ４５〜４８とから構成され、Ｉ１０プロ
セッサ４１が入出力装置１００〜１３００制御処理を実
行する。この第３図の演算装置は演算処理と入出力装置
の制御処理と？ＣＰＵ１とＩ１０プロセッサ４１が分担
し合うことにより、処理効率の向上を図ったものである
。
置を示す図であり、中央処理装置（以下、ＣＰＵと略記
）ｌのバス（Ｂｕｓ）３にはメモリ２とＩ１０チャンネ
ル４が接続され、績算処理はメモリ２に記憶されたプロ
グラムに工っでＣＰＵＩが実行する。また、エフ０チヤ
ンネル４はＩ１０プロセッサ４１と、この工１０プロセ
ッサ４１のバス４３に接続されるローカルメモリ４２、
Ｉ１０ドライバ４５〜４８とから構成され、Ｉ１０プロ
セッサ４１が入出力装置１００〜１３００制御処理を実
行する。この第３図の演算装置は演算処理と入出力装置
の制御処理と？ＣＰＵ１とＩ１０プロセッサ４１が分担
し合うことにより、処理効率の向上を図ったものである
。
第４図は第３図の構成に対しＩ１０チャンネル−５，６
ｔ−さらに付加し、各Ｉ１０チャンネル毎に入出力装置
１００〜１２０ｔ−それぞれ制御するようにし、各Ｉ１
０チャンネル４〜６のＩ１０プロセッサ４１１Ｃ空き時
間が生じた場合は、この空き１１＆ 間の中でＣ［’
Ｕ １の演算処理全も代行ざぜることにエリ、処理効率
ケきらに向上ざぜるＬうにしたものである。この構成に
工れば、処理効率が向上したうえ、ＣＰＵ１に特別に処
理能力の高いものケ用いないでも済むという利点がある
。
ｔ−さらに付加し、各Ｉ１０チャンネル毎に入出力装置
１００〜１２０ｔ−それぞれ制御するようにし、各Ｉ１
０チャンネル４〜６のＩ１０プロセッサ４１１Ｃ空き時
間が生じた場合は、この空き１１＆ 間の中でＣ［’
Ｕ １の演算処理全も代行ざぜることにエリ、処理効率
ケきらに向上ざぜるＬうにしたものである。この構成に
工れば、処理効率が向上したうえ、ＣＰＵ１に特別に処
理能力の高いものケ用いないでも済むという利点がある
。
ところで、口のようなシステムではマルチタスク処理を
行なう工うにしなければ傳成上の利点が現われない。
行なう工うにしなければ傳成上の利点が現われない。
そこで、ＣＰＵ１は通常において入出力装置の管理とタ
スクの管理ケ行う工うに構成さ几る。
スクの管理ケ行う工うに構成さ几る。
このことを第４図のシステム？例に掲げて説明する。ま
ず、電源投入等によりシステムが起動されると、ＣＰＬ
ｌｌは最初に処理すべきタスクＡ’ｔＩ１０グロセツ？
４１に割付ける。割付けるという処理はタスクＡはＩ１
０プロセッサ４１が実行中であるということを記憶する
と共に、工１０プロセッサ４１に対してタスクＡ（ｔ−
実行するのに必要なデータ（タスクＡがｄ己憶されてい
るメモリアドレス、タスクＡのスタートアドレス等）を
し′Ｏプロセッ？４１に知らせること？いう。タスクＡ
実行に必要なデータを受取ったＩ１０プロセッサ４１は
メモリ２からタスクＡに相当するプログラムを自己が管
理（雀金有するローカルメモリ４１に読込む。これにエ
リ、プログラムの転送かったならば、タスクＡを実行す
る。タスクＡの実行中に入出力処理が必要となった場合
、次のいずれかの処理となる。入出力処理を丁べき装置
がＩ１０プロセッサ４１が制御している入出力装置ｌυ
０の場合と、他のＩ１０プロセッサが制御している入出
力装置Ｏ場合とである。入出力装置１００の場合はＩ１
０プロセッサ４１はプログラム処理を中断し、入出力装
置１００の制御に専念する。そして、入出力処理終了後
はプログラム処理全再開する。一方、入出力装置１００
以外の場合はＩ１０プロセツ？４１はＣＰＵＩに対して
入出力処理の要求を出すと共にプログラム処理を中断し
、他のプログラム処理がロー能であること？報告する。
ず、電源投入等によりシステムが起動されると、ＣＰＬ
ｌｌは最初に処理すべきタスクＡ’ｔＩ１０グロセツ？
４１に割付ける。割付けるという処理はタスクＡはＩ１
０プロセッサ４１が実行中であるということを記憶する
と共に、工１０プロセッサ４１に対してタスクＡ（ｔ−
実行するのに必要なデータ（タスクＡがｄ己憶されてい
るメモリアドレス、タスクＡのスタートアドレス等）を
し′Ｏプロセッ？４１に知らせること？いう。タスクＡ
実行に必要なデータを受取ったＩ１０プロセッサ４１は
メモリ２からタスクＡに相当するプログラムを自己が管
理（雀金有するローカルメモリ４１に読込む。これにエ
リ、プログラムの転送かったならば、タスクＡを実行す
る。タスクＡの実行中に入出力処理が必要となった場合
、次のいずれかの処理となる。入出力処理を丁べき装置
がＩ１０プロセッサ４１が制御している入出力装置ｌυ
０の場合と、他のＩ１０プロセッサが制御している入出
力装置Ｏ場合とである。入出力装置１００の場合はＩ１
０プロセッサ４１はプログラム処理を中断し、入出力装
置１００の制御に専念する。そして、入出力処理終了後
はプログラム処理全再開する。一方、入出力装置１００
以外の場合はＩ１０プロセツ？４１はＣＰＵＩに対して
入出力処理の要求を出すと共にプログラム処理を中断し
、他のプログラム処理がロー能であること？報告する。
こ■
れにエリ、ＣＰＵＩＶｉ対応する入出力装置に入出力処
理の実行？指示する。入出力の実行？指示されたＩ１０
プロセッサは、この時点でタスクを実行中であれば、そ
の処理を中断し、入出力処理を行なう。
理の実行？指示する。入出力の実行？指示されたＩ１０
プロセッサは、この時点でタスクを実行中であれば、そ
の処理を中断し、入出力処理を行なう。
従って、Ｉ１０プロセッサに割付けられたタスクが入出
力処理を含んでいる場合、該当タスクを割付けられたＩ
１０プロセッサが制御する入出力装置以外の入出力装置
？使うときには、全体の処理能力を低下させるという問
題点金倉んでいる。
力処理を含んでいる場合、該当タスクを割付けられたＩ
１０プロセッサが制御する入出力装置以外の入出力装置
？使うときには、全体の処理能力を低下させるという問
題点金倉んでいる。
換許すれば、タスクは当該タスクが割付けられた１１０
プロセッサが制御する入出力装置以外う比率が高い程、
全体として能力が向上するのであるが、従来装置では、
この点の配慮がない。
プロセッサが制御する入出力装置以外う比率が高い程、
全体として能力が向上するのであるが、従来装置では、
この点の配慮がない。
本発明の目的は、タスク割付に必要とする無、駄時間を
最小ｒこし、全体としての能率向上を計ることができる
マルチプロセッサ方式の演算装置を提供することにある
。
最小ｒこし、全体としての能率向上を計ることができる
マルチプロセッサ方式の演算装置を提供することにある
。
本発明はタスク実行時、そのタスク内に含捷れる入出力
処理の総数と、該当タスクを実行したプロセッサが制御
する入出力装置全使用する入出力処理の回数とを各タス
ク毎に集積し、次回該当タスク起動時に上記データ入出
力処理の総数と回数に従って最適なプロセッサを割付け
することに工り、処理能力の効率向上上針る工うにした
ものである。
処理の総数と、該当タスクを実行したプロセッサが制御
する入出力装置全使用する入出力処理の回数とを各タス
ク毎に集積し、次回該当タスク起動時に上記データ入出
力処理の総数と回数に従って最適なプロセッサを割付け
することに工り、処理能力の効率向上上針る工うにした
ものである。
以下、実施例に基づき本発明を説明する。
第１図は本発明の一実施例金示す全体（１；Ｙ成因であ
り、ＣＰＵ１のＢＵ８３上にカウンタ９が新たに接続さ
れている。この力９ンタ９は複数のカウンタでＭｌ成さ
れ、その数はシステム全体のタスク数？Ｉ″Ａ１接続入
出力装置数？ＢとするとｒＡＸＢＪとなる。すなわち、
タスク毎に入出力装置数分だけのカワ／りが設けられて
いる。また、工１０のＩ１０チャンネル４１のローカル
Ｂ［ＪＳ４３にもカウンタ４９が新たに接続されている
。カウンタ４９は１個のカウンタである。
り、ＣＰＵ１のＢＵ８３上にカウンタ９が新たに接続さ
れている。この力９ンタ９は複数のカウンタでＭｌ成さ
れ、その数はシステム全体のタスク数？Ｉ″Ａ１接続入
出力装置数？ＢとするとｒＡＸＢＪとなる。すなわち、
タスク毎に入出力装置数分だけのカワ／りが設けられて
いる。また、工１０のＩ１０チャンネル４１のローカル
Ｂ［ＪＳ４３にもカウンタ４９が新たに接続されている
。カウンタ４９は１個のカウンタである。
次に、第２図のフローチャート’に参照して動作を説明
する。
する。
１ず、システムイエシアライス時にはカウンタ９け全て
リセットσノする。次にＣＰＵＩがプログラムに従って
タスクの起動を行う。この時カウンタ９の内在は全て「
０」であるため第１ ＋ｖにおいて該当タスクが最も多
く［吏う入出力袈Ｉ４は決められない状態にある。従っ
て次の空き状態のＩ１０プロセッサ４１を捜す処理を実
行する。この時、全てもＩ１０プロセッサ４１は空状態
にあるので、あらかじめ決められた手順（例えば割付番
号の小さい順）ＩＣ従って１台のＩ１０プロセッサ４１
ｆ！：選択する。次に該当プロセッサ４１にタスクの割
付けを行なう。タスクの割付けとは、ＣＰＵ１が、該当
タスクが実行中であること、および、どのＩ１０プロセ
ッサ４１に割付けたかがわかるように記憶すると共に、
該当Ｉ１０プロセッサ４１に対して、該当タスクを処理
する上で必要とする情報（タスク通、タスク記憶アドレ
ス、データエリア等）？知らせることをいう。
リセットσノする。次にＣＰＵＩがプログラムに従って
タスクの起動を行う。この時カウンタ９の内在は全て「
０」であるため第１ ＋ｖにおいて該当タスクが最も多
く［吏う入出力袈Ｉ４は決められない状態にある。従っ
て次の空き状態のＩ１０プロセッサ４１を捜す処理を実
行する。この時、全てもＩ１０プロセッサ４１は空状態
にあるので、あらかじめ決められた手順（例えば割付番
号の小さい順）ＩＣ従って１台のＩ１０プロセッサ４１
ｆ！：選択する。次に該当プロセッサ４１にタスクの割
付けを行なう。タスクの割付けとは、ＣＰＵ１が、該当
タスクが実行中であること、および、どのＩ１０プロセ
ッサ４１に割付けたかがわかるように記憶すると共に、
該当Ｉ１０プロセッサ４１に対して、該当タスクを処理
する上で必要とする情報（タスク通、タスク記憶アドレ
ス、データエリア等）？知らせることをいう。
タスクを割付けられたＩ１０プロセッサ４１は、力６ウ
ンタ４９金リセットすると共に、メモリ２に記憶されて
いるタスクをローカルメモリ４２に転送ｆる。ローカ、
ルメモリ４２ヘプログラム転送終了後、Ｉ１０プログラ
ムセノｆ４１μ、その内容に従ってタスクの処理を行な
う。タスク処理中、自己が管理権を有する入出力装置を
使用する入出力処理がある場合、カウンタ４９を更新す
る。又、他の入出力装置起動安とする場合はＣＰＵＩに
対し、入出力処理実行の要求を行なう。
ンタ４９金リセットすると共に、メモリ２に記憶されて
いるタスクをローカルメモリ４２に転送ｆる。ローカ、
ルメモリ４２ヘプログラム転送終了後、Ｉ１０プログラ
ムセノｆ４１μ、その内容に従ってタスクの処理を行な
う。タスク処理中、自己が管理権を有する入出力装置を
使用する入出力処理がある場合、カウンタ４９を更新す
る。又、他の入出力装置起動安とする場合はＣＰＵＩに
対し、入出力処理実行の要求を行なう。
入出力処理実行の要求を受けたＣＰＵＩは、その情報に
従って該当タスク、該当入出力装置に対応するカウンタ
（カウンタ９の中の１つのカウンタ）の更新を行なうと
共に、該当する工１０４チャン浄ルに対して入出力処理
の実行？命令する。
従って該当タスク、該当入出力装置に対応するカウンタ
（カウンタ９の中の１つのカウンタ）の更新を行なうと
共に、該当する工１０４チャン浄ルに対して入出力処理
の実行？命令する。
その後、ＣＰＵ１は、入出力処理終了を該当し′０チャ
ンネルから知ら一１！ｎると、入出力処理要求を出した
Ｉ１０プロセッサ４１Ｖｃ対し、入出力処理の終了を知
らせる。こｎ？！−受けてＩ１０プロセッサ４１はタス
クの処理を再開する。
ンネルから知ら一１！ｎると、入出力処理要求を出した
Ｉ１０プロセッサ４１Ｖｃ対し、入出力処理の終了を知
らせる。こｎ？！−受けてＩ１０プロセッサ４１はタス
クの処理を再開する。
この手順を繰返した結果、タスクの処理が完了すると、
タスク？割付けられたＩ１０グロセツ丈４１はタスク処
理が終了したこと２０ＰＵｌに知らさせる。その時同時
にカウンタ４９の内容も知らぞる。
タスク？割付けられたＩ１０グロセツ丈４１はタスク処
理が終了したこと２０ＰＵｌに知らさせる。その時同時
にカウンタ４９の内容も知らぞる。
タスク終了通知を受けたＣＩ’Ｕｌは、カウンタ９の中
の１つから該当タスク、該当Ｉ ／ Ｏフｏ セッサ４
１１′ｉ：該当するカワンタ金選び、カウンタ４９の内
容を加算する。加算の結果、カワントオーバーになる場
合は一定値を該当タスクに割付けられたカウンタから減
算する（この動作はＩ１０プロセッサから入出力処理要
求がおきた時も同様である）。
の１つから該当タスク、該当Ｉ ／ Ｏフｏ セッサ４
１１′ｉ：該当するカワンタ金選び、カウンタ４９の内
容を加算する。加算の結果、カワントオーバーになる場
合は一定値を該当タスクに割付けられたカウンタから減
算する（この動作はＩ１０プロセッサから入出力処理要
求がおきた時も同様である）。
タスク起動が行なわれる毎に上記処理は繰返ざ（Ｌゐ。
従って、回数が多くなる程、ある特定のタスクが時短の
Ｉ１０プロセッサ４１に割付けられる確率が大きくなっ
てくる。すなわち、この装置はタスク割付けに関して最
もシステム全体の効率が工くなるように学習機能を持つ
ものである。これにエリ、全体としての処理効率が向上
する。
Ｉ１０プロセッサ４１に割付けられる確率が大きくなっ
てくる。すなわち、この装置はタスク割付けに関して最
もシステム全体の効率が工くなるように学習機能を持つ
ものである。これにエリ、全体としての処理効率が向上
する。
なお、上記説明かられかるように、７ステムイニンヤ２
イズ時、カウンタ９全クリアせず！Ｌケ定定値上セツト
ることにより、システム起動当初から最も７ステム効率
の高いタスク割付けが可能である。特定値としては、試
験的Ｖｃ７ステムを動作ざぜて得た数値、同一システム
で既に動作中のシステムから得た数値等かめる。なお、
第１図において、カウンタ９？メモリ２内のメモリで代
用し、カウンタ４９をローカルメモリ４２内のメモリで
代用することができる。
イズ時、カウンタ９全クリアせず！Ｌケ定定値上セツト
ることにより、システム起動当初から最も７ステム効率
の高いタスク割付けが可能である。特定値としては、試
験的Ｖｃ７ステムを動作ざぜて得た数値、同一システム
で既に動作中のシステムから得た数値等かめる。なお、
第１図において、カウンタ９？メモリ２内のメモリで代
用し、カウンタ４９をローカルメモリ４２内のメモリで
代用することができる。
以上の説明から明らかなように、本発明によれば、入出
力装置起動、タスク再割付の回数を最低にすることがで
さ、システム全体としての効率を向上させることができ
る。
力装置起動、タスク再割付の回数を最低にすることがで
さ、システム全体としての効率を向上させることができ
る。
第１図は本発明の一実施例を示す全体構成図、第２図は
本発明の詳細な説明するためのフローチャート、第３図
および第４図は従来装置の構成を示す図である。 ｌ・・・ＣＰＵ、２・・・メモ＋７，３・・・バス、４
〜６・・・Ｉ１０チャンネル、９・・・カウンタ、４１
・・・Ｉ１０プロセッサ、１００，１１０，１２０・・
・入出力装ｆＡｆ。
本発明の詳細な説明するためのフローチャート、第３図
および第４図は従来装置の構成を示す図である。 ｌ・・・ＣＰＵ、２・・・メモ＋７，３・・・バス、４
〜６・・・Ｉ１０チャンネル、９・・・カウンタ、４１
・・・Ｉ１０プロセッサ、１００，１１０，１２０・・
・入出力装ｆＡｆ。
Claims (1)
- 【特許請求の範囲】 １、同一バス上に複雑台のプロセッサを接続したマルチ
プロセッサ方式の演算装置であつて、入出力装置管理お
よびタスク管理を行なう主プロセッサと、入出力装置制
御およびタスク実行を行なう複数の補助プロセッサから
成り、各タスク毎に入出力装置の使用回数をカウンタに
蓄積し、次回タスク起動時に使用回数の多い入出力装置
を制御する補助プロセッサに該タスクを割当てることを
特徴とする演算装置。 ２、前記カウンタは起動時に任意の数値が設定可能に構
成されていることを特徴とする特許請求の範囲第１項記
載の演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59173301A JPS6152761A (ja) | 1984-08-22 | 1984-08-22 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59173301A JPS6152761A (ja) | 1984-08-22 | 1984-08-22 | 演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6152761A true JPS6152761A (ja) | 1986-03-15 |
Family
ID=15957902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59173301A Pending JPS6152761A (ja) | 1984-08-22 | 1984-08-22 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6152761A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193234A (ja) * | 1987-02-06 | 1988-08-10 | Canon Inc | 像形成制御装置 |
| JPS63193233A (ja) * | 1987-02-06 | 1988-08-10 | Canon Inc | 機器制御装置 |
| JPH0490066U (ja) * | 1990-08-13 | 1992-08-06 | ||
| JPH0844574A (ja) * | 1994-07-29 | 1996-02-16 | Nec Corp | ジョブ運転管理装置 |
-
1984
- 1984-08-22 JP JP59173301A patent/JPS6152761A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193234A (ja) * | 1987-02-06 | 1988-08-10 | Canon Inc | 像形成制御装置 |
| JPS63193233A (ja) * | 1987-02-06 | 1988-08-10 | Canon Inc | 機器制御装置 |
| JPH0490066U (ja) * | 1990-08-13 | 1992-08-06 | ||
| JPH0844574A (ja) * | 1994-07-29 | 1996-02-16 | Nec Corp | ジョブ運転管理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4779194A (en) | Event allocation mechanism for a large data processing system | |
| US5339415A (en) | Dual level scheduling of processes to multiple parallel regions of a multi-threaded program on a tightly coupled multiprocessor computer system | |
| EP0384635B1 (en) | Adaptive job scheduling for multiprocessing systems | |
| US4796178A (en) | Special purpose processor for off-loading many operating system functions in a large data processing system | |
| US5010482A (en) | Multi-event mechanism for queuing happened events for a large data processing system | |
| EP0243402B1 (en) | A special purpose processor for off-loading many operating system functions in a large data processing system | |
| JPS6152761A (ja) | 演算装置 | |
| Ackerman et al. | An implementation of a multiprocessing computer system | |
| EP0049521A2 (en) | Information processing system | |
| JP2902746B2 (ja) | 仮想計算機制御方式 | |
| EP0544822B1 (en) | Dual level scheduling of processes | |
| JPH0612395A (ja) | マルチプロセサシステムにおけるタスク割り付け方法 | |
| JPS63636A (ja) | タスク制御方式 | |
| JPH05128077A (ja) | 複数計算機システムの分散処理方法 | |
| JPS6227413B2 (ja) | ||
| JPH09167114A (ja) | マルチスレッドタスクのスタック割り当て方法 | |
| JPH0344742A (ja) | マルチプロセッサにおけるタスク割り当て制御方法 | |
| JPH0528120A (ja) | マルチプロセツサ処理方式 | |
| JP2021092904A (ja) | Ｃｐｕリソース管理装置 | |
| JPS59170950A (ja) | タスク優先制御方式 | |
| JPH06250923A (ja) | スワップ領域制御方法 | |
| JPH08329022A (ja) | マルチプロセッサシステムの入出力処理負荷分散制御方式 | |
| JPS5839342B2 (ja) | マルチプロセツサシステムニオケル ワリコミシヨリホウシキ | |
| JPH0516614B2 (ja) | ||
| JPS58137069A (ja) | マルチプロセツサ制御方式 |