JP2021092904A - Cpuリソース管理装置 - Google Patents

Cpuリソース管理装置 Download PDF

Info

Publication number
JP2021092904A
JP2021092904A JP2019222164A JP2019222164A JP2021092904A JP 2021092904 A JP2021092904 A JP 2021092904A JP 2019222164 A JP2019222164 A JP 2019222164A JP 2019222164 A JP2019222164 A JP 2019222164A JP 2021092904 A JP2021092904 A JP 2021092904A
Authority
JP
Japan
Prior art keywords
time
interval
cpu
interval time
cpu usage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019222164A
Other languages
English (en)
Other versions
JP7355456B2 (ja
Inventor
愛子 三角
Aiko Misumi
愛子 三角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Solution Innovators Ltd
Original Assignee
NEC Solution Innovators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Solution Innovators Ltd filed Critical NEC Solution Innovators Ltd
Priority to JP2019222164A priority Critical patent/JP7355456B2/ja
Publication of JP2021092904A publication Critical patent/JP2021092904A/ja
Application granted granted Critical
Publication of JP7355456B2 publication Critical patent/JP7355456B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Multi Processors (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】コンピュータシステムのスループットを改善する。【解決手段】実行制御手段はインターバルを開始すると、CPU使用時間が最大CPU使用時間以下である条件を満たすワークロードクラスに属するプロセスにCPUリソースを割り当てて実行し、上記条件を満たすワークロードクラスに属するプロセスが存在しなくなった時点でインターバルを終了し、最大CPU使用時間に達したことが原因で行われたCPUリソース割り当ての打ち切り回数とインターバルの開始から終了までの時間である総割り当て時間とを記録する。調整手段は総割り当て時間がベースインターバル時間より短く、且つ、CPUリソース割り当ての打ち切り回数が1以上の場合、次回のインターバル時間を前回のインターバル時間より長い時間に決定し、次回のインターバル時間とワークロードクラス毎のCPU使用時間の配分比とに基き次回のワークロードクラス毎の最大CPU使用時間を決定する。【選択図】図3

Description

本発明は、CPUリソース管理装置、CPUリソース管理方法、および、プログラムに関する。
近年のコンピュータシステムでは、システム管理者が、プロセスが属するクラスであるワークロードクラスを設定し、ワークロードクラス毎に利用可能なCPUリソースを割り当てることが行われている。このようなコンピュータシステムでは、各ワークロードクラスに対するリソース配分を適切に行わないと、システム性能が大きく低下し、システムの運用に支障をきたすことがある。そのため、これまでにも、各ワークロードクラスに対するCPUリソース配分を工夫して行うための技術が開示されている。
例えば、特許文献1には、各ワークロードクラスに割り当てるCPUリソースの配分比に従い、一定の時間であるインターバル毎に、各ワークロードクラスにCPUリソースを割り当てる最大CPU使用時間を設定し、この最大CPU使用時間に従い、各ワークロードクラスに属するプロセスにCPUリソースを割り当てる技術が記載されている。例えば、a、b、cの3つのワークロードクラスがあり、そのCPUリソース配分比を4:3:3とし、インターバル時間を100msとすると、1回のインターバルでは、ワークロードクラスa、b、cに属する各プロセスに、それぞれ最大40ms、30ms、30msのCPU使用時間が割り当てられることになる。
特許第4427802号
ところで、インターバル内で、割り当てられた最大CPU使用時間を必要としない低負荷なワークロードクラスが存在する場合、余剰CPU時間分だけ、インターバルを早く終了し、次のインターバルを開始することが望ましい。例えば、ワークロードクラスaは高負荷な状態にあり、割り当てられた最大CPU使用時間以上にCPUリソースを必要とするが、ワークロードクラスb、cは低負荷な状態にあり、割り当てられた最大CPU使用時間を必要としないものとする。このとき、ワークロードクラスb、cが割り当てられた最大CPU使用時間の30msのうち例えば15msだけしか使用しなかった場合、30msの余剰CPU時間分だけ、インターバルを早く終了し、次のインターバルを開始する。この結果、前回のインターバルは実質70msに短縮される。次のインターバルでも同様の状況が生じると、次のインターバルも実質70msに短縮される。
このように割り当てられた最大CPU使用時間を必要としない低負荷なワークロードクラスの余剰CPU時間分だけインターバルを短縮することにより、割り当てられた最大CPU使用時間以上にCPUリソースを必要とする高負荷なワークロードクラスのターンアラウンド時間を改善することができる。しかしながら、インターバルを短縮すればするほどに単位時間当たりのプロセス切り替え回数が増大するため、スループットが低下する。
本発明の目的は、上述した課題を解決するCPUリソース管理装置を提供することにある。
本発明の一形態に係るCPUリソース管理装置は、
プロセスを格納する記憶装置と、前記プロセスが実行されるプロセッサと、を備えたCPUリソース管理装置であって、
前記プロセッサは、
インターバルを開始すると、CPU使用時間が最大CPU使用時間以下である条件を満たすワークロードクラスに属するプロセスにCPUリソースを割り当てて実行し、前記条件を満たすワークロードクラスに属するプロセスが存在しなくなった時点で前記インターバルを終了し、前記最大CPU使用時間に達したことが原因で行われたCPUリソース割り当ての打ち切り回数と前記インターバルの開始から終了までの時間である総割り当て時間とを記録する実行制御手段と、
前記総割り当て時間がベースインターバル時間より短く、且つ、前記CPUリソース割り当ての打ち切り回数が1以上の場合、次回のインターバル時間を前回のインターバル時間より長い時間に決定し、且つ、前記次回のインターバル時間とワークロードクラス毎のCPU使用時間の配分比とに基づいて次回のワークロードクラス毎の最大CPU使用時間を決定する調整手段と、
を備えるように構成されている。
また本発明の他の形態に係るCPUリソース管理方法は、
プロセスを格納する記憶装置と、前記プロセスが実行されるプロセッサと、を備えたコンピュータが実行するCPUリソース管理方法であって、
インターバルを開始すると、CPU使用時間が最大CPU使用時間以下である条件を満たすワークロードクラスに属するプロセスにCPUリソースを割り当てて実行し、前記条件を満たすワークロードクラスに属するプロセスが存在しなくなった時点で前記インターバルを終了し、前記最大CPU使用時間に達したことが原因で行われたCPUリソース割り当ての打ち切り回数と前記インターバルの開始から終了までの時間である総割り当て時間とを記録し、
前記総割り当て時間がベースインターバル時間より短く、且つ、前記CPUリソース割り当ての打ち切り回数が1以上の場合、次回のインターバル時間を前回のインターバル時間より長い時間に決定し、且つ、前記次回のインターバル時間とワークロードクラス毎のCPU使用時間の配分比とに基づいて次回のワークロードクラス毎の最大CPU使用時間を決定する、
ように構成されている。
また本発明の他の形態に係るプログラムは、
プロセスを格納する記憶装置と、前記プロセスが実行されるプロセッサと、を備えたコンピュータに、
インターバルを開始すると、CPU使用時間が最大CPU使用時間以下である条件を満たすワークロードクラスに属するプロセスにCPUリソースを割り当てて実行し、前記条件を満たすワークロードクラスに属するプロセスが存在しなくなった時点で前記インターバルを終了し、前記最大CPU使用時間に達したことが原因で行われたCPUリソース割り当ての打ち切り回数と前記インターバルの開始から終了までの時間である総割り当て時間とを記録する処理と、
前記総割り当て時間がベースインターバル時間より短く、且つ、前記CPUリソース割り当ての打ち切り回数が1以上の場合、次回のインターバル時間を前回のインターバル時間より長い時間に決定し、且つ、前記次回のインターバル時間とワークロードクラス毎のCPU使用時間の配分比とに基づいて次回のワークロードクラス毎の最大CPU使用時間を決定する処理と、
を行わせるように構成されている。
本発明は上述したような構成を有することにより、コンピュータシステムのスループットを改善することができる。
本発明の第1の実施形態に係るCPUリソース管理装置のブロック図である。 本発明の第1の実施形態に係るCPUリソース管理装置におけるワークロード定義の構成例を示す図である。 本発明の第1の実施形態に係るCPUリソース管理装置における実行可能プロセスキューの構成例を示す図である。 本発明の第1の実施形態に係るCPUリソース管理装置における次回のインターバル時間見直し処理(1)で使用する判定ルールの構成例を示す図である。 本発明の第1の実施形態に係るCPUリソース管理装置における次回のインターバル時間見直し処理(1)で使用する計算式を示す図である。 本発明の第1の実施形態に係るCPUリソース管理装置における次回のインターバル時間見直し処理(2)で使用する条件式を示す図である。 本発明の第1の実施形態に係るCPUリソース管理装置における次回のインターバル時間見直し処理(2)で使用する計算式を示す図である。 本発明の第1の実施形態に係るCPUリソース管理装置の動作を表すフローチャートである。 本発明の第1の実施形態に係るCPUリソース管理装置の作用効果の説明図である。 本発明の第2の実施形態に係るCPUリソース管理装置のブロック図である。 本発明の第3の実施形態に係るCPUリソース管理装置のブロック図である。
次に本発明の実施の形態について図面を参照して詳細に説明する。
[第1の実施形態]
図1は本発明の第1の実施形態に係るCPUリソース管理装置100のブロック図である。図1を参照すると、CPUリソース管理装置100は、記憶装置110と、この記憶装置110に接続されたCPU120とから構成されている。
記憶装置110は、ハードディスクやメモリなどから構成され、CPU120で実行される各種処理に必要な処理情報およびプログラム114を記憶するように構成されている。プログラム114は、CPU120に読み込まれて実行されることにより各種処理部を実現するプログラムであり、図示しない通信インターフェース部などのデータ入出力機能を介して外部装置(図示せず)や記憶媒体(図示せず)から予め読み込まれて記憶装置110に保存される。記憶装置110に記憶される処理情報には、ワークロード定義111、実行可能プロセスキュー112、および、ディスパッチング情報113がある。
ワークロード定義111は、プロセス(もしくはジョブ)が属するクラス(ワークロードクラス)を定義するクラス定義と、各ワークロードクラスに割り当てるCPUリソースの配分比(または配分率)を定義する配分定義とを表す情報である。ワークロード定義111は、主に、システム管理者により設定される。図2は、ワークロード定義111の構成例である。このワークロード定義111のクラス定義では、それぞれa、b、cという名前の3つのワードロードクラスが存在することが定義されている。ワードロードクラスは、主に、業務単位に分けられる。また、このワークロード定義111の配分定義では、ワークロードクラスa、b、cのCPUリソースの配分比が4:3:3であることが定義されている。
実行可能プロセスキュー112は、実行可能なプロセスがキューイングされる記憶手段である。図3は、実行可能プロセスキュー112の構成例である。この実行可能プロセスキュー112では、キューイングされたプロセスのプロセス番号および所属するワークロードクラスの情報が記憶されている。実行可能プロセスキュー112には、プロセス番号および所属するワークロードクラスの情報以外に、各プロセスの実行優先度などの情報が記憶されていてもよい。また、各プロセスが所属するワークロードクラスは、実行可能プロセスキュー112以外の箇所で記憶するようにしてもよい。
ディスパッチング情報113は、プロセスにCPUリソースを割り当てる制御に使用する情報である。図1を参照すると、ディスパッチング情報113は、ベースインターバル時間131、プロセス切替平均時間132、閾値133、次回のインターバル時間134、次回のワークロードクラス毎の最大CPU使用時間135、前回のインターバル時間136、前回の総割り当て時間137、および、前回のCPUリソース割り当て打ち切り回数138を含んで構成されている。
ベースインターバル時間131は、基本となるインターバル時間であり、固定値である。例えば、ベースインターバル時間131は、100msとしてよい。
プロセス切替平均時間132は、CPU120上で実行するプロセスを別のプロセスに切り替えるために必要な時間の平均値である。プロセス切替平均時間132は、1回のプロセス切替にかかる平均時間である。
閾値133は、後述する次回のインターバル時間見直し処理(2)の判定で使用する閾値である。
次回のインターバル時間134は、次回のインターバルで使用されるインターバル時間である。この次回のインターバル時間134は可変値である。
次回のワークロードクラス毎の最大CPU使用時間135は、次回のインターバルにおけるワークロードクラス毎の最大CPU使用時間である。最大CPU使用時間は、配分時間とも称される。
前回のインターバル時間136は、前回のインターバルで使用されたインターバル時間である。
前回の総割り当て時間137は、前回のインターバルの開始から終了までの時間である。
前回のCPUリソース割り当て打ち切り回数138は、前回のインターバルの開始から終了までに最大CPU使用時間に達したことが原因で行われたCPUリソース割り当ての打ち切り回数である。
CPU120は、演算処理装置とその周辺回路とから構成され、記憶装置110からプログラム114を読み込んで実行することにより、ハードウェアとプログラム114とを協働させて各種処理部を実現するように構成されている。CPU120で実現される処理部には、初期化手段121と実行制御手段122と調整手段123とがある。
初期化手段121は、ワークロード定義111およびディスパッチング情報113を初期化するように構成されている。具体的には、初期化手段121は、図示しない通信インターフェース部などのデータ入出力機能を介してシステム管理者からワークロード定義111を入力し、記憶装置110に記憶する。また初期化手段121は、ベースインターバル時間131に予め定められた固定時間(例えば100ms)を設定する。また初期化手段121は、プロセス切替平均時間132に事前の測定などによって決定した1回のプロセス切替にかかる平均時間(例えば10μs)を設定する。また初期化手段121は、閾値133に予め定められた値(例えば5%)を設定する。また初期化手段121は、次回のインターバル時間134にベースインターバル時間131と同じ時間を設定する。また初期化手段121は、次回のワークロードクラス毎の最大CPU使用時間135に、次回のインターバル時間134に設定したインターバル時間をワークロード定義111に記載されるワークロードクラス毎のCPU使用時間の配分比に従って配分して計算したワークロードクラス毎の最大CPU使用時間を設定する。また初期化手段121は、前回のCPUリソース割り当て打ち切り回数138に初期値(例えば0)を設定する。但し、初期化手段121は、前回のインターバル時間136、前回の総割り当て時間137、および、前回のCPUリソース割り当て打ち切り回数138に前回の履歴が残されている場合、それらを初期化しないようにしてもよい。
実行制御手段122は、プロセスにCPUリソースを割り当てて実行するように構成されている。具体的には、実行制御手段122は、ディスパッチング情報113を記憶装置110から読み出し、そのディスパッチング情報113に従って、実行可能プロセスキュー112にキューイングされている各ワークロードクラスのプロセスを実行するインターバルを開始する。また実行制御手段122は、インターバルを開始すると、内部変数として有するワークロードクラス毎のCPU使用時間とCPUリソース割り当て打ち切り回数をそれぞれ零にリセットし、次回のインターバル時間134をセットしたタイマの減算を開始する。また実行制御手段122は、インターバル開始後のCPU使用時間が、次回のワークロードクラス毎の最大CPU使用時間135に設定されている最大CPU使用時間以下であるワークロードクラスに属するプロセスを実行可能プロセスキュー112から取り出してCPU120を割り当てて実行する。また実行制御手段122は、プロセスの実行時間に応じて、そのプロセスが属するワークロードクラスのCPU使用時間を加算する。また実行制御手段122は、プロセスの実行中に、そのプロセスが属するワークロードクラスのCPU使用時間がその最大CPU使用時間135を超えると、そのプロセスへのCPUリソースの割り当てを打ち切り、そのプロセスを実行可能プロセスキュー112に格納する。その際、実行制御手段122は、CPUリソース割り当て打ち切り回数をインクリメントする。また、実行中のプロセスが自らCPUを離す事象(入出力要求など)が発生した場合、実行制御手段122は、そのプロセスへのCPUリソースの割り当てを打ち切り、そのプロセスを図示しない実行待ちキューなどに格納する。このとき実行制御手段122は、CPUリソース割り当ての打ち切りを行った原因が最大CPU使用時間によるものでないため、CPUリソース割り当て打ち切り回数はインクリメントしない。
一方、実行制御手段122は、インターバル開始後のCPU使用時間が次回のワークロードクラス毎の最大CPU使用時間135に設定されている最大CPU使用時間以下であるワークロードクラスに属するプロセスが、実行可能プロセスキュー112に存在しない場合、次回のインターバル時間134をセットしたタイマの減算を停止させ、今回のインターバルを終了する。また実行制御手段122は、インターバル開始後のCPU使用時間が次回のワークロードクラス毎の最大CPU使用時間135に設定されている最大CPU使用時間以下であるワークロードクラスに属するプロセスが、実行可能プロセスキュー112に存在していても、次回のインターバル時間134をセットしたタイマの値が零になってタイムアウトすると、今回のインターバルを終了する。
また実行制御手段122は、インターバルを終了すると、次のような更新処理をディスパッチング情報113に対して行った後、更新後のディスパッチング情報113を記憶装置110に書き戻す。先ず実行制御手段122は、前記のインターバル時間136に、次回のインターバル時間134に設定されていた時間を記憶する。また実行制御手段122は、次回のインターバル時間134から停止またはタイムアップしたタイマの値を減算することによって、今回のインターバルの開始から終了までの時間を総割り当て時間として計算し、前回の総割り当て時間137に記憶する。例えば、次回のインターバル時間134が例えば100msの場合、インターバルを開始するとタイマは100msから減算を開始するため、例えばタイマ値が30msの時点でインターバルを終了すると、100ms−30ms=70msが総割り当て時間となる。また実行制御手段122は、インターバル開始から終了までにカウントしたCPUリソース割り当て打ち切り回数を前回のCPUリソース割り当て打ち切り回数138に記憶する。
調整手段123は、実行制御手段122による前回のインターバルにおける各ワークロードクラスのプロセスの実行状況に基づいて、次回のインターバル時間および次回のワークロードクラス毎の最大CPU使用時間を調整するように構成されている。具体的には、調整手段123は、実行制御手段122によって更新されたディスパッチング情報113を記憶装置110から読み出し、次回のインターバル時間を以下のようにして見直す。
<次回のインターバル時間見直し処理(1)>
先ず調整手段123は、前回の総割り当て時間137とベースインターバル時間131とを比較し、前回の総割り当て時間137が、ベースインターバル時間131より長いか、同じか、短いかを判断する。また調整手段123は、前回のCPUリソース割り当て打ち切り回数138が1以上か否か、すなわち、CPUリソースの割り当てが打ち切られたワークロードクラスが存在したか否かを判断する。次に調整手段123は、上記2つの判断の結果と予め定められた判定ルールとに基づいて、次回のインターバル時間を前回のインターバル時間136から変更するか、変更しないかを判断する。
図4は、判定ルールの構成例である。この判定ルールでは、以下の2つのケースの場合、次回のインターバル時間を前回のインターバル時間から変更し、それ以外のケースの場合、次回のインターバル時間を変更せずに前回のインターバル時間と同じにする。
<ケース1>
CPUリソースの割り当てが打ち切られたワークロードクラスが存在し、且つ、前回の総割り当て時間がベースインターバルより短い。
<ケース2>
前回の総割り当て時間がベースインターバルより長い。CPUリソースの割り当てが打ち切られたワークロードクラスが存在するか否かは問わない。
調整手段123は、上記判定において、次回のインターバル時間を前回のインターバル時間から変更すると判定した場合、ケース1の場合は、次回のインターバル時間を前回のインターバル時間よりも長い時間に変更し、ケース2の場合は、次回のインターバル時間を前回のインターバル時間よりも短い時間に変更する。具体的には、調整手段123は、図5に示す計算式(1)に従って、次回のインターバル時間を計算する。即ち、調整手段123は、前回の総割り当て時間137に対するベースインターバル時間131の比を前回のインターバル時間136に乗じて得られる時間を、次回のインターバル時間とする。
<次回のインターバル時間見直し処理(2)>
調整手段123は、上記次回のインターバル時間見直し処理(1)に引き続き、次回のインターバル時間見直し処理(2)を実行する。次回のインターバル時間見直し処理(2)では、先ず調整手段123は、図6に示す条件式(2)が成立するか否かを判断する。即ち、調整手段123は、ベースインターバル時間に対する、最大CPU使用時間に達したことが原因で行われたプロセス切替による総時間(プロセス切替平均時間×n)の割合が、閾値以上か否かを判断する。ここで、条件式2および後述する計算式3において、nは前回のCPUリソース割り当て打ち切り回数138である。
次に調整手段123は、条件式2が成立しない場合、次回のインターバル時間見直し処理(1)で決定した次回のインターバル時間を、最終的な次回のインターバル時間に決定する。一方、調整手段123は、条件式2が成立する場合、次回のインターバル時間見直し処理(1)で決定した次回のインターバル時間が、更に長くなるように調整する。具体的には、調整手段123は、図7に示す計算式(3)に従って、次回のインターバル時間を計算する。即ち、調整手段123は、次回のインターバル時間見直し処理(1)で決定した次回のインターバル時間に、ベースインターバル時間に対する最大CPU使用時間に達したことが原因で行われたプロセス切替による総時間の割合を乗じた値に、更に閾値133で除算した値を、最終的な次回のインターバル時間とする。
調整手段123は、最終的な次回のインターバル時間を決定すると、その最終的な次回のインターバル時間を、ディスパッチング情報113の次回のインターバル時間134に設定する。また調整手段123は、次回のインターバル時間134に設定したインターバル時間をワークロード定義111に記載されるワークロードクラス毎のCPU使用時間の配分比に従って配分して計算したワークロードクラス毎の最大CPU使用時間135をディスパッチング情報113に設定する。そして、調整手段123は、更新後のディスパッチング情報113を記憶装置110に書き戻す。
図8は、本実施形態に係るCPUリソース管理装置100の動作を示すフローチャートである。以下、図8を参照して、本実施形態に係るCPUリソース管理装置100の動作について説明する。
CPUリソース管理装置100は、起動すると、先ず初期化手段121が動作して初期化を行い(ステップS1)、その後に実行制御手段122が1つのインターバルによってプロセスの実行制御を行う(ステップS2)。また実行制御手段122によって1つのインターバルが終了する毎に、調整手段123は、可及的速やかに、前回のインターバルの状況に基づいて次回のインターバル時間およびワークロードクラス毎の最大CPU使用時間を調整する(ステップS3)。そして再び、実行制御手段122は、調整手段123の処理が終了すると、可及的速やかに、調整後のインターバル時間およびワークロードクラス毎のCPU使用時間に基づくインターバルを開始してプロセスの実行制御を行う(ステップS2)。このステップS2、S3のループは、システムの運用が停止されるまで継続して実行される。
ステップS1の初期化では、初期化手段121は、前述したように記憶装置1100上のワークロード定義111およびディスパッチング情報113を初期化する。
ステップS2の実行制御では、実行制御手段122は、ディスパッチング情報113に従って、実行可能プロセスキュー112にキューイングされている各ワークロードクラスのプロセスを実行する。具体的には、実行制御手段122は、インターバルを開始すると、インターバルの開始後のCPU使用時間が次回のワークロードクラス毎の最大CPU使用時間135以下であるワークロードクラスに属するプロセスにCPUリソースを割り当てて実行する。また実行制御手段122は、インターバルの開始後のCPU使用時間が上記最大CPU使用時間以下であるワークロードクラスに属するプロセスが存在しなくなった時点でインターバルを終了する。また実行制御手段122は、インターバル終了時、インターバルの開始から終了までに上記最大CPU使用時間に達したことが原因で行われたCPUリソース割り当ての打ち切り回数とインターバルの開始から終了までの時間である総割り当て時間とを、前回のCPUリソース割り当て打ち切り回数138と前回の総割り当て時間137とに設定する。
ステップS3の調整では、調整手段123は、ディスパッチング情報113の前回の総割り当て時間137および前回のCPUリソース割り当て打ち切り回数138に基づいて、前述した次回のインターバル時間見直し処理(1)および次回のインターバル時間見直し処理(2)によって次回のインターバル時間134を決定し、また決定後の次回のインターバル時間に基づいて次回のワークロードクラス毎の最大CPU使用時間135を決定する。
次に本実施形態に係るCPUリソース管理装置100の効果を説明する。
例えば、a、b、cの3つのワークロードクラスがあり、そのCPUリソース配分比を4:3:3とし、インターバル時間およびベースインターバル時間を100msとすると、そのインターバルでは、図9の上段に示すように、ワークロードクラスa、b、cに属する各プロセスに、それぞれ最大40ms、30ms、30msのCPU使用時間が割り当てられることになる。しかし、ワークロードクラスa、bが低負荷、ワークロードクラスcが高負荷な場合、例えば図9の中段に示すように、ワークロードクラスa、bに割り当てられた最大CPU使用時間に余剰が生じる一方、ワークロードクラスcでは最大CPU使用時間に達したことが原因でCPUリソース割り当ての打ち切りが生じる。
図9の例では、低負荷なワークロードクラスa、bは、それぞれ30ms、20msしか使用せず、それぞれ最大CPU使用時間のうちの10msは未使用である。一方、高負荷なワークロードクラスでは、最大CPU使用時間の30msを全て使った後、CPUリソースの割り当てを打ち切られている。その結果、総割り当て時間は、30+20+30=80msとなっている。
このようなインターバルの実行後に行われる調整手段123による次回のインターバル時間見直し処理(1)では、前回の総割り当て時間である80msがベースインターバル時間である100msより小さく、且つ、CPUリソースの割り当てが打ち切られたワークロードクラスcが存在するため、図4の判定ルールから次回のインターバル時間を前回のインターバル時間から変更すると判断する。そして、調整手段123は、図5の計算式1の右辺の前回のインターバル時間に100ms、ベースインターバル時間に100ms、前回の総割り当て時間に80msを代入することにより、次回のインターバル時間として125msを計算する。次に調整手段123は、次回のインターバル時間見直し処理(2)における図6の条件式が成立するか否かを判断するが、ここでは成立しなかったと仮定すると、次回のインターバル時間は最終的に125msに決定される。
次に調整手段123は、次回のインターバル時間である125msを配分比に従って配分することにより、次回のワークロードクラス毎の最大CPU使用時間として、図9に示すように、ワークロードクラスa、b、cにそれぞれ50ms、38ms、38msを割り当てる。そして、実行制御手段122は、次回のインターバル時間である125ms、次回のワークロードクラスa、b、cの最大CPU使用時間である50ms、38ms、38msの条件の下で、次のインターバルの実行を開始する。
ワークロードクラスa、b、cの負荷状況に変化がなければ、次回のインターバルにおいて、ワークロードクラスa、bは最大CPU使用時間の50ms、38msの全てを使わず、一部は未使用になる。一方、ワークロードクラスcは、最大CPU使用時間の38msを全て使用することになる。その結果、次回のインターバルにおいて予想される実際に使用するCPU使用時間は、図9に示すように、ワークロードクラスaは37ms(30×125/100)、ワークロードクラスbは25ms(20×125/100)、ワークロードクラスcは最大CPU使用時間の38msとなり、その合計(即ち、総割り当て時間)は100msとなる。換言すれば、調整手段123は、前回のインターバルの総割り当て時間をもとに、次回のインターバルの総割り当て時間がベースインターバル時間となるように、インターバル時間を長く設定し、これをもとに、各ワークロードクラスの最大CPU使用時間を決定していることになる。
前回および今回のインターバルにおけるプロセス切替回数は共に3回であるため、前回と今回のインターバルを合わせると、80ms+100ms=180msの期間で合計6回のプロセス切替が行われることになり、単位時間当たりのプロセス切替回数は、6/180=0.0333となる。
一方、次回のインターバル時間の調整を行わず、インターバル時間を100msに固定すると、図9の下段に破線で示すように、次回のインターバルにおける総割り当て時間は前回のインターバルと同じく80msとなる。そのため、前回と今回のインターバルを合わせると、80ms+80ms=160msの期間で合計6回のプロセス切替が行われることになり、単位時間当たりのプロセス切替回数は、6/160=0.0375(>0.333)となる。
上記のように各ワークロードクラスのCPU使用状況に応じて、動的に次回のインターバル時間を調整することにより、単位時間当たりのプロセス切替回数を低減することができる。その結果、プロセス切替のオーバヘッドが削減され、システム全体のスループットが向上する。
しかし、次回のインターバル時間がベースインターバル時間より長くなると、各ワークロードクラスがCPUリソースを割り当てられるまでの待ち時間が長くなるため、応答時間が延びてしまうという副作用が生じる。そのため、調整手段123は、図4の判定ルールおよび図5の計算式1に従い、前回の総割り当て時間がベースインターバルより長い場合には、次回のインターバル時間を前回のインターバル時間よりも短い時間に変更することにより、上記副作用を抑えている。
また、ワークロードクラス数が増大するほどにインターバル内でのプロセス切替回数が増大するため、プロセス切替によるオーバヘッドが増大する。そのため、調整手段123は、図6の条件式に基づいて、プロセス切替によるオーバヘッドが閾値以上となる場合、次回のインターバル時間を更に長くすることにより、スループットの低下を防止している。
以上の説明では、ディスパッチング情報113は、前回のインターバル時間136および前回の総割り当て時間137を記憶するように構成されていた。しかし、ディスパッチング情報113は、直前の複数回分のインターバル時間および総割り当て時間の履歴を記憶するように構成されていてもよい。また調整手段123は、計算式1の右辺における前回のインターバル時間および前回の総割り当て時間として、ディスパッチング情報113に記憶された直前の複数回分のインターバル時間および総割り当て時間の平均値を使用するようにしてもよい。
[第2の実施形態]
図10は、本発明の第2の実施形態に係るCPUリソース管理装置200のブロック図である。図10を参照すると、CPUリソース管理装置200は、記憶装置210と、この記憶装置210に接続された複数のCPU220−0〜220−mとから構成されている。
記憶装置210は、複数のCPU220−0〜220−mで共用されるハードディスクやメモリなどから構成され、CPU220−0〜220−mで実行される各種処理に必要な処理情報およびプログラム214−0〜214−1を記憶するように構成されている。プログラム214−0〜214−1は、CPU220−0〜220−mに読み込まれて実行されることにより各種処理部を実現するプログラムであり、図示しない通信インターフェース部などのデータ入出力機能を介して外部装置(図示せず)や記憶媒体(図示せず)から予め読み込まれて記憶装置210に保存される。記憶装置210に記憶される処理情報には、ワークロード定義211、実行可能プロセスキュー212、および、CPU220−1〜220−mに1対1に対応するm個のディスパッチング情報213−1〜213−mがある。これらは、図1を参照して説明したワークロード定義111、実行可能プロセスキュー112、および、ディスパッチング情報113と同様に構成されている。
CPU220−0は、演算処理装置とその周辺回路とから構成され、記憶装置210からプログラム214−0を読み込んで実行することにより、ハードウェアとプログラム214−0とを協働させて各種処理部を実現するように構成されている。CPU220−0で実現される処理部には、初期化手段221と調整手段223とがある。これらは、図1を参照して説明した初期化手段121、調整手段123と同様に構成されている。即ち、初期化手段221は、ワークロード定義211およびディスパッチング情報213−1〜213−mを初期化するように構成されている。また調整手段223は、ディスパッチング情報213−1〜213−mに記憶された前回のインターバルにおける総割り当て時間およびCPUリソース割り当て打ち切り回数に基づいて次回のインターバル時間およびワークロードクラス毎の最大CPU使用時間を決定してディスパッチング情報213−1〜213−mを更新するように構成されている。
CPU220−1〜220−mは、演算処理装置とその周辺回路とから構成され、記憶装置210〜プログラム214−1を読み込んで実行することにより、ハードウェアとプログラム214−1とを協働させて各種処理部を実現するように構成されている。CPU220−1〜220−mで実現される処理部には、実行制御手段222−1〜222−mがある。これらは、図1を参照して説明した実行制御手段122と同様に構成されている。即ち、実行制御手段222−1〜222−mは、対応するディスパッチング情報213−1〜213−mに従って、実行可能プロセスキュー112にキューイングされている各ワークロードクラスのプロセスを実行するように構成されている。
次に、図8を借用して、本実施形態に係るCPUリソース管理装置200の動作について説明する。
CPUリソース管理装置200は、起動すると、先ず初期化手段221が動作してワークロード定義211および各ディスパッチング情報213−11〜213−mの初期化を行う(ステップS1)。次に、各実行制御手段222−1〜222−mが、対応するディスパッチング情報213−1〜213−mに従って、インターバルを開始し、実行可能プロセスキュー212に格納されたプロセスをCPU220−1〜220−m上で実行する制御を行う(ステップS2)。また何れかの実行制御手段222−i(iは1からmの何れか)によってインターバルが終了する毎に、調整手段223は、可及的速やかに、その実行制御手段222−iに対応するディスパッチング情報213−iに記憶された前回のインターバルの状況(前回の総割り当て時間、前回のCPUリソース割り当て打ち切り回数)に基づいて次回のインターバル時間およびワークロードクラス毎の最大CPU使用時間を調整する(ステップS3)。そして再び、実行制御手段222−iは、可及的速やかに、調整後のインターバル時間およびワークロードクラス毎のCPU使用時間が記憶されたディスパッチング情報213−iに基づくインターバルを開始してプロセスの実行制御を行う(ステップS2)。このステップS2、S3のループは、システムの運用が停止されるまで継続して実行される。
このように本実施形態に係るCPUリソース管理装置200によれば、第1の実施形態に係るCPUリソース管理装置100と同様の理由により、プロセス切替のオーバヘッドが削減され、システム全体のスループットが向上する。
また本実施形態に係るCPUリソース管理装置200によれば、複数のCPU22−1〜220−mが互いに並行して複数の実行制御手段222−1〜222−mを実行するため、単位時間当たりのプロセス実行回数が増大し、システム全体のスループットが向上する。
以上の説明では、CPU220−0は実行制御手段を備えていないが、CPU220−1〜220−m上の実行制御手段と同様な実行制御手段をCPU220−0に備えるようにしてもよい。また以上の説明では、CPU220−1〜220−mは調整手段を備えていないが、CPU220−0上の調整手段と同様な調整手段を各CPU220−1〜220−mに備え、CPU220−i(iは1からmの何れか)は、そのCPU220−i上の実行制御手段の処理が終了したときに、そのCPU220−i上の調整手段が調整処理を行い、その後にそのCPU220−i上の実行制御手段が次のインターバルを開始するように構成してもよい。
[第3の実施形態]
図11は、本発明の第3の実施形態に係るCPUリソース管理装置300のブロック図である。図11を参照すると、CPUリソース管理装置300は、記憶装置310と、この記憶装置310に接続されたプロセッサ320とから構成されている。
記憶装置310は、ワークロード定義311と実行可能プロセスキュー312とディスパッチング情報313とを記憶するように構成されている。ワークロード定義311は、ワークロードクラス毎のCPU使用時間の配分比を表す情報を記憶する。実行可能プロセスキュー312は、何れかのワークロードクラスに属する複数のプロセスを記憶する。ディスパッチング情報313は、ワークロードクラス毎の最大CPU使用時間、ワークロードクラス毎の最大CPU使用時間の和であるインターバル時間、インターバルの開始から終了までに最大CPU使用時間に達したことが原因で行われたCPUリソース割り当ての打ち切り回数、インターバルの開始から終了までの時間である総割り当て時間、ベースインターバル時間を記憶する。
プロセッサ320は、1以上のCPUを含んで構成されている。またプロセッサ320は、実行制御手段321と調整手段322とを備えている。
実行制御手段321は、ディスパッチング情報313に従ってインターバルを開始すると、インターバルの開始後のCPU使用時間が最大CPU使用時間以下であるワークロードクラスに属するプロセスにCPUリソースを割り当てて実行し、インターバルの開始後のCPU使用時間が最大CPU使用時間以下であるワークロードクラスに属するプロセスが存在しなくなった時点でインターバルを終了するように構成されている。また実行制御手段321は、インターバルの開始から終了までに最大CPU使用時間に達したことが原因で行われたCPUリソース割り当ての打ち切り回数と、インターバルの開始から終了までの時間である総割り当て時間とをディスパッチング情報313に記憶するように構成されている。
調整手段322は、ディスパッチング情報313に記憶された総割り当て時間がベースインターバル時間より短く、且つ、ディスパッチング情報313に記憶されたCPUリソース割り当ての打ち切り回数が1以上の場合、ディスパッチング情報313に記憶されたインターバル時間をより長い時間に変更するように構成されている。また調整手段322は、ディスパッチング情報313に記憶されたワークロードクラス毎の最大CPU使用時間を、上記より長い時間に変更した後のインターバル時間をワークロードクラス毎のCPU使用時間の配分比に従って配分して計算したワークロード毎の最大CPU使用時間に変更するように構成されている。また調整手段は、変更後のディスパッチング情報313に従って実行制御手段321に次回のインターバルを開始させるように構成されている。
このように構成されたCPUリソース管理装置300は以下のように動作する。即ち、実行制御手段321は、ディスパッチング情報313に従ってインターバルを開始すると、インターバルの開始後のCPU使用時間が最大CPU使用時間以下であるワークロードクラスに属するプロセスにCPUリソースを割り当てて実行し、インターバルの開始後のCPU使用時間が最大CPU使用時間以下であるワークロードクラスに属するプロセスが存在しなくなった時点でインターバルを終了する。また実行制御手段321は、インターバルの開始から終了までに最大CPU使用時間に達したことが原因で行われたCPUリソース割り当ての打ち切り回数と、インターバルの開始から終了までの時間である総割り当て時間とをディスパッチング情報313に記憶する。
次に調整手段322は、ディスパッチング情報313に記憶された総割り当て時間がベースインターバル時間より短く、且つ、ディスパッチング情報313に記憶されたCPUリソース割り当ての打ち切り回数が1以上の場合、ディスパッチング情報313に記憶されたインターバル時間をより長い時間に変更する。また調整手段322は、ディスパッチング情報313に記憶されたワークロードクラス毎の最大CPU使用時間を、上記より長い時間に変更した後のインターバル時間をワークロードクラス毎のCPU使用時間の配分比に従って配分して計算したワークロード毎の最大CPU使用時間に変更する。また調整手段は、変更後のディスパッチング情報313に従って実行制御手段321に次回のインターバルを開始させる。
以上のように構成され動作するCPUリソース管理装置300によれば、コンピュータシステムのスループットを改善することができる。その理由は、前回のインターバルが、最大CPU使用時間のCPUリソースを必要としないワークロードクラスが存在したことによりベースインターバルよりも短時間で終了し、かつ、最大CPU使用時間以上のCPUリソースを必要としたワークロードクラスが存在していた場合、次回のインターバルを前回のインターバルよりも長い時間に変更し、その変更に合わせてワークロードクラス毎の最大CPU使用時間も変更するため、各ワークロードクラスの負荷が前回と同様であれば、次回の総割り当て時間が前回の総割り当て時間よりも長くなり、単位時間当たりのプロセス切替回数が低減し、その結果、プロセス切替のオーバヘッドが削減されるためである。
以上、上記各実施形態を参照して本発明を説明したが、本発明は、上述した実施形態に限定されるものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解しうる様々な変更をすることができる。
本発明は、予め決められたCPUリソースの利用割合に従って、各ワークロードで使用するCPUリソースの配分を行うCPUリソース管理といった用途に適用できる。
100…CPUリソース管理装置
110…記憶装置
111…ワークロード定義
112…実行可能プロセスキュー
113…ディスパッチング情報
114…プログラム
120…CPU
121…初期化手段
122…実行制御手段
123…調整手段
131…ベースインターバル時間
132…プロセス切替平均時間
133…閾値
134…次回のインターバル時間
135…次回のワークロードクラス毎の最大CPU使用時間
136…前回のインターバル時間
137…前回の総割り当て時間
138…前回のCPUリソース割り当て打ち切り回数
200…CPUリソース管理装置
210…記憶装置
211…ワークロード定義
212…実行可能プロセスキュー
213−1〜213−m…ディスパッチング情報
214−0〜214−1…プログラム
220−0〜220−m…CPU
221…初期化手段
222−1〜222−m…実行制御手段
223…調整手段
300…CPUリソース管理装置
310…記憶装置
311…ワークロード定義
312…実行可能プロセスキュー
313…ディスパッチング情報
320…プロセッサ
321…実行制御手段
322…調整手段

Claims (9)

  1. プロセスを格納する記憶装置と、前記プロセスが実行されるプロセッサと、を備えたCPUリソース管理装置であって、
    前記プロセッサは、
    インターバルを開始すると、CPU使用時間が最大CPU使用時間以下である条件を満たすワークロードクラスに属するプロセスにCPUリソースを割り当てて実行し、前記条件を満たすワークロードクラスに属するプロセスが存在しなくなった時点で前記インターバルを終了し、前記最大CPU使用時間に達したことが原因で行われたCPUリソース割り当ての打ち切り回数と前記インターバルの開始から終了までの時間である総割り当て時間とを記録する実行制御手段と、
    前記総割り当て時間がベースインターバル時間より短く、且つ、前記CPUリソース割り当ての打ち切り回数が1以上の場合、次回のインターバル時間を前回のインターバル時間より長い時間に決定し、且つ、前記次回のインターバル時間とワークロードクラス毎のCPU使用時間の配分比とに基づいて次回のワークロードクラス毎の最大CPU使用時間を決定する調整手段と、
    を備えるCPUリソース管理装置。
  2. 前記調整手段は、前記総割り当て時間がベースインターバル時間より長い場合、次回のインターバル時間を前回のインターバル時間より短い時間に決定し、且つ、前記次回のインターバル時間とワークロードクラス毎のCPU使用時間の配分比とに基づいて次回のワークロードクラス毎の最大CPU使用時間を決定する、
    請求項1に記載のCPUリソース管理装置。
  3. 前記調整手段は、前記総割り当て時間に対する前記ベースインターバル時間の比を前回のインターバル時間に乗じることにより、次回のインターバル時間を計算する、
    請求項1または2に記載のCPUリソース管理装置。
  4. 前記調整手段は、前記総割り当て時間に対する前記ベースインターバル時間の比を前回のインターバル時間に乗じて得られる値を計算し、ベースインターバル時間に対する前記CPUリソース割り当ての打ち切りによるプロセス切替にかかった総時間の割合が閾値を超えていれば、前記値に前記割合を乗じて得られる値をさらに前記閾値で除算した値を、次回のインターバル時間として計算する、
    請求項1または2に記載のCPUリソース管理装置。
  5. プロセスを格納する記憶装置と、前記プロセスが実行されるプロセッサと、を備えたコンピュータが実行するCPUリソース管理方法であって、
    インターバルを開始すると、CPU使用時間が最大CPU使用時間以下である条件を満たすワークロードクラスに属するプロセスにCPUリソースを割り当てて実行し、前記条件を満たすワークロードクラスに属するプロセスが存在しなくなった時点で前記インターバルを終了し、前記最大CPU使用時間に達したことが原因で行われたCPUリソース割り当ての打ち切り回数と前記インターバルの開始から終了までの時間である総割り当て時間とを記録し、
    前記総割り当て時間がベースインターバル時間より短く、且つ、前記CPUリソース割り当ての打ち切り回数が1以上の場合、次回のインターバル時間を前回のインターバル時間より長い時間に決定し、且つ、前記次回のインターバル時間とワークロードクラス毎のCPU使用時間の配分比とに基づいて次回のワークロードクラス毎の最大CPU使用時間を決定する、
    CPUリソース管理方法。
  6. 前記総割り当て時間がベースインターバル時間より長い場合、次回のインターバル時間を前回のインターバル時間より短い時間に決定し、且つ、前記次回のインターバル時間とワークロードクラス毎のCPU使用時間の配分比とに基づいて次回のワークロードクラス毎の最大CPU使用時間を決定する、
    請求項5に記載のCPUリソース管理方法。
  7. 前記総割り当て時間に対する前記ベースインターバル時間の比を前回のインターバル時間に乗じることにより、次回のインターバル時間を計算する、
    請求項5または6に記載のCPUリソース管理方法。
  8. 前記総割り当て時間に対する前記ベースインターバル時間の比を前回のインターバル時間に乗じて得られる値を計算し、ベースインターバル時間に対する前記CPUリソース割り当ての打ち切りによるプロセス切替にかかった総時間の割合が閾値を超えていれば、前記値に前記割合を乗じて得られる値をさらに前記閾値で除算した値を、次回のインターバル時間として計算する、
    請求項5または6に記載のCPUリソース管理方法。
  9. プロセスを格納する記憶装置と、前記プロセスが実行されるプロセッサと、を備えたコンピュータに、
    インターバルを開始すると、CPU使用時間が最大CPU使用時間以下である条件を満たすワークロードクラスに属するプロセスにCPUリソースを割り当てて実行し、前記条件を満たすワークロードクラスに属するプロセスが存在しなくなった時点で前記インターバルを終了し、前記最大CPU使用時間に達したことが原因で行われたCPUリソース割り当ての打ち切り回数と前記インターバルの開始から終了までの時間である総割り当て時間とを記録する処理と、
    前記総割り当て時間がベースインターバル時間より短く、且つ、前記CPUリソース割り当ての打ち切り回数が1以上の場合、次回のインターバル時間を前回のインターバル時間より長い時間に決定し、且つ、前記次回のインターバル時間とワークロードクラス毎のCPU使用時間の配分比とに基づいて次回のワークロードクラス毎の最大CPU使用時間を決定する処理と、
    を行わせるためのプログラム。
JP2019222164A 2019-12-09 2019-12-09 Cpuリソース管理装置 Active JP7355456B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019222164A JP7355456B2 (ja) 2019-12-09 2019-12-09 Cpuリソース管理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019222164A JP7355456B2 (ja) 2019-12-09 2019-12-09 Cpuリソース管理装置

Publications (2)

Publication Number Publication Date
JP2021092904A true JP2021092904A (ja) 2021-06-17
JP7355456B2 JP7355456B2 (ja) 2023-10-03

Family

ID=76312421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019222164A Active JP7355456B2 (ja) 2019-12-09 2019-12-09 Cpuリソース管理装置

Country Status (1)

Country Link
JP (1) JP7355456B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211941A (ja) * 1985-07-10 1987-01-20 Nec Corp 多重処理制御方式
JPH04336334A (ja) * 1991-05-13 1992-11-24 Kobe Nippon Denki Software Kk タイムスライス値設定方式
JPH05241860A (ja) * 1992-02-26 1993-09-21 Kobe Nippon Denki Software Kk タイムスライス最適化方式
JPH08147178A (ja) * 1994-11-24 1996-06-07 Hitachi Ltd 共有資源アクセス方法および共有資源アクセス装置
JP2008225641A (ja) * 2007-03-09 2008-09-25 Nec Corp コンピュータシステム、割り込み制御方法及びプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211941A (ja) * 1985-07-10 1987-01-20 Nec Corp 多重処理制御方式
JPH04336334A (ja) * 1991-05-13 1992-11-24 Kobe Nippon Denki Software Kk タイムスライス値設定方式
JPH05241860A (ja) * 1992-02-26 1993-09-21 Kobe Nippon Denki Software Kk タイムスライス最適化方式
JPH08147178A (ja) * 1994-11-24 1996-06-07 Hitachi Ltd 共有資源アクセス方法および共有資源アクセス装置
JP2008225641A (ja) * 2007-03-09 2008-09-25 Nec Corp コンピュータシステム、割り込み制御方法及びプログラム

Also Published As

Publication number Publication date
JP7355456B2 (ja) 2023-10-03

Similar Documents

Publication Publication Date Title
US6560628B1 (en) Apparatus, method, and recording medium for scheduling execution using time slot data
KR101651871B1 (ko) 멀티코어 시스템 상에서 단위 작업을 할당하는 방법 및 그 장치
US7137115B2 (en) Method for controlling multithreading
US7191446B2 (en) Method for resource management in a real-time embedded system
US20080235695A1 (en) Resource allocation system for jobs, resource allocation method and resource allocation program for jobs
EP2562644A1 (en) Systems and methods for bounding processing times on multiple processing units
KR101553650B1 (ko) 멀티코어 시스템에서의 로드 밸런싱 장치 및 방법
US9037703B1 (en) System and methods for managing system resources on distributed servers
CN111930516B (zh) 一种负载均衡方法及相关装置
KR101392584B1 (ko) 리소스 모니터링을 이용한 동적 데이터 처리 장치 및 그 방법
US7096471B2 (en) Apparatus for resource management in a real-time embedded system
CN111597044A (zh) 任务调度方法、装置、存储介质及电子设备
CN111352735A (zh) 数据加速方法、装置、存储介质及设备
CN111314249B (zh) 一种5g数据转发平面的避免数据包丢失的方法和服务器
US11474868B1 (en) Sharded polling system
US20050066093A1 (en) Real-time processor system and control method
JP4409568B2 (ja) 帯域制御プログラム及びマルチプロセッサシステム
JP7355456B2 (ja) Cpuリソース管理装置
US11275621B2 (en) Device and method for selecting tasks and/or processor cores to execute processing jobs that run a machine
CN114661415A (zh) 调度方法及计算机系统
US20030023660A1 (en) Real-time embedded resource management system
US11294724B2 (en) Shared resource allocation in a multi-threaded microprocessor
JPH0612395A (ja) マルチプロセサシステムにおけるタスク割り付け方法
JP3150114B2 (ja) ディスパッチ装置及びcpuの割り当て方法ならびにディスパッチ・プログラムを格納した記憶媒体
EP1262871A2 (en) Real-time embedded resource management system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230914

R151 Written notification of patent or utility model registration

Ref document number: 7355456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151