JPS6211941A - 多重処理制御方式 - Google Patents

多重処理制御方式

Info

Publication number
JPS6211941A
JPS6211941A JP60151496A JP15149685A JPS6211941A JP S6211941 A JPS6211941 A JP S6211941A JP 60151496 A JP60151496 A JP 60151496A JP 15149685 A JP15149685 A JP 15149685A JP S6211941 A JPS6211941 A JP S6211941A
Authority
JP
Japan
Prior art keywords
time
cpu
group
processing unit
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60151496A
Other languages
English (en)
Inventor
Takeo Hamano
濱野 建男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60151496A priority Critical patent/JPS6211941A/ja
Publication of JPS6211941A publication Critical patent/JPS6211941A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
技術分野 本発明は情報処理装置に於ける多重処理&制御方式に関
するもので、更に詳しくは複数処理のディスパッチング
制御方式に関するものである。 従来技術 従来のディスパッチングw4IIl方式では、システム
全体の処理効率を向上させる目的でシステム全体の動き
の監視、優先順位等の変更を行う。あるいは、各処理に
固定的に定められた優先順位、タイムスライス時間々隔
によってディスパッチングを行う。 従来のディスパッチング制御方式では、システム全体の
負荷状態によって、1つの処理に与えられる中央演算装
置の使用時間の比率が−・定ぐ4I−いため、処理の終
了時刻が予想しにくいという欠点がある。 魚貝の目的 本発明の目的は、特定の処理に対して割り当てられるC
PU (中央演算装置)の使用時間を他の処理の数や特
性に影響されることなく常に一定とするようにした多重
処理制御方式を提供することである。 魚貝Jす1惑 本発明による多重処理制御方式は、情報処理システムに
おいて複数の処理単位を中央演算装置にタイムスライス
方式にて割り当て実行「しめる多重処理制御方式であっ
て、前記処理中117毎に対応して設けられ各処理単位
をタイムスライスにて実行させるためのタイムスライス
時間々隔を記憶する記憶域と、前記処理端子毎に対応し
て設けられ各処理単位が中央演算装置を使用した時間を
積算してこの積算時開を記憶する記憶域と、前配りi埋
単位を複数グループに分割して各グループに対Jる中央
演算装置の使用割り当て比率を予め設定して記憶する割
り当て比率テーブルと、所定時間経過毎に各グループ毎
の中央演算装置の使用時間比率を前記タイム時間々隔及
び積算時間を用いて算出する手段と、グループ毎の前記
使用時間比率の前記比率デープル内の対応グループの割
り当て比率に対する誤差を算出してこの誤差に応じて該
グループ内の各処理単位のタイムスライス上4間々隔を
変更する変更手段とを設
【J1前記処理単位の各々を中
央演算装置の使用時間を積算しつつ前記タイムスライス
時間々隔にて実行せしめる」;うにしたことを特徴とし
ている。 実」1例 次に本発明について図面を参照して説明Jる。 第1図は本発明の一実施例のブロック図であり、中央演
算装置の割り当て単位である△、B、Cの3つのグルー
プを有する処理ファイル1を有し、そのファイル1内に
は、そのグループに属している処理Ta1〜Ta3.T
bl、Tcl 〜Tc2が設けらレテイる。そして各グ
ループのCPU割り当て比率を記憶するテーブル2.経
過時間制御タイマ部3.CPU時間使用比率誤差計篩部
4.タイムスライス間隔変更部5と、各処理をタイムス
ライスで実行するためのタイムスライス制御部6と、各
処理の使用CPU時間を積算する使用CPtJ時間積筒
部7とが設けられている。 各処理は使用CPU時間時間積載領域1〜Sa3,31
+1、Sc1〜Sc2を持っており、各処理の使用CP
 1.J時間は使用CPU時間積算部7によってこの領
域に随時積算されていく。また、各処理はタイムスライ
ス時間々隔値の記憶領域Xa1〜Xa3. Xbl、 
Xc1〜Xc2を持っており、タイムスライス制御部6
はこの値によって各処理をタイムスライスで実行させる
。 CPU割り当て比率テーブル2にはA、 l’3. C
それぞれのグループに対応するCPtJ割り当て比率R
a、 Rb、 Rcが記憶されている。経過時間制御タ
イマ部3は一定時間々隔毎にCPU時間使用比率誤差計
算部4を呼び出す。CPU時間使用比率誤差計算部4で
はすべてのグループで使用したCPU 5一 時間の合計と、各グループ内で使用したCPU時間の合
計により各グループの使用比率を求め、CPU割り当て
比率テーブルの値と比較し、誤差が大きい場合にはグル
ープ毎にタイムスライス間隔変更部5を呼び出す。タイ
ムスライス間隔変更部5′c′は、指定されたグループ
内のすべての処理が持っているタイムスライス間隔値を
増加または減少させる。 次に第1図を使って制御手順の詳細を説明する。 まず、各処理が処理をはじめて開始する時にはタイムス
ライス時間々隔と使用CPU時間積算値が初期化されな
ければならない。グループAの処理Talを例にとると
、以下のように初期化される。 5al=O Xal−乎×皇νm ただし、INTIHEt、t CP U時間使用比率誤
差計算機能が呼び出される時間々隔であり、mはグルー
プ八に属している処理の数である。 初期化が行われた後、各処理はタイムスライス制御部6
.使用CPU時間積算部7を使い、それ−〇 − ぞれ非同期にc p u時間の割り当てを受けて処理を
続けて行く。一方、一定時間が経過すると経過特開制御
タイマ部3によりCP tJ峙特開用比率誤差計計算4
が呼び出される。第2図には本処理内部の制御手順を流
れ図で示す。まず全ての処理の使用CPLJ時間SSを
求める。第1図の値で表せば、5S=Sa、1 +Sa
2 +Sa3 +Sbl −1−3CI +SC2とな
る。次にグループ単位の処理に入り、まずグループの使
用CPU峙間特開剤を行う。第1図の値で表せば、 SN (グル−プA ) −3al +Saj+5a3
SN (グループB)=SbI SN (グル−プC) =Scl +SC2となる。 次に各グループのCP LJ時間使用比率(3N /S
S) X  100 の値を計算し、予め設定されているCPtJ割り当て比
率(第1図のRa、 Rb、 Rc )との誤差を求め
る。 誤差の絶対値が一定値未満であればイのグループに対し
てのCP U割り当ては満足されているので何もしない
。しかし誤差の絶対値が一定値以上であればCPU割り
当てを調整するためにタイムスライス間隔変更部5を呼
び出す。全グループに対して処理が終了すると、すべて
の処理の使用CP(1時間積算値(第1図のSal〜S
c2 )をOにして処理を終わる。 第3図はタイムスライス間隔変更部5内部の制御手順を
流れ図で示したものである。あるグループのタイムスラ
イス間隔の変更が必要な時に呼び出され、グループ内の
すべての処理のタイムスライス間隔値を変更する。変更
はCPU割り当て比率の誤差が正であれば一定値を引き
、誤差が負であれば一定値を加える。第1図で各グルー
プの誤差が次のようであった時、この変更は第4図に示
すように行われる。 uL】浬 以−L説明したように本発明によれば、情報処理装置内
の複数の処理をいくつかのグループに分割し、各グルー
プに予め定められた比率に従って中央処理装置の使用時
間を分配することにより、特定の処理に対して割り当て
られるC P tJ時間を他の処理の数、特性に影響さ
れずに、常に一定であることを保証するという効果があ
る。
【図面の簡単な説明】
第1図は本発明の実施例の全体構成図、第2図はCPU
時間使用比率誤差計篩部4の制御手順の流れ図、第3図
はタイムスライス間隔変更部50制御手順の流れ図、第
4図はタイムスライス間隔変更の例を示す図である。 主要部分の符号の説明 1・・・・・・処理ファイル

Claims (1)

    【特許請求の範囲】
  1. 情報処理システムにおいて複数の処理単位を中央演算装
    置にタイムスライス方式にて割り当て実行せしめる多重
    処理制御方式であつて、前記処理単位毎に対応して設け
    られ各処理単位をタイムスライスにて実行させるための
    タイムスライス時間間隔を記憶する記憶域と、前記処理
    端子毎に対応して設けられ各処理単位が中央演算装置を
    使用した時間を積算してこの積算時間を記憶する記憶域
    と、前記処理単位を複数グループに分割して各グループ
    に対する中央演算装置の使用割り当て比率を予め設定し
    て記憶する割り当て比率テーブルと、所定時間経過毎に
    各グループ毎の中央演算装置の使用時間比率を前記タイ
    ム時間々隔及び積算時間を用いて算出する手段と、グル
    ープ毎の前記使用時間比率の前記比率テーブル内の対応
    グループの割り当て比率に対する誤差を算出してこの誤
    差に応じて該グループ内の各処理単位のタイムスライス
    時間々隔を変更する変更手段とを設け、前記処理単位の
    各々を中央演算装置の使用時間を積算しつつ前記タイム
    スライス時間々隔にて実行せしめるようにしたことを特
    徴とする多重処理制御方式。
JP60151496A 1985-07-10 1985-07-10 多重処理制御方式 Pending JPS6211941A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60151496A JPS6211941A (ja) 1985-07-10 1985-07-10 多重処理制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60151496A JPS6211941A (ja) 1985-07-10 1985-07-10 多重処理制御方式

Publications (1)

Publication Number Publication Date
JPS6211941A true JPS6211941A (ja) 1987-01-20

Family

ID=15519769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60151496A Pending JPS6211941A (ja) 1985-07-10 1985-07-10 多重処理制御方式

Country Status (1)

Country Link
JP (1) JPS6211941A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001525570A (ja) * 1997-12-03 2001-12-11 ストリームコア 幾人かのユーザの間における資源の分担管理用装置
US7036123B2 (en) * 2001-04-25 2006-04-25 Sun Microsystems, Inc. System using fair-share scheduling technique to schedule processes within each processor set based on the number of shares assigned to each process group
JP5376042B2 (ja) * 2010-03-18 2013-12-25 富士通株式会社 マルチコアプロセッサシステム、スレッド切り替え制御方法、およびスレッド切り替え制御プログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001525570A (ja) * 1997-12-03 2001-12-11 ストリームコア 幾人かのユーザの間における資源の分担管理用装置
US7036123B2 (en) * 2001-04-25 2006-04-25 Sun Microsystems, Inc. System using fair-share scheduling technique to schedule processes within each processor set based on the number of shares assigned to each process group
JP5376042B2 (ja) * 2010-03-18 2013-12-25 富士通株式会社 マルチコアプロセッサシステム、スレッド切り替え制御方法、およびスレッド切り替え制御プログラム

Similar Documents

Publication Publication Date Title
JP3588485B2 (ja) プロセススケジューリング方式
US3648253A (en) Program scheduler for processing systems
CN107066332B (zh) 分布式系统及其调度方法和调度装置
JP6799947B2 (ja) スライディングタイムウィンドウを用いてタスクをスケジュール設定するためのシステムおよび方法
So Some heuristics for scheduling jobs on parallel machines with setups
EP0798638A3 (en) Periodic process scheduling method
CN110474852B (zh) 一种带宽调度方法及装置
US7984447B1 (en) Method and apparatus for balancing project shares within job assignment and scheduling
US20090210879A1 (en) Method for distributing computing time in a computer system
CN104079503A (zh) 一种资源分配方法及装置
CA2181099A1 (en) Method and means for scheduling parallel processors
JPS6211941A (ja) 多重処理制御方式
US6434708B1 (en) Programmable timer & methods for scheduling time slices executed by a controller circuit
CN108958942A (zh) 一种分布式系统分配任务方法、调度器和计算机设备
CN108153583A (zh) 任务分配方法及装置、实时计算框架系统
US20020010732A1 (en) Parallel processes run scheduling method and device and computer readable medium having a parallel processes run scheduling program recorded thereon
US8108871B2 (en) Controlling computer resource utilization
CN110413393B (zh) 集群资源管理方法、装置、计算机集群及可读存储介质
JPS63109564A (ja) 多重処理制御方式
Hill Note: Dynamic lot sizing for a finite rate input process
CN112379983A (zh) 基于时间片的嵌入式实时系统负载均衡任务调度算法
JP2667575B2 (ja) タスクスケジューリング方式
Kumaraswamy et al. A Continuous Review of (S—s) Inventory Systems in which Depletion is Due to Demand and Failure of Units
JPS62210546A (ja) ジヨブスケジユ−ル処理方式
Błażewicz et al. Scheduling complete intrees on two uniform processors with communication delays