JPH0319036A - タイムスライスインターバルを使用したダイナミックディスパッチング方式 - Google Patents
タイムスライスインターバルを使用したダイナミックディスパッチング方式Info
- Publication number
- JPH0319036A JPH0319036A JP15435989A JP15435989A JPH0319036A JP H0319036 A JPH0319036 A JP H0319036A JP 15435989 A JP15435989 A JP 15435989A JP 15435989 A JP15435989 A JP 15435989A JP H0319036 A JPH0319036 A JP H0319036A
- Authority
- JP
- Japan
- Prior art keywords
- time
- cpu
- program
- time slice
- slice interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 16
- 238000012544 monitoring process Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理システムのタイムスライスインター
バルを使用したダイナミックディスパッチング方式に関
する。
バルを使用したダイナミックディスパッチング方式に関
する。
１つの電子計算機システムで複数のプログラムを同時に
動作させる場合、各プログラムに均等にＣＰＵを割り当
てる方法として、 ・タイムスライスディスパッチング方式・ダイナミック
ディスパッチング方式 の２つが知られている。
動作させる場合、各プログラムに均等にＣＰＵを割り当
てる方法として、 ・タイムスライスディスパッチング方式・ダイナミック
ディスパッチング方式 の２つが知られている。
タイムスライスディスパッチング方式はＣＰＵを割り当
てるプログラムを一定の時間間隔で切り換えていく方式
である。ダイナミックディスパッチング方式は一定の時
間間隔で各プログラムのＣＰＵ使用時間を調べて、ＣＰ
ＬＩを多く使用しているプログラムはＣＰＵの割り当て
優先度を低くし、少ししかＣＰＵを使用していないプロ
グラムはＣＰＵの′ｌＪ１つ当て優先度を高くするとい
う方式〔発明が解決しようとする課題〕 従来技術のタイムスライスディスパッチング方式では、
プログラムの特性に関係なく一定の時間間隔でＣＰＵの
切り換えを行うため、入出力等により頻繁にＣＰＵの使
用を放棄するプログラムは、結果的にＣＰＵを少ししか
使用できないという問題があった。
てるプログラムを一定の時間間隔で切り換えていく方式
である。ダイナミックディスパッチング方式は一定の時
間間隔で各プログラムのＣＰＵ使用時間を調べて、ＣＰ
ＬＩを多く使用しているプログラムはＣＰＵの割り当て
優先度を低くし、少ししかＣＰＵを使用していないプロ
グラムはＣＰＵの′ｌＪ１つ当て優先度を高くするとい
う方式〔発明が解決しようとする課題〕 従来技術のタイムスライスディスパッチング方式では、
プログラムの特性に関係なく一定の時間間隔でＣＰＵの
切り換えを行うため、入出力等により頻繁にＣＰＵの使
用を放棄するプログラムは、結果的にＣＰＵを少ししか
使用できないという問題があった。
また、ダイナミックディスパッチング方式では、ＣＰＵ
の割り当て優先度が高いプログラムがＣＰＵを使用して
いる間は、ＣＰＵの割り当て優先度の低いプログラムは
ＣＰＵが使用できないという問題があった。
の割り当て優先度が高いプログラムがＣＰＵを使用して
いる間は、ＣＰＵの割り当て優先度の低いプログラムは
ＣＰＵが使用できないという問題があった。
また、これを平均化するためには、各プログラムのＣＰ
Ｕ使用時間の調査を頻繁に行う必要があるが、これを頻
繁に行うとＣＰＵ使用時間の調査を行うためにＣＰＵが
使用されてしまい、本来のプログラムを実行させるため
のＣＰＵ時間が減少してしまうという問題があった。
Ｕ使用時間の調査を頻繁に行う必要があるが、これを頻
繁に行うとＣＰＵ使用時間の調査を行うためにＣＰＵが
使用されてしまい、本来のプログラムを実行させるため
のＣＰＵ時間が減少してしまうという問題があった。
本発明のタイムスライスインターバルを使用したダイナ
ミックディスパッチング方式は、タイムスライスディス
パッチング方式を使用して複数のプログラムを同時に実
行する電子計算機において、前記各プログラムのＣＰＵ
使用時間を定期的に監視するＣＰＵ使用時間監視手段と
、前記各プログラムのＣＰＵ使用時間に応じて前記各プ
ログラムのタイムスライスインターバルを変更するタイ
ムスライスインターバル変更手段とを有して構成されて
いる。
ミックディスパッチング方式は、タイムスライスディス
パッチング方式を使用して複数のプログラムを同時に実
行する電子計算機において、前記各プログラムのＣＰＵ
使用時間を定期的に監視するＣＰＵ使用時間監視手段と
、前記各プログラムのＣＰＵ使用時間に応じて前記各プ
ログラムのタイムスライスインターバルを変更するタイ
ムスライスインターバル変更手段とを有して構成されて
いる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の構成を示す図である。
本実施例は、各プログラムのＣＰＵ使用時間を定期的に
監視するＣＰＵ使用時間監視手段１と、各プログラムの
ＣＰＵ使用時間に応じて各プログラムのタイムスライス
インターバルを変更するタイムスライスインターバル変
更手段２とによって構成されている。
監視するＣＰＵ使用時間監視手段１と、各プログラムの
ＣＰＵ使用時間に応じて各プログラムのタイムスライス
インターバルを変更するタイムスライスインターバル変
更手段２とによって構成されている。
第２図は各プログラムのＣＰＵの割り当てと、タイムス
ライスインターバルの変更の様子とを表した図である。
ライスインターバルの変更の様子とを表した図である。
一般に、−台の電子計算機システムで複数のプログラム
を同時に動作させる場合（マルチプログラミングン、あ
るプログラムが入出力の終了を待ち合わせる等の理由で
ＣＰＵを解放しようとするとき、次にどの命令から実行
するかを示す命令力リンクの内容や、そのプログラムで
使用していたレジスタの内容、或いはそのプログラムが
使用したＣＰＵ時間のデータ等をそのプログラムに対応
する実行状態退避領域に退避させる。そして、次にＣＰ
Ｕを割り当てるプログラムを選択し、選択されたプログ
ラムに対応する実行状態退避領域から命令カウンタ、レ
ジスタ情報を収り出し、それｅ ｆＪＥ元して選択され
たプログラムに制御を渡す。
を同時に動作させる場合（マルチプログラミングン、あ
るプログラムが入出力の終了を待ち合わせる等の理由で
ＣＰＵを解放しようとするとき、次にどの命令から実行
するかを示す命令力リンクの内容や、そのプログラムで
使用していたレジスタの内容、或いはそのプログラムが
使用したＣＰＵ時間のデータ等をそのプログラムに対応
する実行状態退避領域に退避させる。そして、次にＣＰ
Ｕを割り当てるプログラムを選択し、選択されたプログ
ラムに対応する実行状態退避領域から命令カウンタ、レ
ジスタ情報を収り出し、それｅ ｆＪＥ元して選択され
たプログラムに制御を渡す。
更に、タイムスライスディスパッチング方式では、上記
実行状態退避領域にそのプログラムが一度に使用できる
ＣＰＵ時間（タイムスライスインターバル）も保持して
いて、プログラムがその時間だけＣＰＵを使用すると、
強制的にＣＰＵの待ち行列の最後に位置付けられ他のプ
ログラムにＣＵＰが割り当てられる。これが繰り返され
て再び最初のプログラムにＣＰＵが割り当てられた場合
には、そのプログラムは再びタイムスライスインターバ
ル分のＣＰＵが使えるようになる。通常、タイ１１スラ
イスインターバルの値は、プログラム実行中に変わるこ
とはない。また、プログラム間でタイムスライスインタ
ーバルの値か異なることもない。
実行状態退避領域にそのプログラムが一度に使用できる
ＣＰＵ時間（タイムスライスインターバル）も保持して
いて、プログラムがその時間だけＣＰＵを使用すると、
強制的にＣＰＵの待ち行列の最後に位置付けられ他のプ
ログラムにＣＵＰが割り当てられる。これが繰り返され
て再び最初のプログラムにＣＰＵが割り当てられた場合
には、そのプログラムは再びタイムスライスインターバ
ル分のＣＰＵが使えるようになる。通常、タイ１１スラ
イスインターバルの値は、プログラム実行中に変わるこ
とはない。また、プログラム間でタイムスライスインタ
ーバルの値か異なることもない。
本発明のタイムスライスインターバルを使用したダイナ
ミックディスパッチング方式ては、システム中に存在す
るすべてのプログラムの実行状態退避領域にあるＣＰＵ
使用時間を一定間隔でＣＰＵ使用時間監視手段１により
監視して、前回の監視から今回の監視の間に各プログラ
ムが使用したＣＰＵ使用時間を計算する。そして、タイ
ムスライスインターバル変更手段２により、ＣＰｔＪＰ
ｔ時間が大きい場合は短くなるような、小さい場合は長
くなるような変換式を用いてタイムスライスインターバ
ルを求め、それを各々のプログラムに対応する実行状態
退避領域中にあるタイムスライスインターバルの新たな
値として設定する。
ミックディスパッチング方式ては、システム中に存在す
るすべてのプログラムの実行状態退避領域にあるＣＰＵ
使用時間を一定間隔でＣＰＵ使用時間監視手段１により
監視して、前回の監視から今回の監視の間に各プログラ
ムが使用したＣＰＵ使用時間を計算する。そして、タイ
ムスライスインターバル変更手段２により、ＣＰｔＪＰ
ｔ時間が大きい場合は短くなるような、小さい場合は長
くなるような変換式を用いてタイムスライスインターバ
ルを求め、それを各々のプログラムに対応する実行状態
退避領域中にあるタイムスライスインターバルの新たな
値として設定する。
以上説明したように、本発明は、一定の時間間隔で各プ
ログラムのＣＰＵ使用時間を調査することにより、入出
力等により頻繁にＣＰＵの使用を放棄するプログラムに
も均等にＣＰＵを割り当てることができ、また、タイム
スライスインターバルを変更することにより優先度の低
いプログラムにもＣＰＵが割り当てられ、頻繁にＣＰＵ
使用時間の定期監視を行わなくてもすむので、ＣＰＵを
ＣＰＵ使用時間監視のために取られてしまい本来のプロ
グラムを実行する時間が減少することもないという効果
を有する。
ログラムのＣＰＵ使用時間を調査することにより、入出
力等により頻繁にＣＰＵの使用を放棄するプログラムに
も均等にＣＰＵを割り当てることができ、また、タイム
スライスインターバルを変更することにより優先度の低
いプログラムにもＣＰＵが割り当てられ、頻繁にＣＰＵ
使用時間の定期監視を行わなくてもすむので、ＣＰＵを
ＣＰＵ使用時間監視のために取られてしまい本来のプロ
グラムを実行する時間が減少することもないという効果
を有する。
第１図は本発明のタイムスライスインターバルを使用し
たダイナミックディスパッチング方式の構成について示
した図、第２図は各プログラムのＣＰＵの割り当てとタ
イムスライスインターバルの変更の様子を表した図であ
る。 １・・・ＣＰＵ使用時間監視手段、 ２・・・タイムスラ イスインターバル変更手段。
たダイナミックディスパッチング方式の構成について示
した図、第２図は各プログラムのＣＰＵの割り当てとタ
イムスライスインターバルの変更の様子を表した図であ
る。 １・・・ＣＰＵ使用時間監視手段、 ２・・・タイムスラ イスインターバル変更手段。
Claims (1)
- タイムスライスディスパッチング方式を使用して複数の
プログラムを同時に実行する電子計算機において、前記
各プログラムのＣＰＵ使用時間を定期的に監視するＣＰ
Ｕ使用時間監視手段と、前記各プログラムのＣＰＵ使用
時間に応じて前記各プログラムのタイムスライスインタ
ーバルを変更するタイムスライスインターバル変更手段
とを有したことを特徴とするタイムスライスインターバ
ルを使用したダイナミックディスパッチング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15435989A JPH0319036A (ja) | 1989-06-16 | 1989-06-16 | タイムスライスインターバルを使用したダイナミックディスパッチング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15435989A JPH0319036A (ja) | 1989-06-16 | 1989-06-16 | タイムスライスインターバルを使用したダイナミックディスパッチング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319036A true JPH0319036A (ja) | 1991-01-28 |
Family
ID=15582434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15435989A Pending JPH0319036A (ja) | 1989-06-16 | 1989-06-16 | タイムスライスインターバルを使用したダイナミックディスパッチング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319036A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5720699B2 (ja) * | 2011-01-07 | 2015-05-20 | 富士通株式会社 | マルチタスクスケジューリング方法、およびマルチコアプロセッサシステム |
-
1989
- 1989-06-16 JP JP15435989A patent/JPH0319036A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5720699B2 (ja) * | 2011-01-07 | 2015-05-20 | 富士通株式会社 | マルチタスクスケジューリング方法、およびマルチコアプロセッサシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7290259B2 (en) | Virtual computer system with dynamic resource reallocation | |
| US5390329A (en) | Responding to service requests using minimal system-side context in a multiprocessor environment | |
| US7962913B2 (en) | Scheduling threads in a multiprocessor computer | |
| US6078944A (en) | Process management method and system | |
| US7487504B2 (en) | Thread dispatch for multiprocessor computer systems | |
| US9354934B2 (en) | Partitioned shared processor interrupt-intensive task segregator | |
| CN109766168B (zh) | 任务调度方法和装置、存储介质以及计算设备 | |
| JPH06243112A (ja) | マルチプロセッサ装置 | |
| JPH0319036A (ja) | タイムスライスインターバルを使用したダイナミックディスパッチング方式 | |
| JP2001282560A (ja) | 仮想計算機制御方法及びその実施装置並びにその処理プログラムを記録した記録媒体 | |
| JPH0612395A (ja) | マルチプロセサシステムにおけるタスク割り付け方法 | |
| JPH05108380A (ja) | データ処理システム | |
| JPH05324569A (ja) | 割り込み制御方式 | |
| JPH01195562A (ja) | 入出力装置割当て制御方式 | |
| JPH10133889A (ja) | コントローラの制御周期設定方法および装置 | |
| JPS6152761A (ja) | 演算装置 | |
| JPS62279433A (ja) | 動的タスク変更方式 | |
| JPS60181934A (ja) | タスク優先度制御方式 | |
| JPS5971555A (ja) | 計算機性能モニタリング方法 | |
| JPH04340135A (ja) | 複数処理型間のｃｐｕ時間配分率制御方式 | |
| JP2004038715A (ja) | 並列計算処理方法 | |
| JPH01196633A (ja) | タスク制御方式 | |
| JPS6391754A (ja) | メモリサイズ制御方式 | |
| JPS6313218B2 (ja) | ||
| JPH0528120A (ja) | マルチプロセツサ処理方式 |