JPH0528120A - マルチプロセツサ処理方式 - Google Patents
マルチプロセツサ処理方式Info
- Publication number
- JPH0528120A JPH0528120A JP17911391A JP17911391A JPH0528120A JP H0528120 A JPH0528120 A JP H0528120A JP 17911391 A JP17911391 A JP 17911391A JP 17911391 A JP17911391 A JP 17911391A JP H0528120 A JPH0528120 A JP H0528120A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processing
- processors
- multiprocessor
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 資源の有効利用を図り、システムの処理時間
を短縮する。 【構成】 主従関係にある二つのプロセッサ１，２と共
用メモリ２１とを備え、このメモリにロードされたプロ
グラムを上記プロセッサ１，２で分担して実行すること
で複数作業の並列処理を行うマルチプロセッサの処理方
式において、前記プログラムに二つのプロセッサのいず
れもが実行可能のコモンプログラムを含ませ、各々の稼
働状況に応じて各プロセッサ１，２が実行するコモンプ
ログラムの配分を加減することにより、並行処理量がほ
ぼ均等になるようにした。
を短縮する。 【構成】 主従関係にある二つのプロセッサ１，２と共
用メモリ２１とを備え、このメモリにロードされたプロ
グラムを上記プロセッサ１，２で分担して実行すること
で複数作業の並列処理を行うマルチプロセッサの処理方
式において、前記プログラムに二つのプロセッサのいず
れもが実行可能のコモンプログラムを含ませ、各々の稼
働状況に応じて各プロセッサ１，２が実行するコモンプ
ログラムの配分を加減することにより、並行処理量がほ
ぼ均等になるようにした。
Description
【０００１】
【産業上の利用分野】本発明は、ホストプロセッサとロ
ーカルプロセッサという主従関係をもつ二つのプロセッ
サを用い、複数のプログラムをこれらプロセッサで分担
することで複数作業の並列処理を行うマルチプロセッサ
処理方式に関する。
ーカルプロセッサという主従関係をもつ二つのプロセッ
サを用い、複数のプログラムをこれらプロセッサで分担
することで複数作業の並列処理を行うマルチプロセッサ
処理方式に関する。
【０００２】
【従来の技術】負荷分散を目的とするマルチプロセッサ
処理方式では、図３のシステム構成図に示すように、Ｃ
ＰＵ１０とメモリ装置１１とを有するホストプロセッサ
１と、ローカルプロセッサ２とを備え、前者を主、後者
を従として処理内容を階層レベル毎に分割し、同期をと
りながら複数処理を同時に行っている。この場合、処理
内容をブロック毎に並列化して分割する方式もあるが、
処理内容を主従間で分割する点では階層レベル毎に分割
する方式と共通する。
処理方式では、図３のシステム構成図に示すように、Ｃ
ＰＵ１０とメモリ装置１１とを有するホストプロセッサ
１と、ローカルプロセッサ２とを備え、前者を主、後者
を従として処理内容を階層レベル毎に分割し、同期をと
りながら複数処理を同時に行っている。この場合、処理
内容をブロック毎に並列化して分割する方式もあるが、
処理内容を主従間で分割する点では階層レベル毎に分割
する方式と共通する。
【０００３】ローカルプロセッサ２には、ＣＰＵ２１、
ＲＯＭ（Read Only Memory)２２、およびホストプロセ
ッサからもアクセス可能なＲＡＭ（Ｒａｎｄｏｍ Ａｃ
ｃｅｓｓ Ｍｅｍｏｒｙ）２３が設けられ、ＲＯＭ２２
にはＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）やロー
ダ等の基本プログラムが予めロードされている。また、
ＲＡＭ２３にはローカルプロセッサ２による処理用プロ
グラムの外、ホストプロセッサ１からＯＳの拡張部やア
プリケーション等の追加プログラムがロードされ、ハー
ドウエアに依存しない処理についてはある程度のＲＡＭ
２１の共用化が図られている。
ＲＯＭ（Read Only Memory)２２、およびホストプロセ
ッサからもアクセス可能なＲＡＭ（Ｒａｎｄｏｍ Ａｃ
ｃｅｓｓ Ｍｅｍｏｒｙ）２３が設けられ、ＲＯＭ２２
にはＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）やロー
ダ等の基本プログラムが予めロードされている。また、
ＲＡＭ２３にはローカルプロセッサ２による処理用プロ
グラムの外、ホストプロセッサ１からＯＳの拡張部やア
プリケーション等の追加プログラムがロードされ、ハー
ドウエアに依存しない処理についてはある程度のＲＡＭ
２１の共用化が図られている。
【０００４】ところで、ＲＡＭ２１にロードされている
全プログラムのうち、ローカルプロセッサ２のみがアク
セス可能となる物理層（アーキテクチャ）に関する部分
についてはホストプロセッサ１側で実行することができ
ず、また、システム管理用アプリケーションのような上
位階層プログラムについてはローカルプロセッサ２側で
は実行することができない。
全プログラムのうち、ローカルプロセッサ２のみがアク
セス可能となる物理層（アーキテクチャ）に関する部分
についてはホストプロセッサ１側で実行することができ
ず、また、システム管理用アプリケーションのような上
位階層プログラムについてはローカルプロセッサ２側で
は実行することができない。
【０００５】そのため、従来は、ＲＡＭ２１のメモリ空
間をホストプロセッサ１とローカルプロセッサ２との間
で一律のレベルまたはブロックで固定的に分割し、各々
の分担分のみを使用しながら複数処理を行っていた。
間をホストプロセッサ１とローカルプロセッサ２との間
で一律のレベルまたはブロックで固定的に分割し、各々
の分担分のみを使用しながら複数処理を行っていた。
【０００６】図４は従来のマルチプロセッサ処理方式に
よるＲＡＭ２１の分担範囲の一例を示す図であり、例え
ば６層以上はホストプロセッサ１、５層以下はローカル
プロセッサ２で使用する様子を示している。また、図５
は従来の方式による上記分担範囲の実行手順図である。
図５を参照すると、ホストプロセッサ１は他の優先処理
と７、６層の処理とを実行するとともにローカルプロセ
ッサ２に５層以下の処理層の実行を促す。ローカルプロ
セッサ２はこれを受けて５層以下の分担処理層を実行し
ている。
よるＲＡＭ２１の分担範囲の一例を示す図であり、例え
ば６層以上はホストプロセッサ１、５層以下はローカル
プロセッサ２で使用する様子を示している。また、図５
は従来の方式による上記分担範囲の実行手順図である。
図５を参照すると、ホストプロセッサ１は他の優先処理
と７、６層の処理とを実行するとともにローカルプロセ
ッサ２に５層以下の処理層の実行を促す。ローカルプロ
セッサ２はこれを受けて５層以下の分担処理層を実行し
ている。
【０００７】
【発明が解決しようとする課題】しかしながら、ホスト
プロセッサ１及びローカルプロセッサ２の各々の処理量
は、そのときのシステム全体に課される作業内容、程度
に応じてダイナミックに変動する。
プロセッサ１及びローカルプロセッサ２の各々の処理量
は、そのときのシステム全体に課される作業内容、程度
に応じてダイナミックに変動する。
【０００８】従って、ＲＡＭ２１のメモリ空間を一律の
レベル、ブロックで固定的に分割していた従来の方式で
は、ホストプロセッサ１とローカルプロセッサ２のいず
れもが１００［％］稼働の状態にならない場合が多い。
例えば図５において、ホストプロセッサ１が処理すべき
他の優先処理がない場合、その時間帯はホストプロセッ
サ１が稼働していない。そのため、システム全体の処理
時間が長くなり、資源の有効利用が図れない問題があっ
た。
レベル、ブロックで固定的に分割していた従来の方式で
は、ホストプロセッサ１とローカルプロセッサ２のいず
れもが１００［％］稼働の状態にならない場合が多い。
例えば図５において、ホストプロセッサ１が処理すべき
他の優先処理がない場合、その時間帯はホストプロセッ
サ１が稼働していない。そのため、システム全体の処理
時間が長くなり、資源の有効利用が図れない問題があっ
た。
【０００９】この場合、本来ローカルプロセッサ２で処
理すべき内容の一部をホストプロセッサ１で代行させる
ことも考えられるが、その為にはローカルプロセッサ２
にロードするプログラムの内容をホストプロセッサ１側
にも設ける必要があり、メモリ装置１１の容量を増やさ
なければならない問題がある。
理すべき内容の一部をホストプロセッサ１で代行させる
ことも考えられるが、その為にはローカルプロセッサ２
にロードするプログラムの内容をホストプロセッサ１側
にも設ける必要があり、メモリ装置１１の容量を増やさ
なければならない問題がある。
【００１０】一方、データフロー処理等の並列形マルチ
プロセッサシステムでは、各プロセッサという資源の稼
働状況を監視し、稼働率が１００［％］に近づく様に処
理内容を分割する方式があるが、この方式を実行するた
めには、各プロセッサが同一環境、即ち、ハードウエ
ア、ソフトウエア、ＡＬＵ、ＲＡＭ、ＲＯＭ等を持ち、
分割された処理をどのプロセッサで行っても良いという
前提があり、主従関係のプロセッサをもつシステムでは
採用することはできない。
プロセッサシステムでは、各プロセッサという資源の稼
働状況を監視し、稼働率が１００［％］に近づく様に処
理内容を分割する方式があるが、この方式を実行するた
めには、各プロセッサが同一環境、即ち、ハードウエ
ア、ソフトウエア、ＡＬＵ、ＲＡＭ、ＲＯＭ等を持ち、
分割された処理をどのプロセッサで行っても良いという
前提があり、主従関係のプロセッサをもつシステムでは
採用することはできない。
【００１１】本発明はかかる背景のもとに創案されたも
ので、メモリ容量を増やさずに主従関係のプロセッサで
の各処理効率を高め、システム全体の処理時間を短縮す
ることができるマルチプロセッサ処理方式を提供するこ
とを目的とする。
ので、メモリ容量を増やさずに主従関係のプロセッサで
の各処理効率を高め、システム全体の処理時間を短縮す
ることができるマルチプロセッサ処理方式を提供するこ
とを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、主従関係にある二つのプロセッサと、こ
れらプロセッサのいずれもがアクセス可能の共用メモリ
とを備え、該メモリにロードされた複数のプログラムを
各プロセッサで分担して実行することにより複数作業の
並列処理を行うマルチプロセッサ処理方式において、前
記複数のプログラムを前記二つのプロセッサのいずか一
方のみが実行可能なプログラムといずれもが実行可能な
コモンプログラムとで構成し、各プロセッサの稼働状態
を監視してこのコモンプログラムの実行配分を変えるこ
とにより各プロセッサの並列処理量をほぼ均等にしたこ
とを特徴とする。
め、本発明は、主従関係にある二つのプロセッサと、こ
れらプロセッサのいずれもがアクセス可能の共用メモリ
とを備え、該メモリにロードされた複数のプログラムを
各プロセッサで分担して実行することにより複数作業の
並列処理を行うマルチプロセッサ処理方式において、前
記複数のプログラムを前記二つのプロセッサのいずか一
方のみが実行可能なプログラムといずれもが実行可能な
コモンプログラムとで構成し、各プロセッサの稼働状態
を監視してこのコモンプログラムの実行配分を変えるこ
とにより各プロセッサの並列処理量をほぼ均等にしたこ
とを特徴とする。
【００１３】
【作用】本発明のマルチプロセッサ処理方式では、メモ
リを共用するとともに、このメモリにロードされるプロ
グラムにコモンプログラムを含ませ、更に主従関係にあ
る二つのプロセッサの稼働状況を監視しながらコモンプ
ログラムの実行配分を加減する。これにより、メモリ容
量を増やす必要がなく、しかも、一方のプロセッサの処
理量が多いときに他方のプロセッサでこれを代行するの
で、並列処理量がプロセッサ間でほぼ均等になり、処理
効率が高まる。
リを共用するとともに、このメモリにロードされるプロ
グラムにコモンプログラムを含ませ、更に主従関係にあ
る二つのプロセッサの稼働状況を監視しながらコモンプ
ログラムの実行配分を加減する。これにより、メモリ容
量を増やす必要がなく、しかも、一方のプロセッサの処
理量が多いときに他方のプロセッサでこれを代行するの
で、並列処理量がプロセッサ間でほぼ均等になり、処理
効率が高まる。
【００１４】
【実施例】以下、本発明の実施例を図面を参照して説明
する。なお、本発明は、従来のマルチプロセッサ処理方
式を改良したものなので、システム構成は図３に示した
従来のものを使用し、各構成部品については同一符号を
付して説明する。
する。なお、本発明は、従来のマルチプロセッサ処理方
式を改良したものなので、システム構成は図３に示した
従来のものを使用し、各構成部品については同一符号を
付して説明する。
【００１５】図１は、本発明の一実施例に係るマルチプ
ロセッサ処理方式によるＲＡＭ２１の分担範囲の一例を
示す図であり、各処理層のうち例えば６，７層にはホス
トプロセッサ１のみが実行可能のプログラム、５層〜２
層にはホストプロセッサ１とローカルプロセッサ２のい
ずれもが実行可能のコモンプログラム、１層にはローカ
ルプロセッサ２のみが実行可能のプログラムをホストプ
ロセッサ１からロードする。
ロセッサ処理方式によるＲＡＭ２１の分担範囲の一例を
示す図であり、各処理層のうち例えば６，７層にはホス
トプロセッサ１のみが実行可能のプログラム、５層〜２
層にはホストプロセッサ１とローカルプロセッサ２のい
ずれもが実行可能のコモンプログラム、１層にはローカ
ルプロセッサ２のみが実行可能のプログラムをホストプ
ロセッサ１からロードする。
【００１６】このようにすれば、ホストプロセッサ１の
処理範囲は７〜２層、ローカルプロセッサ２の処理範囲
は５〜１層となり、５〜２層は一方のプロセッサの処理
内容を他方のプロセッサに分散できる範囲となる。
処理範囲は７〜２層、ローカルプロセッサ２の処理範囲
は５〜１層となり、５〜２層は一方のプロセッサの処理
内容を他方のプロセッサに分散できる範囲となる。
【００１７】コモンプログラムには好ましくはリエント
ラントプログラム(re-entrant proguram)を用いる。リ
エントラントプログラムは、複数の処理要求を並列して
処理するための目的プログラム形態で、処理の履歴が要
求毎に記憶管理されるため、処理に必要な作業域を処理
タスク毎に確保できるオブジェクト形式が必要となる。
したがってホストプロセッサ１およびローカルプロセッ
サ２では各々同一のオブジェクトコードを実行すること
になるが、このオブジェクトコードはマシンコードのレ
ベルでもインタープリタの中間言語のレベルでも良いの
で、両プロセッサ１，２におけるアーキテクチャの同一
性はさほど問題にならない。
ラントプログラム(re-entrant proguram)を用いる。リ
エントラントプログラムは、複数の処理要求を並列して
処理するための目的プログラム形態で、処理の履歴が要
求毎に記憶管理されるため、処理に必要な作業域を処理
タスク毎に確保できるオブジェクト形式が必要となる。
したがってホストプロセッサ１およびローカルプロセッ
サ２では各々同一のオブジェクトコードを実行すること
になるが、このオブジェクトコードはマシンコードのレ
ベルでもインタープリタの中間言語のレベルでも良いの
で、両プロセッサ１，２におけるアーキテクチャの同一
性はさほど問題にならない。
【００１８】このリエントラントプログラムによれば、
ホストプロセッサ１とローカルプロセッサ２とのいずれ
か一方、又は両プロセッサ１，２で同時に同一処理を実
行することができる。
ホストプロセッサ１とローカルプロセッサ２とのいずれ
か一方、又は両プロセッサ１，２で同時に同一処理を実
行することができる。
【００１９】なお、リエントラントプログラム以外のプ
ログラムを用いる場合は、そのプログラムをどちらか一
方のプロセッサのみが実行し得るようにスケジューリン
グを行う。
ログラムを用いる場合は、そのプログラムをどちらか一
方のプロセッサのみが実行し得るようにスケジューリン
グを行う。
【００２０】本実施例の処理方式では、更に、各プロセ
ッサ１，２の稼働状況を監視する監視手段を設けてい
る。この監視手段は、両プロセッサ１，２のＣＰＵ１
０，２０の負荷状態を監視し、いずれか一方が重負荷で
他方が軽負荷のときは前記コモンプログラムの実行配分
を調整することで両者の処理量を調整するものであり、
通常はホストプロセッサ１側に設けられる。
ッサ１，２の稼働状況を監視する監視手段を設けてい
る。この監視手段は、両プロセッサ１，２のＣＰＵ１
０，２０の負荷状態を監視し、いずれか一方が重負荷で
他方が軽負荷のときは前記コモンプログラムの実行配分
を調整することで両者の処理量を調整するものであり、
通常はホストプロセッサ１側に設けられる。
【００２１】このようにすれば、例えばローカルプロセ
ッサ２の処理量が多く、且つホストプロセッサ１の処理
に余裕があることを監視手段で検出したときは、ローカ
ルプロセッサ２の処理をホストプロセッサ１で代行し、
両者の並列処理量をほぼ均等にすることができる。
ッサ２の処理量が多く、且つホストプロセッサ１の処理
に余裕があることを監視手段で検出したときは、ローカ
ルプロセッサ２の処理をホストプロセッサ１で代行し、
両者の並列処理量をほぼ均等にすることができる。
【００２２】図２は本実施例の処理方式による各処理層
の実行手順の一例を示した図である。図２を参照する
と、ホストプロセッサ１は他の優先処理と例えば７、６
層の処理とを実行するとともにローカルプロセッサ２に
５層以下の処理の実行を促す。ローカルプロセッサ２は
これを受けて５層以下の分担処理を実行する。また、ホ
ストプロセッサ１で他の優先処理を行う必要がなくなっ
た場合は軽負荷となるため、ローカルプロセッサ２に代
わって５層〜２層の処理を行う。
の実行手順の一例を示した図である。図２を参照する
と、ホストプロセッサ１は他の優先処理と例えば７、６
層の処理とを実行するとともにローカルプロセッサ２に
５層以下の処理の実行を促す。ローカルプロセッサ２は
これを受けて５層以下の分担処理を実行する。また、ホ
ストプロセッサ１で他の優先処理を行う必要がなくなっ
た場合は軽負荷となるため、ローカルプロセッサ２に代
わって５層〜２層の処理を行う。
【００２３】これにより、ホストプロセッサ１とローカ
ルプロセッサ２の稼働率が従来の方式に比べて著しく高
まり、システム全体に課される複数作業を効率良く処理
することができる。
ルプロセッサ２の稼働率が従来の方式に比べて著しく高
まり、システム全体に課される複数作業を効率良く処理
することができる。
【００２４】また、ＲＡＭ２１にロードするプログラム
の多くをコモンプログラムにしたので、ホストプロセッ
サ１側のメモリ装置１１の容量を大きくする必要がな
く、資源の有効利用が図れる。
の多くをコモンプログラムにしたので、ホストプロセッ
サ１側のメモリ装置１１の容量を大きくする必要がな
く、資源の有効利用が図れる。
【００２５】
【発明の効果】以上説明してきたように、本発明によれ
ば、主従関係にある二つのプロセッサのいずれもがアク
セス可能のメモリにロードするプログラムを、各プロセ
ッサのいずか一方のみが実行可能なプログラムといずれ
もが実行可能なコモンプログラムとで構成し、各プロセ
ッサの稼働状態を監視することでこのコモンプログラム
の実行配分を変えるようにしたので、各プロセッサの並
列処理量をほぼ均等にすることができるという効果を奏
する。これにより、メモリ容量を増やさずに、主従関係
にあるプロセッサの処理効率を高めることができるマル
チプロセッサ処理方式を提供することができる。
ば、主従関係にある二つのプロセッサのいずれもがアク
セス可能のメモリにロードするプログラムを、各プロセ
ッサのいずか一方のみが実行可能なプログラムといずれ
もが実行可能なコモンプログラムとで構成し、各プロセ
ッサの稼働状態を監視することでこのコモンプログラム
の実行配分を変えるようにしたので、各プロセッサの並
列処理量をほぼ均等にすることができるという効果を奏
する。これにより、メモリ容量を増やさずに、主従関係
にあるプロセッサの処理効率を高めることができるマル
チプロセッサ処理方式を提供することができる。
【図１】本発明の一実施例に係るマルチプロセッサ処理
方式による共用メモリの分担範囲の一例を示す図であ
る。
方式による共用メモリの分担範囲の一例を示す図であ
る。
【図２】図１の分担範囲によるメモリの処理層の実行手
順図である。
順図である。
【図３】マルチプロセッサ処理方式を実行するための一
般的なシステム構成図である。
般的なシステム構成図である。
【図４】従来のマルチプロセッサ処理方式による共用メ
モリの分担範囲の一例を示す図である。
モリの分担範囲の一例を示す図である。
【図５】図４の分担範囲によるメモリの処理層の実行手
順図である。
順図である。
１…ホストプロセッサ、２…ローカルプロセッサ、２１
…ＲＡＭ（共用メモリ）。
…ＲＡＭ（共用メモリ）。
Claims (1)
- 【特許請求の範囲】 【請求項１】 主従関係にある二つのプロセッサと、こ
れらプロセッサのいずれもがアクセス可能の共用メモリ
とを備え、該メモリにロードされた複数のプログラムを
各プロセッサで分担して実行することにより複数作業の
並列処理を行うマルチプロセッサ処理方式において、 前記複数のプログラムを前記二つのプロセッサのいずか
一方のみが実行可能なプログラムといずれもが実行可能
なコモンプログラムとで構成し、各プロセッサの稼働状
態を監視してこのコモンプログラムの実行配分を変える
ことにより各プロセッサの並列処理量をほぼ均等にした
ことを特徴とするマルチプロセッサ処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17911391A JPH0528120A (ja) | 1991-07-19 | 1991-07-19 | マルチプロセツサ処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17911391A JPH0528120A (ja) | 1991-07-19 | 1991-07-19 | マルチプロセツサ処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0528120A true JPH0528120A (ja) | 1993-02-05 |
Family
ID=16060243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17911391A Pending JPH0528120A (ja) | 1991-07-19 | 1991-07-19 | マルチプロセツサ処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0528120A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7299167B2 (en) | 2003-10-23 | 2007-11-20 | Yokogawa Electric Corporation | Function adding system |
| WO2018220702A1 (ja) * | 2017-05-30 | 2018-12-06 | 三菱電機株式会社 | 管理装置、管理方法及び管理プログラム |
-
1991
- 1991-07-19 JP JP17911391A patent/JPH0528120A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7299167B2 (en) | 2003-10-23 | 2007-11-20 | Yokogawa Electric Corporation | Function adding system |
| WO2018220702A1 (ja) * | 2017-05-30 | 2018-12-06 | 三菱電機株式会社 | 管理装置、管理方法及び管理プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7334230B2 (en) | Resource allocation in a NUMA architecture based on separate application specified resource and strength preferences for processor and memory resources | |
| RU2569805C2 (ru) | Виртуальная архитектура неоднородной памяти для виртуальных машин | |
| KR970008524B1 (ko) | 멀티프로세서 시스템의 시스템 자원 할당 제어 방법 | |
| US7748005B2 (en) | System and method for allocating a plurality of resources between a plurality of computing domains | |
| US8893148B2 (en) | Performing setup operations for receiving different amounts of data while processors are performing message passing interface tasks | |
| US6353844B1 (en) | Guaranteeing completion times for batch jobs without static partitioning | |
| CN103440173B (zh) | 一种多核处理器的调度方法和相关装置 | |
| JP4705051B2 (ja) | 計算機システム | |
| CN109564528B (zh) | 分布式计算中计算资源分配的系统和方法 | |
| US20090064165A1 (en) | Method for Hardware Based Dynamic Load Balancing of Message Passing Interface Tasks | |
| TW200404253A (en) | Thread dispatch mechanism and method for multiprocessor computer systems | |
| US20090064166A1 (en) | System and Method for Hardware Based Dynamic Load Balancing of Message Passing Interface Tasks | |
| JP6107801B2 (ja) | 情報処理装置、情報処理システム、タスク処理方法、及び、プログラム | |
| JPH0528120A (ja) | マルチプロセツサ処理方式 | |
| CN112948069A (zh) | 用于运行计算单元的方法 | |
| JP2003084989A (ja) | プライオリティ動的制御方式、プライオリティ動的制御方法およびプライオリティ動的制御用プログラム | |
| JP2009211649A (ja) | キャッシュシステム、その制御方法、及び、プログラム | |
| JPH07234847A (ja) | ジョブのスケジューリング方法 | |
| JP2522388B2 (ja) | タスクの制御方法 | |
| JPH11102349A (ja) | メモリ共有型マルチプロセッサシステムの負荷制御方式 | |
| JPS6152761A (ja) | 演算装置 | |
| JPH0668052A (ja) | ジョブ自動割当機能を有する疎結合マルチプロセッサシステム | |
| JP2003131894A (ja) | コンピュータ環境の資源管理方法 | |
| KR20240140876A (ko) | 스케쥴링 방법, 가상 머신 모니터, 전자 장치 및 저장 매체 | |
| JP2001282555A (ja) | コンピュータシステムのプロセス管理方式 |