JP2610362B2 - 高圧電源制御装置 - Google Patents

高圧電源制御装置

Info

Publication number
JP2610362B2
JP2610362B2 JP2197852A JP19785290A JP2610362B2 JP 2610362 B2 JP2610362 B2 JP 2610362B2 JP 2197852 A JP2197852 A JP 2197852A JP 19785290 A JP19785290 A JP 19785290A JP 2610362 B2 JP2610362 B2 JP 2610362B2
Authority
JP
Japan
Prior art keywords
value
output
reference value
voltage
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2197852A
Other languages
English (en)
Other versions
JPH0487559A (ja
Inventor
淳太郎 奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tec Corp
Original Assignee
Tec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tec Corp filed Critical Tec Corp
Priority to JP2197852A priority Critical patent/JP2610362B2/ja
Priority to KR1019910012946A priority patent/KR960010826B1/ko
Priority to US07/735,300 priority patent/US5202725A/en
Priority to DE69105064T priority patent/DE69105064T2/de
Priority to EP91112533A priority patent/EP0468513B1/en
Publication of JPH0487559A publication Critical patent/JPH0487559A/ja
Application granted granted Critical
Publication of JP2610362B2 publication Critical patent/JP2610362B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33515—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Control Or Security For Electrophotography (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、例えば複写機やレーザプリンタ等において
感光体を有する電子写真機構部に使用される高圧電源制
御装置に関する。
［従来の技術］ 複写機やレーザプリンタ等に使用される電子写真機構
部は、例えば感光体ドラムを備え、この感光体ドラムの
感光体を帯電部で帯電させた後露光部で露光して感光体
上に静電潜像を形成し、その静電潜像に対して現像部に
てトナーを付着させ、そのトナー像を転写部にて転写用
紙に転写させるようになっている。
このような電子写真機構部においては、帯電部におけ
る帯電チャージャや現像部における現像スリーブや転写
部における転写チャージャにそれぞれ高電圧を印加させ
るため高圧電源制御装置が設けられている。
従来、このような高圧電源制御装置としては、第６図
に示すものが知られている。これはスイッチングトラン
ジスタ１のスイッチング動作により帯電用高圧トランス
２に高電圧を発生させその高電圧を帯電チャージャ３に
印加させ、またスイッチングトランジスタ４のスイッチ
ング動作により転写用高圧トランス５に高電圧を発生さ
せその高電圧を転写チャージャ６に印加させ、さらにス
イッチングトランジスタ７のスイッチング動作によりバ
イアス用高圧トランス８に高電圧を発生させその高電圧
を現像スリーブ９に印加させるようにしている。
前記各スイッチングトランジスタ1,4,7はそれぞれ帯
電用PWM（パルス幅変調）制御部10、転写用PWM制御部1
1、バイアス用PWM制御部12からのパルス信号によってス
イッチング制御されるようになっている。
また前記各高圧トランス2,5,8に発生する高電圧変化
をそれぞれモニタ電圧検出回路13,14,15でモニタし、そ
のモニタ出力をそれぞれ帯電用A/D（アナログ／デジタ
ル）変換器16、転写用A/D変換器17、バイアス用A/D変換
器18でA/D変換した後前記帯電用PWM制御部10、転写用PW
M制御部11、バイアス用PWM制御部12に供給するようにな
っている。
前記帯電用PWM制御部10、転写用PWM制御部11、バイア
ス用PWM制御部12にはまたマイクロプロセッサ19から帯
電ON信号と帯電基準値、転写ON信号と転写基準値、バイ
アスON信号とバイアス基準値がそれぞれ入力されるよう
になっている。
前記各PWM制御部10〜12は第７図に示すように演算部2
1、モニタ電圧基準値設定部22、周波数基準値設定部2
3、基準クロック発生器24、この基準クロック発生器24
からの基準クロックをカウントする基準カウンタ25、コ
ンパレータ26,27、フリップフロップ（F/F）28及びタイ
ミングコントローラ29を設け、前記演算部21にA/D変換
器16〜18からのモニタ電圧のデジタル値を入力するとと
もにモニタ電圧基準値設定部22のモニタ電圧基準値を入
力している。なお、モニタ電圧基準値設定部22に対する
モニタ電圧基準値（帯電基準値、転写基準値、バイアス
基準値）の設定はマイクロプロセッサ19により行われる
ようになっている。
前記演算部21は入力されるデジタル値とモニタ電圧基
準値とを比較演算しその差分の加減算された演算出力値
をコンパレータ27に供給するようになっている。
すなわちコンパレータ26にて周波数基準値設定部23か
らの周波数基準値と基準カウンタ25のカウント値を比較
し、カウント値が周波数基準値に一致するとコンパレー
タ26の出力がアクティブとなってフリップフロップ28を
ONする。また基準カウンタ25はこのときクリアされる。
これによりフリップフロップ28からの出力、すなわちPW
M制御部10〜12の出力がハイレベルとなる。
またコンパレータ27にて演算部21からの演算出力値と
基準カウンタ25のカウント値を比較し、カウント値が演
算出力値に一致するとコンパレータ27の出力がアクティ
ブとなってフリップフロップ28をOFFする。これにより
フリップフロップ28からの出力、すなわちPWM制御部10
〜12の出力がローレベルとなる。すなわち演算部21から
の演算出力値はスイッチングトランジスタ1,4,7のスイ
ッチングデューティ比を決めている。
なお、タイミング・コントローラ29はマイクロプロセ
ッサ19からのON信号を入力しA/D変換器16の動作タイミ
ング及び演算部21の動作タイミングを決めている。
この装置においては、マイクロプロセッサ19からの各
ON信号により各PWM制御部10〜12はそれぞれ独自に動作
するようになる。
［発明が解決しようとする課題］ しかしこの従来装置では、PWM制御部及びA/D変換器を
帯電用、転写用、バイアス用と個々に設けているため使
用する回路部品点数が多くなるとともに装置が大形化す
る問題があった。また各PWM制御部が個々に独立して動
作するため各PWM制御部においては動作の休止期間が長
く動作効率が悪かった。
そこで本発明は、１個のPWM制御部及びA/D変換器を複
数の高電圧発生制御に対して共通に使用でき、従って使
用する回路部品点数を少なくできるとともに装置を小形
化でき、しかもPWM制御部の動作効率を向上できる高圧
電源制御装置を提供しようとするものである。
［課題を解決するための手段］ 請求項（１）対応の発明は、複数の高圧トランスを設
け、それぞれスイッチング手段のスイッチング動作によ
り対応する高圧トランスに高電圧を発生させ負荷に印加
させる高圧電源制御装置において、各高圧トランスに発
生する高電圧変化をそれぞれモニタする複数のモニタ電
圧検出回路と、この各モニタ電圧検出回路からのモニタ
電圧を所定のタイミングで順次選択し共通のアナログ／
デジタル変換器に供給するマルチプレクサと、アナログ
／デジタル変換器からのデジタル値と予め設定された基
準値を比較演算するとともにその比較演算結果をフィー
ドバック値と加算して出力値を得る演算部と、この演算
部から出力される各モニタ電圧に対応した演算出力をそ
れぞれラッチするとともにそのラッチした値をフィード
バック値として演算部に供給する複数のラッチ回路と、
基準クロックをカウントする基準カウンタと、各スイッ
チング手段のスイッチング周波数の半分の周波数基準値
を設定した周波数基準値設定部と、この周波数基準値設
定部の周波数基準値及び各ラッチ回路のラッチした値並
びに基準カウンタのカウント値により各スイッチング手
段をスイッチング動作させるデューティ比を制御する出
力制御手段を設け、出力制御手段は、周波数基準値設定
部の周波数基準値に基づいて各スイッチング手段の一部
と残りのON周期を半周期ずらす制御を行うものである。
請求項（２）対応の発明は、請求項（１）対応の発明
において、演算部は演算結果から得られる出力値が所定
の範囲内に無いときエラー信号を出力する構成としたも
のである。
請求項（３）対応の発明は、請求項（１）対応の発明
において、さらにアナログ／デジタル変換器からのデジ
タル値を判断し、そのデジタル値が所定の範囲内に無い
ときエラー信号を出力する手段を設けたものである。
［作用］ このような構成の本発明においては、各高圧トランス
に発生する高電圧変化をそれぞれ個々のモニタ電圧検出
回路でモニタする。そしてこの各モニタ電圧検出回路か
らのモニタ電圧をマルチプレクサにより所定のタイミン
グで順次選択されてアナログ／デジタル変換器に供給さ
れデジタル変換された後演算部に供給される。
演算部では入力されるデジタル値と予め設定された基
準値を比較演算し、さらに比較演算結果をラッチ回路か
らのフィードバック値に加算して出力値を得る。
こうして演算部から出力される各モニタ電圧に対応し
た出力値を複数のラッチ回路により個々にラッチする。
そして予め設定された周波数基準値及び各ラッチ回路
でラッチした値及び基準カウンタのカウント値により各
スイッチング手段のデューティ比を制御する。
［実施例］ 以下、本発明の一実施例を図面を参照して説明する。
なお、本実施例は本発明を電子写真機構部における高圧
発生制御に適用したものについて述べる。
第１図に示すように、スイッチングトランジスタ31の
スイッチング動作により帯電用高圧トランス32に高電圧
を発生させその高電圧を帯電チャージャ33に印加させ、
またスイッチングトランジスタ34のスイッチング動作に
より転写用高圧トランス35に高電圧を発生させその高電
圧を転写チャージャ36に印加させ、さらにスイッチング
トランジスタ37のスイッチング動作によりバイアス用高
圧トランス38に高電圧を発生させその高電圧を現像スリ
ーブ39に印加させるようにしている。
前記各スイッチングトランジスタ31,34,37は共通のPW
M（パルス幅変調）制御部40からのパルス信号によって
スイッチング制御されるようになっている。
また前記各高圧トランス32,35,38に発生する高電圧変
化をそれぞれモニタ電圧検出回路41,42,43でモニタし、
そのモニタ出力をアナログマルチプレクサ44に供給して
いる。
前記アナログマルチプレクサ44は入力される前記各モ
ニタ電圧検出回路41,42,43からのモニタ出力を所定のタ
イミングで順次選択し共通のA/D（アナログ／デジタ
ル）変換器45に供給している。
前記A/D変換器45は入力されるモニタ電圧をデジタル
値に変換し、そのデジタル値を前記PWM制御部40に供給
している。
前記PWM制御部40にはまた、マイクロプロセッサ46か
ら帯電ON信号、転写ON信号、バイアスON信号がそれぞれ
入力されるとともに帯電基準値、転写基準値、バイアス
基準値が書き込みデータとしてそれぞれ入力されるよう
になっている。
前記PWM制御部40は第２図に示すように演算部51、帯
電用基準値設定部52、転写用基準値設定部53、バイアス
用基準値設定部54、周波数基準値設定部55、基準クロッ
ク発生器56、この基準クロック発生器56からの基準クロ
ックをカウントする基準カウンタ57、第１、第２のセレ
クタ58,59、第１、第２、第３のラッチ回路60,61,62、
第１、第２、第３、第４のコンパレータ63,64,65,66、
第１、第２、第３のフリップフロップ（F/F）67,68,6
9、半周期制御回路70及び前記アナログマルチプレクサ4
4、A/D変換器45、演算部51、第１、第２のセレクタ58,5
9、第１、第２、第３のラッチ回路60,61,62をそれぞれ
所定のタイミングで制御するタイミング・コントローラ
71からなり、前記A/D変換器45からのモニタ電圧のデジ
タル値を前記演算部51に供給するとともに、前記マイク
ロプロセッサ46からの帯電ON信号、転写ON信号、バイア
スON信号を前記タイミング・コントローラ71及び前記第
１、第２、第３のフリップフロップ67,68,69のクリア端
子CLに供給している。
前記帯電用基準値設定部52、転写用基準値設定部53、
バイアス用基準値設定部54に対する基準値の設定は前記
マイクロプロセッサ46からの帯電基準値、転写基準値、
バイアス基準値の書き込みデータにより行われるように
なっている。
前記アナログマルチプレクサ44は前記タイミング・コ
ントローラ71からの制御信号により帯電用モニタ電圧、
転写用モニタ電圧、バイアス用モニタ電圧を選択しA/D
変換器45に供給している。
前記第１のセレクタ58は前記タイミング・コントロー
ラ71からの制御信号により前記各ラッチ回路60,61,62の
出力を選択し、フィードバック値として前記演算部51に
供給するようになっている。
前記第２のセレクタ59は前記タイミング・コントロー
ラ71からの制御信号により前記帯電用基準値設定部52、
転写用基準値設定部53、バイアス用基準値設定部54から
の基準値を選択して前記演算部51に供給するようになっ
ている。
前記周波数基準値設定部55からの周波数基準値を前記
演算部51及び第４のコンパレータ66に供給するようにな
っている。
前記演算部51は第３図に示すように、反転回路81、第
１、第２の加算器82,3、「01H」及び「FEH」のデータ発
生回路84、コンパレータ85及びセレクタ86で構成され、
前記A/D変換器45からのデジタル値を前記反転回路81を
介して前記第１の加算器82に供給している。前記第１の
加算器82にはまた前記第２のセレクタ59からの基準値が
入力されるようになっている。
前記第１の加算器82からは８ビットのデータが出力さ
れ、その内の７ビットをアンドゲート87に供給し１ビッ
トをオアゲート88に供給している。
前記「01H」及び「FEH」のデータ発生回路84は前記タ
イミング・コントローラ71に制御され、A/D変換器45か
らのデジタル値が前記第２のセレクタ59からの基準値と
一致するまでは「01H」データを出力し、デジタル値が
基準値を越えると「FEH」データを出力し、そのデータ
を前記アンドゲート87及びオアゲート88に供給するよう
になっている。
前記アンドゲート87及びオアゲート88の出力を前記第
２の加算器83に供給している。前記第２の加算器83には
また前記第１のセレクタ58からのフィードバック値が入
力されるようになっている。
前記第２の加算器83はフィードバック値と前記アンド
ゲート87及びオアゲート88からのデータを加算し、その
加算値を前記セレクタ86及びコンパレータ85に供給して
いる。
前記セレクタ86及びコンパレータ85にはまた前記周波
数基準値設定部55からの周波数基準値が入力されてい
る。
前記コンパレータ85は加算値と周波数基準値を比較
し、加算値が周波数基準値になるまでは前記セレクタ85
に加算値を選択させる信号を出力し、また加算値が周波
数基準値以上になると前記セレクタ86に周波数基準値を
選択させる信号を出力するようになっている。
前記各加算器82,83は加算結果が負になるとキャリー
端子CAからの信号をローレベルにし前記セレクタ86のイ
ネーブル状態を解除するようになっている。これにより
前記セレクタ86は演算出力値をゼロにするようになって
いる。
前記セレクタ86からの出力値は前記演算部51の出力値
で、その出力値を第２図に示すように前記各ラッチ回路
60,61,62に供給している。前記各ラッチ回路60,61,62は
前記タイミング・コントローラ71に制御され、帯電ON時
にはラッチ回路60が出力値をラッチし、転写ON時にはラ
ッチ回路61が出力値をラッチし、かつバイアスON時には
ラッチ回路62が出力値をラッチするようになっている。
前記各ラッチ回路60,61,62がラッチした値を第１、第
２、第３のコンパレータ63,64,65にそれぞれ供給してい
る。前記各コンパレータ63,64,65,66にはまた前記基準
カウンタ57からのカウント値が入力されている。
前記第４のコンパレータ66は周波数基準値設定部55か
らの周波数基準値に基準カウンタ57のカウント値が一致
するとアクディブとなり、その出力を前記基準カウンタ
57のクリア端子CLに供給するとともに半周期制御回路70
に供給している。前記周波数基準値設定部55からの周波
数基準値はトランジスタスイッチング周波数の半分に設
定されており、前記半周期制御回路70により第１、第３
のフリップフロップ67,69のONタイミングと第２のフリ
ップフロップ68のONタイミングを半周期ずらしている。
すなわち前記半周期制御回路70のＱ端子出力を前記第
１、第３のフリップフロップ67,69のON端子に供給し、
端子出力を前記第２のフリップフロップ68のON端子に
供給することによって、帯電及びバイアスのON周期と転
写のON周期を半周期ずらしている。
前記第１、第２、第３のコンパレータはそれぞれラッ
チ回路60,61,62がラッチした値に基準カウンタ57のカウ
ント値が一致するとアクティブとなり、その出力を前記
第１、第２、第３のフリップフロップ67,68,69のOFF端
子に供給している。
そして前記第１、第２、第３のフリップフロップ67,6
8,69から前記各スイッチングトランジスタ31,34,37を駆
動する帯電出力、転写出力、バイアス出力をそれぞれ送
出するようになっている。
なお、前記第１、第２、第３のフリップフロップ67,6
8,69のクリア端子CLにはマイクロプロセッサ46からの帯
電ON信号、転写ON信号及びバイアスON信号がそれぞれ入
力されている。
第４図及び第５図は前記スイッチングトランジスタ3
1,34,37、高圧トランス32,35,38及びモニタ電圧検出回
路41,42,43で構成される具体的回路例を示すもので、第
４図は定電圧制御方式を使用したものであり、第５図は
定電流制御方式を使用したものである。
このような構成の本実施例においては、電源が投入さ
れるとマイクロプロセッサ46は先ず帯電用基準値、転写
用基準値、バイアス用基準値をPWM制御部40の各設定部5
2,53,54にそれぞれ設定する。
この状態でマイクロプロセッサ46から帯電ON信号、転
写ON信号、バイアスON信号のいずれかがタイミング・コ
ントローラ71に入力されるとタイミング・コントローラ
71は動作を開始する。そしてアナログプレクサ44の３つ
の入力アドレスを所定のタイミングで順次切り替える。
このときアドレスが切り替えられる毎にA/D変換器45に
変換要求を行う。
A/D変換器45からのデジタル値は演算部51に供給され
る。出力ON直後はモニタ電圧の出力はゼロなのでA/D変
換されたデジタル値もゼロとなる。そこで出力ON直後は
「01H」及び「FEH」のデータ発生回路84からは「01H」
データが出力され第２の加算器83に供給される。この第
２の加算器83に入力されるフィードバック値も当初はゼ
ロなので、この加算器出力は「01H」となる。
この値「01H」は周波数基準値より小さいのでセレク
タ86は加算器出力を選択する。こうしてセレクタ86は通
常は加算器出力を選択することになる。
一方、タイミング・コントローラ71に制御されて第
１、第２のセレクタ58,59はアナログマルチプレクサ44
の入力アドレス選択に対応した選択を行い、フィードバ
ック値及び基準器を演算部51に供給する。
また各ラッチ回路60,61,62もタイミング・コントロー
ラ71に制御されてアナログマルチプレクサ44の入力アド
レス選択に対応したラッチイネーブル状態となる。
そして第４のコンパレータ66は基準カウンタ57のカウ
ント値が周波数基準値に一致するタイミングでアクティ
ブとなり、これにより第１、第３のフリップフロップ6
7,69が先ずONとなり、半周期後に第２のフリップフロッ
プ68がONとなる。また第４のコンパレータ66がアクティ
ブとなったタイミングで基準カウンタ57はクリアされ
る。
また第１、第２、第３のコンパレータ63,64,65はラッ
チ回路60,61,62がそれぞれラッチした値に基準カウンタ
57のカウント値が一致するとアクティブとなって第１、
第２、第３のフリップフロップ67,68,69をそれぞれOFF
する。
こうして第１のフリップフロップ67のOFFタイミング
によりスイッチングトランジスタ31への帯電出力のデュ
ーティ比が制御され、第２のフリップフロップ68のOFF
タイミングによりスイッチングトランジスタ34への転写
出力のデューティ比が制御され、かつ第３のフリップフ
ロップ69のOFFタイミングによりスイッチングトランジ
スタ37へのバイアス出力のデューティ比が制御される。
周波数基準値により各スイッチングトランジスタ31,3
4,37のスイッチング周期が制御され、かつ演算部51から
の演算出力値により各スイッチングトランジスタ31,34,
37のスイッチングデューティ比が制御されることにな
る。
このように１個のPWM制御部40とA/D変換器45を使用し
て帯電用、転写用、現像バイアス用の高圧発生制御がで
きるので、使用する回路部品点数を少なくできるととも
に装置を小型化を図ることができる。またPWM制御部40
は各高圧発生制御が順次行われるため休止している時間
は少なく動作効率を向上できる。
また、PWM制御部40はスイッチングトランジスタ31,37
のON周期とスイッチングトランジスタ34のON周期を半周
期ずらせるように制御しているので、高圧トランス32,3
8と高圧トランス35の動作をずらすことができ、電源の
許容値を低く抑えることができる。
ところで出力ON当初においてはラッチした値はゼロな
のでデューティ比は基準クロック発生器56からの基準ク
ロックの１クロック分となる。そしてその後デューティ
比は基準クロックの１クロック分ずつ徐々に増加し、や
がてA/D変化されたデジタル値が基準値設定部52,53,54
からの基準値以上になると、データ発生回路84からの出
力が「FEH」データに切り替わる。
これにより第２の加算器83には第１の加算器82からの
出力が入力されるようになる。すなわち基準値とデジタ
ル値との差（２の補数）が第２の加算器83に入力されフ
ィードバック値に加算される。
基準値がデジタル値よりも大きい場合は、その差分フ
ィードバック値が増加した値が新しいデューティ比とな
って出力が増加し、また基準値がデジタル値よりも小さ
い場合は、その差分フィードバック値が減少した値が新
しいデューティ比となって出力が減少する。
またコンパレータ85において加算器83の出力値が周波
数基準値以上になるとセレクタ86は周波数基準値を選択
するように動作する。また各加算器82,83において加算
した結果が負になることがあると、各加算器82,83のキ
ャリー端子CAからキャリー信号が発生し、この結果セレ
クタ86のイネーブル状態が解かれて演算部出力はゼロと
なる。
なお、演算結果がゼロとなったり、あるいは予めデッ
トタイムを設定しておき演算結果がデットタイムとなっ
たときにそれをマイクロプロセッサ46に知らせ、マイク
ロプロセッサ46はそれにより異常を判断して出力を停止
させることもできる。すなわち演算部51において演算結
果得られる出力値が所定の範囲内に無いときエラー信号
を出力させるようにすればよい。
例えば第４図の回路を使用した場合、出力が短絡する
とモニタ電圧がゼロとなるため出力のデューティはデッ
トタイムまで増加することになるので、これをマイクロ
プロセッサ46に知らせることにより出力を停止させるこ
とができる。
また第５図の回路を使用した場合、出力がオープン状
態になると電流が流れずモニタ電圧がゼロとなるため出
力のデューティはデットタイムまで増加することになる
ので、これをマイクロプロセッサ46に知らせることによ
り出力を停止させることができる。
さらにA/D変換器45からのデジタル値を直接エラー検
出用の上限値と下限値とで比較する手段を設け、デジタ
ル値がこの上限値と下限値の範囲内に無いときエラー信
号を出力してマイクロブロセッサ46に知らせるようにし
てもよい。
なお、本実施例は本発明を電子写真機構部における高
圧発生制御に適用したものについて述べたが必ずしもこ
れに限定されるものでないのは勿論である。
［発明の効果］ 以上詳述したように本発明によれば、１個のPWM制御
部及びA/D変換器を複数の高電圧発生制御に対して共通
に使用でき、従って使用する回路部品点数を少なくでき
るとともに装置を小形化でき、また、PWM制御部の動作
効率を向上でき、しかも電源の許容値を低く抑えること
ができる高圧電源制御装置を提供できるものである。
【図面の簡単な説明】
第１図乃至第５図は本発明の一実施例を示すもので、第
１図は全体のブロック図、第２図は第１図におけるPWM
制御部の構成を示すブロック図、第３図は第２図におけ
る演算部の構成を示すブロック図、第４図及び第５図は
スイッチングトランジスタ、高圧トランス及びモニタ電
圧検出回路の具体回路例を示す回路図、第６図及び第７
図は従来例を示すブロック図である。 31,34,37……スイッチングトランジスタ、 32,35,38……高圧トランス、 40……PWM（パルス幅変調）制御部、 41〜43……モニタ電圧検出回路、 44……アナログマルチプレクサ、 45……A/D変換器、 46……マイクロプロセッサ、 51……演算部、 57……基準カウンタ、 60〜62……ラッチ回路、 63〜66……コンパレータ、 67〜69……フリップフロップ、 71……タイミング・コントローラ。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】複数の高圧トランスを設け、それぞれスイ
    ッチング手段のスイッチング動作により対応する高圧ト
    ランスに高電圧を発生させ負荷に印加させる高圧電源制
    御装置において、前記各高圧トランスに発生する高電圧
    変化をそれぞれモニタする複数のモニタ電圧検出回路
    と、この各モニタ電圧検出回路からのモニタ電圧を所定
    のタイミングで順次選択し共通のアナログ／デジタル変
    換器に供給するマルチプレクサと、前記アナログ／デジ
    タル変換器からのデジタル値と予め設定された基準値を
    比較演算するとともにその比較演算結果をフィードバッ
    ク値に加算して出力値を得る演算部と、この演算部から
    出力される各モニタ電圧に対応した演算出力をそれぞれ
    ラッチするとともにそのラッチした値をフィードバック
    値として前記演算部に供給する複数のラッチ回路と、基
    準クロックをカウントする基準カウンタと、前記各スイ
    ッチング手段のスイッチング周波数の半分の周波数基準
    値を設定した周波数基準値設定部と、この周波数基準値
    設定部の周波数基準値及び前記各ラッチ回路のラッチし
    た値並びに前記基準カウンタのカウント値により前記各
    スイッチング手段をスイッチング動作させるデューティ
    比を制御する出力制御手段を設け、前記出力制御手段
    は、前記周波数基準値設定部の周波数基準値に基づいて
    前記各スイッチング手段の一部と残りのON周期を半周期
    ずらす制御を行うことを特徴とする高圧電源制御装置。
  2. 【請求項２】演算部は演算結果から得られる出力値が所
    定の範囲内に無いときエラー信号を出力することを特徴
    とする請求項（１）記載の高圧電源制御装置。
  3. 【請求項３】請求項（１）記載の高圧電源制御装置にお
    いて、アナログ／デジタル変換器からのデジタル値を判
    断し、そのデジタル値が所定の範囲内に無いときエラー
    信号を出力する手段を設けたことを特徴とする高圧電源
    制御装置。
JP2197852A 1990-07-27 1990-07-27 高圧電源制御装置 Expired - Lifetime JP2610362B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2197852A JP2610362B2 (ja) 1990-07-27 1990-07-27 高圧電源制御装置
KR1019910012946A KR960010826B1 (ko) 1990-07-27 1991-07-16 고압전원 제어장치
US07/735,300 US5202725A (en) 1990-07-27 1991-07-24 High voltage power supply control apparatus
DE69105064T DE69105064T2 (de) 1990-07-27 1991-07-25 Hochspannungsleistungsversorgungssteuervorrichtung.
EP91112533A EP0468513B1 (en) 1990-07-27 1991-07-25 High voltage power supply control apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2197852A JP2610362B2 (ja) 1990-07-27 1990-07-27 高圧電源制御装置

Publications (2)

Publication Number Publication Date
JPH0487559A JPH0487559A (ja) 1992-03-19
JP2610362B2 true JP2610362B2 (ja) 1997-05-14

Family

ID=16381410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2197852A Expired - Lifetime JP2610362B2 (ja) 1990-07-27 1990-07-27 高圧電源制御装置

Country Status (5)

Country Link
US (1) US5202725A (ja)
EP (1) EP0468513B1 (ja)
JP (1) JP2610362B2 (ja)
KR (1) KR960010826B1 (ja)
DE (1) DE69105064T2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2690409B2 (ja) * 1991-05-07 1997-12-10 株式会社テック 高圧電源制御装置
JP2749215B2 (ja) * 1991-06-27 1998-05-13 株式会社テック 高圧電源制御装置
US5365316A (en) * 1992-08-20 1994-11-15 Canon Kabushiki Kaisha Electrophotographic image forming apparatus and its high voltage power source device
US5369472A (en) * 1992-12-04 1994-11-29 Xerox Corporation Microprocessor controlled high voltage power supply
JP3459692B2 (ja) * 1994-10-12 2003-10-20 キヤノン株式会社 電源装置
GB9608832D0 (en) * 1996-04-30 1996-07-03 Switched Reluctance Drives Ltd Power factor correction circuit
EP0876704B1 (en) * 1996-11-04 2008-08-27 Nxp B.V. Switched-mode power supply with state information
JP2000011648A (ja) * 1998-06-26 2000-01-14 Mitsubishi Electric Corp 同期型半導体装置
GB0002140D0 (en) * 2000-02-01 2000-03-22 Alstom Improvements in electrical circuits
KR100433551B1 (ko) * 2002-05-27 2004-05-31 삼성전자주식회사 고압 전원 장치
US6906500B2 (en) * 2002-11-14 2005-06-14 Fyre Storm, Inc. Method of operating a switching power converter
US7426123B2 (en) * 2004-07-27 2008-09-16 Silicon Laboratories Inc. Finite state machine digital pulse width modulator for a digitally controlled power supply
US7142140B2 (en) 2004-07-27 2006-11-28 Silicon Laboratories Inc. Auto scanning ADC for DPWM
US7376182B2 (en) * 2004-08-23 2008-05-20 Microchip Technology Incorporated Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers
KR100788684B1 (ko) * 2006-03-03 2007-12-26 삼성전자주식회사 전원 공급 제어장치 및 방법
JP5601030B2 (ja) * 2010-05-27 2014-10-08 横河電機株式会社 定電圧出力装置
KR101622461B1 (ko) * 2014-05-13 2016-05-18 엘에스산전 주식회사 계기용 변압기의 편차 보상 방법
KR101578292B1 (ko) * 2014-05-13 2015-12-16 엘에스산전 주식회사 계기용 변압기의 편차 보상 방법
CN106130392B (zh) * 2016-08-25 2018-06-19 东文高压电源（天津）股份有限公司 一种频率、幅值、功率可调节的高频高压交流电源电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5251824A (en) * 1975-10-23 1977-04-26 Nec Corp Early-time state setting system
US4128771A (en) * 1977-01-07 1978-12-05 Palyn Associates, Inc. Digitally controlled power system
US4290101A (en) * 1977-12-29 1981-09-15 Burroughs Corporation N Phase digital inverter
JPS5935072B2 (ja) * 1978-09-22 1984-08-27 松下電器産業株式会社 バス運行デ−タ収集装置
US4270165A (en) * 1979-04-24 1981-05-26 Qualidyne Systems, Inc. Controller for d.c. current supplied by a plurality of parallel power supplies
JPS6049906B2 (ja) * 1979-05-29 1985-11-05 松下電器産業株式会社 複写機用高圧電源装置
JPS5816497B2 (ja) * 1980-04-14 1983-03-31 パナフアコム株式会社 システム共通部をそなえたデ−タ処理システム
JPS5816497A (ja) * 1981-07-21 1983-01-31 松下電器産業株式会社 加熱器などの制御装置
JPS5976171A (ja) * 1982-10-21 1984-05-01 Nec Corp スイツチング電源
EP0164144B1 (de) * 1984-05-09 1988-06-22 Hasler AG Gleichstrom/Gleichstrom-Wandler
US5045712A (en) * 1985-03-28 1991-09-03 Raytheon Company Synchronized switched mode power supplies
JPS62181669A (ja) * 1986-02-03 1987-08-10 Ricoh Co Ltd 複合電源装置
JPS6412862A (en) * 1987-07-07 1989-01-17 Mitsubishi Electric Corp Dc regulated multiple power supply device
JPH01227966A (ja) * 1988-03-09 1989-09-12 Ricoh Co Ltd 高圧電源
JPH0213038A (ja) * 1988-06-30 1990-01-17 Nec Corp 回線切換装置

Also Published As

Publication number Publication date
EP0468513A3 (en) 1992-04-22
KR960010826B1 (ko) 1996-08-09
DE69105064T2 (de) 1995-05-24
EP0468513B1 (en) 1994-11-09
US5202725A (en) 1993-04-13
EP0468513A2 (en) 1992-01-29
KR920003115A (ko) 1992-02-29
DE69105064D1 (de) 1994-12-15
JPH0487559A (ja) 1992-03-19

Similar Documents

Publication Publication Date Title
JP2610362B2 (ja) 高圧電源制御装置
JP2690409B2 (ja) 高圧電源制御装置
JP2003330251A (ja) 高圧電源装置の保護装置
JP2749215B2 (ja) 高圧電源制御装置
JP2832606B2 (ja) 電源回路の制御装置
JP2020141458A (ja) 電源装置及び画像形成装置
JP2951993B2 (ja) 画像形成装置
JPS63142370A (ja) 残留電位補正方法
JP2821888B2 (ja) 電源回路の制御装置
JP2611287B2 (ja) 電源装置
JP2814253B2 (ja) 制御装置
JPH11285246A (ja) 電子写真プロセス用電源装置
JP2860101B2 (ja) 画像形成装置
JP2002082577A (ja) 高圧電源装置
JP2000066486A (ja) 画像形成装置
JPH0736370Y2 (ja) 高圧電源装置
JPH0527855A (ja) 高圧電源制御装置
JP2003324957A (ja) 電源装置およびその制御方法
JP2802121B2 (ja) 電源装置
JPS63250666A (ja) 画像形成装置
JPH01103447A (ja) 画像形成装置
JP2003169472A (ja) 電源装置
JP2006211843A (ja) Ａ／ｄ変換方法及び複数スイッチング電源の制御方法
JPS63142369A (ja) 感光体電位制御装置
JPH0320973B2 (ja)