JPH01157264A - 電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、可変出力ディジタル電源装置に関し、特に出
力を可変する電源の制御方式に関するものである。

従来技術 例えば、電子写真複写機のような静電記録装置において
は、その記録プロセスのために、複数系統の電源回路を
必要とする。そして、静電記録装置等の複写機で高品位
の記録を行うためには、各電源回路の電圧または電流値
を高精度で設定し、かつそれを安定に維持しなければな
らない。

そこで、従来は、鋸歯状波発生器、基準電圧発生器、ア
ナログ電圧比較器等で構成したパルス幅変調回路（付勢
回路）の出力端に電源回路のパルストランス等を接続し
てＤＣ−ＤＣコンバータ回路を構成し、このような付勢
回路を各電源回路毎にそれぞれ備えている。このため、
電源回路が増えれば増えるほど回路構成が複雑になると
いう不都合があり、しかも外部からのノイズや周囲温度
の影響を受は易く、難しい調整作業を必要とし、また出
力電圧（または電流）が不安定になる恐れがあった・ そこで、特開昭６０−１５３０６１号公報に示されるよ
うな複合電源装置が提案されている。これにおいては、
１つのマイクロコンピュータを用いて、ディジタル制御
で、複数個の電源回路の出力電圧／電流を、それぞれパ
ルス幅制御で目標値に合致させるフィードバック制御を
行なっている。

これによれば、複合電源装置の回路構成が簡単になり、
部品点数が非常に少なくなる。

ところで、ＩＤＣ−ＤＣコンバータにおいては、その大
きさを小さくするためには、パルストランスでの損失が
小さくなるようにパルス幅変調回路のパルス周波数を高
く（例えば、１．０　ｋ　Ｈｚ以上）する必要がある。

しかし、パルスの周波数が高くなると、そのパルスを生
成するマイクロコンピュータ等に許される処理の時間が
非常に短くなり、複数系統の電源を１つのマイクロコン
ピュータで制御するのは難しくなる。

このため本出願人は、複数の電源の各系統毎にハードウ
ェアタイマを備えて、マイクロコンピュータがパルス信
号を生成する処理を直接に行う必要をなくし、１つのマ
イクロコンピュータで複数の電源回路を制御する複合電
源装置（特願昭６１−２１７３７号明細書参照）を提案
した。これによれば、複合電源装置の制御の精度を落と
すことなくパルス幅制御の周波数を高くして、装置を小
型化および高効率化することができる。

上記装置では、一定期間毎に出力電圧／電流と目標値の
差に応じてパルス幅を演算し、出力オンすると、パルス
幅０から徐々にパルス幅を広くし、所定のパルス幅に収
束される。このため、目標値が大きくなると、パルス幅
が収束するまでに時間がかかり、出力オン・オフタイミ
ングの制御が複雑になるという問題があった。

目　　　　　的 本発明の目的は、このような従来の問題を改善し、出力
の設定値が高くなったならなば、パルス幅演算の初期値
を大きくし、出力の立上り時間を短くすることにより、
出力オン・オフタイミング制御を確実に行え、かつ高速
複写を可能とする可変出力ディジタル電源装置を提供す
ることにある。

構　　　成 上記目的を達成させるため１本発明の可変出力ディジタ
ル電源装置は、入力電源をスイッチングする手段と、該
スイッチング手段によりスイッチングされた電源出力を
変換する手段と、該変換された電源出力を検出する手段
と、該検出値をディジタル値に変換する手段とを有する
ディジタル電源装置において、上記出力の目標値を与え
る手段と、該目標値と検出値よりスイッチング条件を演
算する手段と、上記出力とスイッチング条件の初期値を
決める手段と、上記演算の開始を指示する手段とを具備
し、該演算開始時のスイッチング条件の初期値を上記出
力に応じて可変に設定することに特徴がある。

以下、本発明の実施例を、図面により詳細に説明する。

第２図は、本発明の実施例を示す可変出力ディジタル電
源装置の構成図である。これは、電子写真複写機用の電
源装置である。この電源装置は、３個の電源回路、すな
わち、ドライバ回路４と出カニニット７から成る第１の
電源回路、ドライバ回路５と出カニニット８から成る第
２の電源回路およびドライバ回路６と出カニニット９か
ら成る第３の電源回路と、１組の付勢回路（タイマ２と
ゲートＧ□、Ｇ、、Ｇ、から成る）と、１個のマイクロ
コンピュータ１と、１個のアナログスイッチ３と、１組
の電圧加算用の電圧加算用の抵抗（Ｒ１゜Ｒ４）で構成
されている。

第１の電源回路は現像バイアス電源回路であり、負極性
の電圧を発生する。出力電圧は、第１検出手段である分
圧抵抗Ｒ，，，Ｒ，□で分圧されて、電圧加算用の抵抗
Ｒ９に印加される。第２の電源回路はメインチャージャ
電源回路であり、負極性の電圧を発生しこれをメインチ
ャージャ（図示せず）に印加するが、記録濃度をチャー
ジャ電流（感光体荷電量）で設定するために、チャージ
ャ電流を検出する必要がある。そこで出力端に第２検出
手段として電流検出用の抵抗Ｒ□、が接続されている。

この抵抗Ｒ１ｓから正極性の電圧をフィードバック信号
として得るために、抵抗Ｒ工、の右端を機器アースに接
続し、左端より出力電流に比例した正極性の電圧を得て
、これをマイクロコンピュータ１のＡ／Ｄ変換入力ポー
トＡＮ１に印加するようにしている。

第３の電源回路は転写チャージャ（昇圧）電源回路であ
り、負極性の電圧を発生しこれを転写チャージャ（図示
せず）に印加するが、記録紙に与える電荷量をチャージ
ャ電流で設定するために、チャージャ電流を検出する必
要がある。そこで、出力端に電流検出用の抵抗Ｒ１８が
接続されている。この抵抗Ｒ１，から正極性の電圧をフ
ィードバック信号として得るために、抵抗Ｒ１，の右端
を機器アースに接続し、左端より出力電流に比例した正
極性の電圧を得て、これをマイクロコンピュータ１のＡ
／Ｄ変換入力ポートＡＮ２に印加するようにしている。

現像バイアス電源回路のフィードバック信号ＡＢには、
抵抗値が同一の抵抗Ｒ４およびＲ３を介して、正極性の
定電圧ｖｄｄが加算され、両者の和が、マイクロコンピ
ュータ１のＡ／Ｄ変換変換入力ポートウＮ０加される。

正極性の定電圧Ｖｄｄは、抵抗値が同じ抵抗Ｒ□とＲ２
で１／２に分圧されて、第１基準電圧としてアナログス
イッチ３のＢ入力端に印加される。ｖｄｄは第２基準電
圧としてそのままアナログスイッチ３のへ入力端に印加
される。アナログスイッチ３は、マイクロコンピュータ
１の出力ポートＰＡ。

の出力信号のレベルに対応して入力端Ａ（第２基準電圧
）または入力端Ｂ（第１基準電圧）の電圧を出力端Ｘに
出力する。この出力は、マイクロコンピュータ１の基準
電圧入力端Ｖ。ｒｌｌｆに印加される。

マイクロコンピュータ１は、Ａ／Ｄコンバータを内蔵し
ており、現像バイアス電源回路の出力電圧を読むときに
は、アナログスイッチ３に、入力端Ｂの入力（第１基準
電圧）の出力端Ｘへの出力を指示して、入力ポートＡＮ
、の信号のディジタル変換を行う。メインチャージャ電
源回路の出力電流を読むときには、アナログスイッチ３
に、入力端Ａの入力（第２基準電圧）の出力端Ｘへの出
力を指示して、入力ポートＡＮ１の信号のディジタル変
換を行う。転写チャージャ電源回路の出力電流を読むと
きには、アナログスイッチ３に、入力端Ａの入力（第２
基準電圧）の出力端Ｘへの出力を指示して、入力ボート
ＡＮ、の信号のディジタル変換を行う。

マイクロコンピュータ１．タイマ２およびアナログスイ
ッチ３は集積回路である。具体的には、マイクロコンピ
ュータ１は日本電気（株）製のシングルチップマイクロ
プロセッサ「μＰ０７８Ｃ１０Ｊであり、内部に発振回
路、シリアルＩ１０回路、タイマ、イベントカウンタ、
８人力のＡ／Ｄ　（アナログ／ディジタル）コンバータ
、パラレルＩ１０回路、ＲＯＭ、ＲＡＭ等を備えている
。タイマ２はプログラマブルタイマ［μＰＤ８２５３Ｊ
であり、内部に３つの独立したタイマを備えている。ア
ナログスイッチ３は、（株）東芝製のコンプリメンタリ
ペアインバータｒＴｃ４００７Ｊであり、アナログスイ
ッチとして用いる。

この高圧電源装置は、３系統のｔ源を複合して制御する
もので、これに対応して、３つの出カニニット７．８お
よび９を備えている。各出カニニット７．８および９は
トランスを備えており、これらのトランスの二次側は一
次側より高い電圧が発生する。各出カニニット７．８，
９には、１−ランスの二次側の交流を直流に変換するダ
イオード（Ｄ□、Ｄ２．Ｄ３）、平滑コンデンサ（コン
デンサＣＧ。

Ｃ，、Ｃ工。）が備わっている。また、各出方ユニット
７．８．９には、各々の出力レベルを検出するための抵
抗Ｒ工、、Ｒ１□、Ｒ工６．Ｒ０が備わっている。

出カニニット７．８．９の各トランスの一次側に、それ
ぞれドライバ回路４，５，６の出力端子が接続されてい
る。ドライバ回路４，５．６の入力端子には、それぞれ
ゲートＧ１．Ｇ２．Ｇ、の出力端子が接続されている。

各々のゲートＧ、、Ｇ２．Ｇ３の一方の入力端子は、そ
れぞれマイクロコンピュータ１の出力ポートＰＡ０．Ｐ
Ａ１．ＰＡ２に接続されている。また、各ゲートＧ１．
Ｇ２．Ｇ、の他方の入力端子は、それぞれタイマ２のチ
ャネル（＃Ｏ）、（＃ＩＬ（＃２）の出力端子（ＯＵＴ
）に接続されている。タイマ２の全てのクロック入力端
子（ＣＬ　Ｋ）は、マイクロコンピュータ１の出力ポー
トＰＣ４に共通に接続されている。また、タイマ２の全
てのゲート信号入力端子（Ｇ　Ａ　Ｔ　Ｅ　）は、マイ
クロコンピュータ１の出力ポートＰＣ１に共通に接続さ
れている。

各出カニニット７〜９の出力レベルを検出する抵抗Ｒ１
ＰＲ１２＃Ｒ□５ｐＲ１ｓ　から導出されるレベル検出
信号線ＡＢ、ＡＣ，ＡＴは、それぞれマイクロコンピュ
ータ１のアナログ／ディジタル変換を行うアナログ入力
ポートＡＮ、、ＡＮ□、ＡＮ２に接続されている。マイ
クロコンピュータ１のアナログ／ディジタル変換基準電
圧入力端子（Ｖａｒ□）は、アナログスイッチ３の出力
端子（Ｘ、）に接続されている。アナログスイッチ３の
入力端子（Ａ）、（Ｂ）は、それぞれ正の安定化電源ｖ
ｄｄの電圧を分圧する抵抗Ｒ工、Ｒ２の接続点に接続さ
れている。このアナログスイッチ３の制御端子（０）は
、マイクロコンピュータ１の出力ポートＰＡ、に接続さ
れている。また、マイクロコンピュータ１のボートｐｃ
ａ。

ＰＣ工およびＰＣ２は、図示しない電子写真装置本体の
複写プロセス制御用のメインプロセッサのシリアルイン
タフェースの端子ＴＸＤ、ＲＸＤおよびＳＥＬに接続さ
れており、このボートを通してマイクロコンピュータ１
は、現像バイアス電圧目標値（第１目標値）と現像バイ
アス電圧出方タイミングデータ（感光体ドラム同期パル
スＤＣＬＫのカウント値）、メインチャージャ電流目標
値（第２目標値）とメインチャージャ付勢タイミングデ
ータ、および、転写チャージャ電流目標値（第２目標値
）と転写チャージャ付勢タイミングデータ。

付勢タイミング基点を知らせるスタート信号などの制御
データをメインプロセッサから受信する。

マイクロコンピュータ１の割込み端子ｌＮＴ１は、感光
体ドラム同期パルス信号が印加され、マイクロコンピュ
ータ１は、このパルス信号が到来すると割込処理を実行
して同期パルスカウンタをカウトアップし、付勢制御シ
ーケンスのタイミングを判定する。

次に、第２図の可変出力ディジタル電源装置の動作の概
略を説明する。

有機感光体を用いる電子写真装置においては、必要とさ
れる高圧電源は負電圧であり、ここで用いる高圧電源装
置は、出力電圧が全て負電圧である。第２図の複合高圧
電源装置では、出カニニット７．８．９のそれぞれを、
露光前の帯電用電源Ｃ２露光して静電潜像を現像する際
の現像バイアス電源Ｂ、および現像後の転写用電源Ｔと
して用いる。

この３系統の電源を複合してマイクロコンピュータｌで
ディジタル制御する。帯電用電源Ｃおよび転写用電源Ｔ
は定電流出力制御、現像バイアス電源Ｂは定電圧出力制
御のディジタル制御を行う。

このため、これらの電源からの出力状態の検出は、帯電
用電源Ｃおよび転写用電源Ｔからの出力状態の検出が負
荷に直列に入れた抵抗Ｒ，，およびＲｘ　ｓにより、そ
こに流れる出力電流を電圧に変換して検出される。この
検出電圧ＡＣおよびＡＴの極性は正であり、正の検出電
圧として検出されている。

また、現像バイアス電源Ｂからの出力状態の検出は、出
力電圧を抵抗Ｒ１□およびＲ工、により分圧して検出す
るので、現像バイアス電源Ｂの検出電圧ＡＢは負の検出
電圧として検出される。この正の検出電圧ＡＣおよびＡ
Ｔは、マイクロコンピュータ１のアナログ入力ポートＡ
ＮよおよびＡＮ、に直接入力されるが、負の検出電圧Ａ
Ｂは、抵抗Ｒ１゜Ｒ４の抵抗加算回路により正の安定化
電源ｖｄｄからの正電圧を加算し、正の検出電圧として
、マイクロコンピュータ１のアナログ入力ポートＡＮ。

に入力される。

第３図は、第２＠のマイクロコンピュータｌの内部構成
図である。

マイクロコンピュータ１には、基本的な中央処理回路の
他に、シリアルＩ１０ユニット２１２割込みコントロー
ルユニット２２．タイマ２３．タイマイベントカウンタ
２４．アナログ／ディジタル変換ユニット２５．レジス
タユニット２６．プログラムメモリ（ＲＯＭ）２７．デ
ータメモリ　（ＲＡＭ）２８および多数のＩ１０ポート
が備わっている。

第４図は、第３図のアナログ／ディジタル変換ユニット
２５の構成例を示す図である。

アナログ／ディジタル変換ユニット２５は、入六回路３
１．直列抵抗ストリング３２．電圧コンパレータ３３．
コントローラ３４．複数のレジスタ（ＣＲ，〜ＣＲ３）
等で構成され、逐次近似ロジックで動作するようになっ
ている。８本のアナログ入力はチップ上でマルチプレク
スされ、Ａ／ＤチャネルモードレジスタＡＮＭの指定に
より選択される。選択されたアナログ入力は、サンプリ
ング＆ホールド回路３５によりサンプリングされ、電圧
コンパレータ３３の一方の入力となる。電圧コンパレー
タ３３は、アナログ入力と直列抵抗ストリング３２の電
圧タップとの差を増幅する。直列抵抗ストリング３２は
、アナログ／ディジタル変換ユニットのＡ／Ｄ基準電圧
端子Ｃｖａ□、）とＡ／Ｄグランド端子（Ａ　Ｖ　ｍ　
ｓ　）の間に接続され、２端子間を２５６の等価な電圧
ステップにするための２５６個の等価な抵抗で構成され
ている。直列抵抗ストリング３２の電圧タップはタップ
・デコーダにより選択される。このタップ・デコーダは
８ビツトのレジスタＳＡＲによってドライブされる。

レジスタＳＡＲは直列抵抗ストリング３２の電圧タップ
の値がアナログ入力の電圧と一致するように、レジスタ
ＳＡＲの最上位ビット（ＭＳＢ）から１ビツトずつ設定
する。すなわち、Ａ／Ｄ変換スタートと共にレジスタＳ
ＡＨのＭＳＢをセットし、直列抵抗ストリング３２の電
圧タップをＶｅｒ−ｚ／２にして、アナログ入力と比較
する。もし、アナログ入力がＶ−ｒａｆ／２より大きけ
れば、レジスタＳＡＲのＭＳＢをセットしたままとし、
もし、アナログ入力がｖａ□、／２より小さければ、レ
ジスタＳＡＲのＭＳＢをリセットして、ＭＳＢの次の上
位ビットの比較に移る。そして（即ち、ビット７をセッ
トして）直列抵抗ストリング３２の電圧タップを３７４
・Ｖａ□１または１／４・ｖ４□１にして、アナログ入
力と比較を行う。このような比較をレジスタＳＡＲの最
下位ビットまで続ける（バイナリ・サーチ法）。　８ビ
ツトの比較が終了したとき、レジスタＳＡＲは有効なデ
ィジタル値の結果を保持しており、その結果が順次にレ
ジスタＣＲ，−ＣＲ３にラッチ入力される。

マイクロコンピュータ１に内蔵されているアナログ／デ
ィジタル変換ユニット２５は、このように構成され動作
するので、アナログ入力ボートに入力する入力電圧の最
大値に応じて、アナログ／ディジタル変換の基準電圧ｖ
ａｒａｆを与えておけば。

最大の分解能が得られる。

マイクロコンピュータ１は、各電源回路に対して、メイ
ンプロセッサからシリアルインタフェースに接続されて
いる受信ポートＰＣ□を介して与えられている目標値Ｍ
Ｂ（第１目標値）、ＭＣ（第２目標値）、ＭＴ（第２目
標値）、比例ゲインＫＢ、ＫＣ。

ＫＴ等と、前述のようにディジタル変換したフィードバ
ックデータとに基づいて、制御動作を行う。

すなわち、第１．第２．第３の電源回路の出力状態を検
出した検出電圧ＡＢ、ＡＣ，ＡＴをアナログ／ディジタ
ル変換し、これにより得たデータＡ□（ｉ＝０．１．２
）とそれぞれの出力に対する目標値Ｍ工との差をとり、
これにそれぞれの比例ゲインの係数に工を掛け、前の操
作量Ｐ（ｎ−１）に加えたものを新しい操作量Ｐ（ｎ）
とする。即ち、演算式 ％式％ により、操作量を求めて、この操作量Ｐ（ｎ）をマイク
ロコンピュータ１の出力ポートＰＤ、−ＰＤ。

から、タイマ２のデータ入力端子Ｄ０〜Ｄ７へ送り、タ
イマ２が発生するパルスのパルス幅を制御する。

タイマ２は、３つの独立したプログラマブルタイマを有
し、アドレス入力Ａ。、Ａ工によって選択され、マイク
ロコンピュータ１からの操作量がそれぞれにセットされ
て、その操作量に応じたパルス幅のパルス列を出力端子
（○ＵＴ）に出力する。

タイマ２の各タイマは、クロック端子ＣＬＫ、ゲート端
子ＧＡＴＥおよび出力端子ＯＵＴを有しており、クロッ
ク端子ＣＬＫに印加されるクロックパルス【ＣＯ，）を
計数する。計数は、ゲート端子ＧＡＴＥに印加されるト
リガパルス（Ｔ、）に同期して行われる。

第５図は第２図の各信号のタイミングの一例を示す図で
あり、第６図は第２図のマイクロコンピュータ１の動作
タイミングチャートである。第５図（７）ＤＲＶＡＢ、
ＤＲＶＡＣおよびＤＲＶＡＴは、それぞれ、タイマ２の
タイマ＃Ｏ，’＄１および＃２の端子ＯＵＴから出力さ
れる信号である。これらの各信号ＤＲＶＡＢ、ＤＲＶＡ
ＣおよびＤＲＶＡＴがオン（低レベルＬ）になる時間が
、各々のタイマ＃Ｏ，＃１および＃２にセットする値に
応じて変化する。

タイマに印加されるクロックパルスＣＯＤおよびトリガ
パルスＴ０はマイクロコンピュータ１の内部のハードウ
ェアにより発生され、それぞれ、マイクロコンピュータ
１のボートＰＣ５およびＰＣ４から出力される。具体的
には、第５図に示すように、クロックパルスＣｏ０は１
周期が０．６μｓｅｃの内部クロック信号であり、トリ
ガパルスＴ。は、内部のタイマ／イベントカウンタの出
力であり、周期が５１μｓｅｃの信号である。

第５図に示すように、トリガパルスＣＯ０が高レベルＨ
になると、（クロックＴ。の立下りに同期して）各信号
ＤＲＶＡＢ、ＤＲＶＡＣおよびＤＲＶＡＴが低レベルＬ
にセットされ、そのタイミングから各タイマがクロック
Ｔ。の計数を開始し、計数値がタイマ設定値に達すると
その信号が高レベル１■にリセットされる。この動作を
トリガパルスＣＯ０が高レベルＨになる毎に繰り返す。

タイマカラノ各信号ＤＲＶＡＢ、ＤＲＶＡＣおよびＤＲ
ＶＡＴは、マイクロコンピュータ１のボートＰＡ、、Ｐ
Ａ工およびＰＡ、から出力される各電源に対するトリガ
信号（ＴＲＩＧ）と共に、それぞれゲートＧ工、Ｇ２お
よびＧ３に加えられ、ドライバ回路４゜５．６を介して
、出カニニット７．８．９の電圧または電流を制御する
。すなわち、出カニニット７では電圧制御を行い、出カ
ニニット８，９では電流制御を行っている。

第１図は、本発明の実施例を示す可変出力ディジタル電
源装置の可変出力制御部（マイクロコンピュータ）の機
能構成図である。これは、第２図におけるマイクロコン
ピュータ１の可変出力制御機能を示したものである。

第１図において、５１は各電源（Ｂ、Ｃ，Ｔ）の目標値
を格納している目標値テーブル、５２は各電源（Ｂ、Ｃ
，Ｔ）の初期値を格納している初期値テーブル、５３は
出力検出部５７からのアナログデータをディジタルデー
タに変換するＡ／Ｄ変換部、５４は上述のテーブル等を
参照してスイッチング条件を演算する演算部、５５は入
力電源Ｖ□をスイッチングするスイッチング部、５６は
出力を変換する出力変換部、５７は出力変換部５６によ
って変換された出力の検出を行う出力検出部である。

前述のマイクロコンピュータ１は、目標値テーブル５１
．初期値テーブル５２．Ａ／Ｄ変換部５３（第３図また
は第４図に示すＡ／Ｄ変換ユニット２５に対応）、演算
部５４等の機能構成を有している。また、スイッチング
部５５は第２図に示すタイマ２．ゲートＧ、およびドラ
イバ回路に相当する。出力変換部５６および出力検出部
５７は第２図に示す出カニニットに相当する。

第７図（ａ）〜（ｃ）は、初期値テーブル５２の構成例
を示す図である。（ａ）は現像バイアス電源回路の初期
値テーブル、（ｂ）はメインチャージャ電源回路の初期
値テーブル、（ｃ）は転写チャージャ電源回路の初期値
テーブルを示している。ここで、ＡＢＴＩＭ、ＡＣＴＩ
Ｍ、ＡＴＴＩＭはタイマレジスタであり、ＭＢ、ＭＣ，
ＭＴは目標値である。

例えば、目標値ＭＢについて見ると、ＭＢ（１）に対し
ては初期値「１」を与え、ＭＢ（２）に対してはタイマ
レジスタ値ｒ　Ａ　Ｂ　ＴＩ　Ｍ　（１）Ｊを与え、Ｍ
Ｂ（３）に対してはタイマレジスタ値ｒＡＢＴＩＭ（２
）」を与えるようになっている。

第８図は、従来方式における出力電圧と時間の関係を示
す図である。以下、第２図のＢ出力オン時を例として説
明する。

従来方式では、タイマレジスタＡＢＴＩＭの初期値を常
に「０」としていたので、図から明らかなように、出力
電圧を増加すると、立上り時間が増加している。このた
め、最大時間ｔ、を立上り時間として見込み、その分早
めにオン信号をメインプロセッサから送るようにしてい
る。しかし、この方式では、例えば出力電圧■、の時は
Ｄｚ−１１）時間無駄に出力することになり、この間感
光体の劣化等の不具合を生じさせてしまう。そこで、本
実施例では、マイクロコンピュータ１内に初期値テーブ
ル５２を設け、目標値ＭＢ等が変化したときには、それ
に対応させて初期値を設定し直すことにより、時間の無
駄をなくし、高速複写を可能とする。この点について第
９図、第１０図により詳しく説明する。

第９図は、定格入力電圧、定格負荷時のタイマレジスタ
ＡＢＴＩＭの値と出力電圧の関係を示す図である。

タイマレジスタの値が、ＡＢＴＩＭ（１）の時出力電圧
Ｖ１．　Ａ　Ｂ　Ｔ　Ｉ　Ｍ（２）（７）時出力電圧Ｖ
２．ＡＢＴ　Ｉ　Ｍ　（３）の時出力電圧ｖ３となるこ
とを示している。そこで、最初のタイマレジスタの値を
出力電圧ｖ１の時、ＡＢ”ｒＩＭ＝Ｏ，出力電圧Ｖ２の
時、ＡＢＴＩＭ＝ＡＢＴＩＭ（１）、出力電圧ｖ、の時
。

ＡＢＴＩＭ＝ＡＢＴＩＭ（２）とすれば、第１０図の出
力電圧と時間の関係が得られ、立上り時間がいずれの出
力電圧でも時間ｔ１で一定となり、前者のよう・な不具
合もなく、また最少の時間でメインプロセッサのタイミ
ング制御ができるので、高速複写が可能となる。この出
力電圧と初期のタイマレジスタの値の関係は、初期値テ
ーブル５２にに記録されている。これは、出力電圧とタ
イマレジスタの関係より演算で求めることもできる。

以上はＢ出力オンについて説明したが、Ｃ，Ｔ出力につ
いても全く同様に、タイマレジスタの初期値を出力電流
によって変えることにより、同種の効果を得られる。

次に、マイクロコンピュータ１の制御動作を説明する。

第１１図（ａ）〜（ｅ）にマイクロコンピュータ１の制
御動作を示す。

まず、第１１図（ａ）のフローに従ってマイクロコンピ
ュータ１の全体の制御フローを説明する。

電源がオンすると、マイクロコンピュータ１は初期化を
行う。すなわち、まず各種ボート、内部の読み書きメモ
リ、内部の各種レジスタ、タイマ２等を初期状態に設定
する（ステップ１０１）。次にサンプリング用のインタ
ーバルタイマをスタートする（ステップ１０２）。この
タイマはマイクロコンピュータ１の内部タイマ２３（第
３図参照）に備わったタイマであり、タイマレジスタに
は１ｍ５ｅｃが設定され、１ｍ５ｅｃのインターバルタ
イマとして動作する（ステップ１０３）、そして、これ
によって、タイマ割込み要求ＩＮＴＴ（０）が、第６図
に示すように、１　ｍ　ｓｅｃの周期で発生する。

このステップ１０３で、このタイマ割込み要求工Ｎ　Ｔ
　Ｔ　（０）を待ち、タイマ割込みＩＮＴＴ（０）が発
生すると、サンプリング比例演算サブルーチン５ＰＣＡ
Ｌを実行する（ステップ１０４）。このサブルーチン５
ＰＣＡＬを実行し、この結果に異常がなければ（ステッ
プ１ｏ５）、次にトリガレジスタ（ＴＲＩＧ）の内容を
チエツクする。このトリガレジスタ（ＴＲＩＧ）の内容
が「０」でなければ、出力ポートＰＣ４およびＰＯ２に
、それぞれ信号Ｔ０およびＣ００（第５図参照）の出力
を許可する（ステップ１０７）。サブルーチン５ＰＣＡ
Ｌを実行して、その結果に異常があった場合、また、ト
リガレジスタ（ＴＲＩＧ）の内容が「０」ならば、信号
Ｔ０およびＣＯｌ、の出力を停止する（ステップ１０８
）。そして、出力ポートＰＡ、−ＰＡ、にトリガレジス
タ（ＴＲＩＧ）の各ビットを反転した信号を出力しくス
テップ１０９）、前のタイマ割込みチエツクの処理（ス
テップ１０３）に戻り、この処理を繰り返す。

トリガレジスタ（ＴＲＩＧ）の有効ビットは、ｒＯＪ、
ｒｌＪおよび「２」の３ビツトであり、各ビット「０」
、「１」および「２」は、それぞれ、各電源の出力端子
Ｂ、ＣおよびＴの電力出力のオン／オフ状態を示す。つ
まり、各ビットの状態の「１」および「０」が、それぞ
れ、オンおよびオフに対応している。各ビットが「１」
であると、それを反転した「０」（低レベル）がボート
から出力され、それによって、そのビットに対応する系
のスイッチング電源の動作が許可される。

第１１図（ｂ）は、サブルーチン５ＰＣＡＬの処理内容
を示すフローチャートである。以下、第１１図（ｂ）の
フローに従って５ＰＣＡＬの処理動作を説明する。

このサブルーチンは、レジスタ（ＡＤＣＮＴ）の内容に
応じて、次の処理を行う。（ＡＤＣＮＴ）が「０」なら
ば（ステップ１１０）、サブルーチンＣ０ＮＴＢを実行
して（ステップ１１１）、ステップ１１６で（ＡＤＣＮ
Ｔ）をインクリメントする。

また、（ＡＤＣＮＴ）がｒｌＪならば（ステップ１１２
）、サブルーチンＣ０ＮＴＣを実行して（ステップ１１
３）、ステップ１１６に進み、（ＡＤＣＮＴ）をインク
リメントする。そして、（ＡＤＣＮＴ）が「０」および
「１」以外ならば、サブルーチンＣ０ＮＴＴを実行して
（ステップ１１４）、ステップ１１５に進み、（ＡＤＣ
ＮＴ）を「０」にクリアする。つまり、このサブルーチ
ン５ＰＣＡＬは、（ＡＤＣＮＴ）の内容にしたがって、
サブルーチンＣ０ＮＴＢ、Ｃ０ＮＴＣ，Ｃ０ＮＴＴを実
行する。

第１１図（Ｃ）〜（８）は、それぞれの各サブルーチン
Ｃ０ＮＴＢ、Ｃ０ＮＴＣ，Ｃ０ＮＴＴの処理内容を示す
フローチャートである。

まず、第１１図（ｃ）のフローに従ってＣ０ＮＴＢの処
理動作を説明する。

サブルーチンＣ０ＮＴＢでは、目標値ＭＢの変化を調べ
（ステップ２０１）、変化したときは、タイマレジスタ
（Ａ　Ｂ　Ｔ　Ｉ　Ｍ）に第７図（ａ）に示す初期値テ
ーブルから目標値に応じた初期値を入れ（ステップ２０
２）、次の演算を行う。変化しないときは、前回の演算
結果をそのままＡＢＴＩＭとして次の演算を行う。

次に出力ポートＰＡ、を「０」にする（ステップ２０３
）、　　ここでは、アナログスイッチ３のＢ入力端子を
選択し、アナログ／ディジタル変換ユニット２５の基準
電圧端子（Ｖ　ａ□、）に加わる電圧をｖｄｄ／２とす
る。続いてアナログ／ディジタル変換ユニット２５の信
号入力端子として、ボートＡＮｏを選択する（ステップ
２０４）。なお、アナログ／ディジタル変換ユニット２
５は、入力端子の選択処理を行うと、自動的に変換動作
をスタートする。

次に、上記変換によってサンプリングされたデータ（Ａ
ＢＤ）をアキュムレータ（Ａ）にロードする（ステップ
２０５）。この時のサンプリングデータは、アナログ入
力ポートＡＮｏに印加される信号のレベル、すなわち、
出カニニット７の負極性の出力電圧ＡＢを抵抗加算回路
により正電圧ｖｄｄを加算して、かさ上げした電圧レベ
ルを、アナログ／ディジタル変換ユニット２５の基準電
圧端子Ｖユｒ。に印加した電圧ｖｄｄ／２に対応して、
アナログ／ディジタル変換したものであり、出カニニッ
ト７の出力レベルに対応している。なお、アナログ／デ
ィジタル変換処理には約２３０μｓｅｃの時間を要する
。第６図に示すように、変換が終了すると、Ａ／Ｄ変換
割込み要求が発生する。この割込みが発生すると、図示
しないＡ／Ｄ割込みルーチンを実行し、サンプリング結
果、すなわち、変換されたディジタルデータを所定のレ
ジスタにストアする。

次に、ステップ２０６で、アキュムレータ（Ａ）の内容
が予め定めた正常な値の範囲にあるかどうかを、設定し
た最大値ＡＢＭＡＸ、最小値ＡＢＭＩＮにより判定する
。もし、正常な範囲をはずれており、異常ならば、異常
フラグＥＭＧＢＦを「１」にセットする（ステップ２０
７）。正常の場合、アキュムレータ（Ａ）の内容から目
標データＭＢを減算し、その結果、すなわち、目標値と
検出値との誤差をアキュムレータ（Ａ）にストアする（
ステップ２０８）。次に、アキュムレータ（Ａ）の内容
と比例ゲインＫＢとを乗算し、結果をアキュムレータ（
Ａ）にストアする（ステップ２０９）。最後に、アキュ
ムレータ（Ａ）の内容をタイマレジスタ（ＡＢＴＩＭ）
に加算して、タイマレジスタ（ＡＢＴＩＭ）の内容を更
新する（ステップ２１ｏ）。

次に、第１１図（ｄ）のフローに従ってＣ０ＮＴＣの処
理動作を説明する。

サブルーチンＣ０ＮＴＣでは、目標値ＭＣの変化を調べ
（ステップ２１１）、変化したときは、タイマレジスタ
（ＡＣＴＩＭ）に第７図（ｂ）に示す初期値テーブルか
ら目標値に応じた初期値を入れ（ステップ２１２）、次
の演算を行う。変化しないときは、前回の演算結果をそ
のままＡＣＴＩＭとして次の演算を行う。

次に、出力ポートＰＡ、を「１」にする（ステップ２１
３）。ここでは、アナログスイッチ３のＡ入力端子を選
択し、アナログ／ディジタル変換ユニット２５の基準電
圧端子（Ｖｅｒ−ｚ）に加わる電圧をｖｄｄとする。続
いて、アナログ／ディジタル変換ユニット２５の信号入
力端子として、ポートＡＮ１を選択し、アナログ／ディ
ジタル変換ユニット２５をスタートする（ステップ２１
４）。そして、そのアナログ／ディジタル変換によって
サンプリングされたデータ（Ａ　ＣＤ）を７キユムレー
タ（Ａ）にロードする（ステップ２１５）。この時のサ
ンプリングデータは、アナログ入力ポートＡＮ工に印加
される信号ＡＣのレベル、すなわち、出カニニット８の
出力電流に対応する。次に、ステップ２１６で、アキュ
ムレータ（Ａ）の内容が予め定めた正常の値の範囲にあ
るかどうかを、予め設定した最大値ＡＣＭＭＡＸ、最小
値ＡＣＭＭＩＮにより判定する。もし異常ならば、異常
フラグＥＭＧＣＦを「１」にセットする（ステップ２１
７）。

正常の場合、アキュムレータ（Ａ）の内容から目標デー
タＭＣを減算し、その結果、すなわち、目標値と検出値
との誤差をアキュムレータ（Ａ）にストアする（ステッ
プ２１８）。次に、アキュムレータ（Ａ）の内容と比例
ゲインＫＣとを乗算し、その結果をアキュムレータ（Ａ
）にストアする（ステップ２１９）。最後に、ステップ
２２０で、アキュムレータ（Ａ）の内容をタイマレジス
タ（ＡＣＴＩＭ）に加算して、タイマレジスタ（ＡＣＴ
ＩＭ）の内容を更新する。

次に、第１１図（ｅ）のフローに従ってＣ０ＮＴＴの処
理動作を説明する。

サブルーチンＣ０ＮＴＴでは、目標値ＭＴの変化を調べ
（ステップ２２１）、変化したときは、タイマレジスタ
（ＡＣＴＩＭ）に第７図（Ｃ）に示す初期値テーブルか
ら目標値に応じた初期値を入れ（ステップ２２２）、次
の演算を行う。変化しないときは、前回の演算結果をそ
のままＡＣＴＩＭとして次の演算を行う。

次に出力ポートＰＡ、を「１」にする（ステップ２２３
）。ここでは、アナログスイッチ３のＡ入力端子を選択
し、アナログ／ディジタル変換ユニット２５の基準電圧
端子（Ｖａ□ｆ）に加わる電圧をｖｄｄ（第２基準電圧
）とする。続いてアナログ／ディジタル変換ユニット２
５の信号入力端子として。

ポートＡＮ、　を選択し、アナログ／ディジタル変換ユ
ニット２５をスタートする（ステップ２２４）。

そして、そのアナログ／ディジタル変換によってサンプ
リングされたデータ（ＡＴＤ）をアキュムレータ（Ａ）
にロードする（ステップ２２５）。この時のサンプリン
グデータは、アナログ入力ポートＡＮ２　に印加される
信号ＡＴのレベル、すなわち、出カニニット９の出力電
流に対応する。次に、ステップ２２６で、アキュムレー
タ（Ａ）の内容が予め定めた正常な値の範囲にあるかど
うかを、予め設定した最大値ＡＴＭＡＸ、最小値ＡＴＭ
ＩＮにより判定する。もし異常ならば、異常フラグをＥ
ＭＧＴＦを「１」にセットする（ステップ２２７）。

正常の場合、アキュムレータ（Ａ）の内容から目標デー
タＭＴｔｉ−減算し、その結果、すなわち、目標値と検
出値との誤差をアキュムレ−タ（Ａ）にストアする（ス
テップ２２８）。次に、アキュムレータ（Ａ）の内容と
比例ゲインＫＴとを乗算し、その結果をアキュムレータ
（Ａ）にストアする（ステップ２２９）、　　最後に、
ステップ２３０で、アキュムレータ（Ａ）の内容をタイ
マレジスタ（ＡＴＴＩＭ）に加算して、タイマレジスタ
（ＡＴＴＩＭ）の内容を更新する。

このように、サブルーチン５ＰＣＡＬは、タイマ割込み
要求ＩＮＴＴ（０）が発生する毎に、つまりｌ　ｍ５ｅ
ｃ毎に実行され、５ＰＣＡＩ、では、それを実行する毎
に、順次各サブルーチンＣ０ＮＴＢ。

Ｃ０ＮＴＣおよびＣ０ＮＴＴの実行を選択的に行うので
、これらの各サブルーチンＣ０ＮＴＢ、Ｃ０ＮＴＣおよ
びＣ０ＮＴＴは、各々３　ｍ５ｅｃ毎に１回の割合で処
理されることになる。

コノ各サブルーチンＣ０ＮＴＢ、Ｃ０ＮＴＣおよびＣ０
ＮＴＴでは、それぞれに制御する出カニニット７．８お
よび９の出力状態を、アナログ／ディジタル変換し、こ
の変換された値が目標値に近づくように、操作量を演算
する。そして、各電源回路の出カニニット７．８および
９を制御するパ／Ｌ／Ｘ幅信号ＤＲＶＡＢ、ＤＲＶＡＣ
およびＤＲＶＡＴを出力するタイマ２のカウント値ＡＢ
ＴＩＭ。

ＡＣＴＩＭおよびＡＴＴＩＭをセットする。

上記本実施例では、マイクロコンピュータ１による制御
は、比例制御について説明したが、比例微積分制御等に
おいても同様の構成で同一の効果を得られる。

効　　　果 以上説明したように、本発明によれば、出力電圧を可変
する必要がある電源において、立上り時間を短くするこ
とにより高速複写を可能とする。

また、出力電圧の立上り時間を出力電圧が変っても一定
にできるので、システムの制御が確実になり、感光体の
劣化等の不具合がなくなる。さらに、システムのタイミ
ング制御が容易になる。

【図面の簡単な説明】

第１図は本発明の実施例を示す可変出力ディジタル電源
装置の可変出力制御部（マイクロコンピュータ）の機能
構成図、第２図は本発明の実施例を示す電子写真装置用
の高圧電源装置の具体的回路構成図、第３図は第２図に
おけるマイクロコンピュータの内部構成図、第４図は第
３図のマイクロコンピュータ内のアナログ／ディジタル
変換ユニットの概略構成図、第５図は第２図の各信吐の
タイミングの一例を示す図、第６図は第２図のマイクロ
コンピュータの概略動作タイミングチャート、第７図は
第１図における初期値テーブルの構成例を示す図、第８
図は従来方式による出力電圧と時間の関係を示す図、第
９図は定格入力電圧。 定格負荷時のタイマレジスタの値と出力電圧の関係を示
す図、第１０図は出力電圧と時間の関係を示す図、第１
１図（ａ）〜（ｅ）は第２図におけるマイクロコンピュ
ータの概略動作を示すフローチャートである。 にマイクロコンピュータ、２：タイマ、３：アナログス
イッチ（基準電圧発生回路）、４，５゜６：ドライバ回
路、７，８，９：出カニニット、２５：アナログ／ディ
ジタル変換ユニット、Ｇ□。 Ｇ、、Ｇ３：ゲート、Ｒ，、Ｒ，：抵抗加算回路（極性
補正手段）、Ｒ□、Ｒ２：抵抗分圧回路、■１．：正の
電力供給電源、Ｖｄｄ：正の安定化電源、Ｒ□１゜Ｒ０
２＝電圧分電圧抗（第１検出手段）、Ｒ１，、Ｒ工、：
電流検出抵抗（第２検出手段）。 〉　　　　　Φ 第　　　７　　　図 （ａ） 第　　８　　図 出力電圧 第　　　９　　　図 出力電圧 第　　　１０　　　図 出力電圧 第　　　１１　　図（ａ） 第　　１１　　図（ｂ） 第　　　１１　　　図Ｃｏ） 第　　　１１　　図（ｄ）

Claims (1)

【特許請求の範囲】
1. （１）入力電源をスイッチングする手段と、該スイッチ
   ング手段によりスイッチングされた電源出力を変換する
   手段と、該変換された電源出力を検出する手段と、該検
   出値をディジタル値に変換する手段とを有するディジタ
   ル電源装置において、上記出力の目標値を与える手段と
   、該目標値と検出値よりスイッチング条件を演算する手
   段と、上記出力とスイッチング条件の初期値を決める手
   段と、上記演算の開始を指示する手段とを具備し、該演
   算開始時のスイッチング条件の初期値を上記出力に応じ
   て可変に設定することを特徴とする可変出力ディジタル
   電源装置。