JPS6288430A - アナログ・デイジタル変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、特に多数でない場合のアナログ入力信号を
、例えばＣＰＵ等を利用してディジタルデータに変換す
るアナログ・ディジタル変換装置に関する。

［背景技術］ 複数アナログデータを例えばコンピュータ等をゞ利用し
た電子的な制御装置に対して入力させる場合には、上記
複数のアナログデータをマルチプレクサに対して供給設
定する。そして、このマルチプレクサにおいて上記制御
装置内で発生される指令に対応して入力アナログデータ
の１つを順次選択し、この選択されたアナログデータを
ディジタルデータに変換して入力データとして順次取り
込むようにしている。

このアナログデータをディジタルデータに変換する手段
としては、例えば定電流によって入力されたアナログ電
圧値と一致するまでコンデンサを充電し、その充電時間
がアナログ入力電圧に比例することに着目して、その充
電時間をＣＰＵによって測定するようにしたものが知ら
れている。そして、その測定時間に対応するデータを入
力ディジタルデータとして取り込ませるようにするもの
である。

しかし、上記マルチプレクサを使用するものは、入力ア
ナログデータのチャンネル数が多く且つ１つの変換回路
によって処理する場合には有効なものであるが、チャン
ネル数がそれ程多くなく、少数のアナログ入力信号をデ
ィジタルデータに変換する場合には、その構成が必要以
上に複雑化するものである。

［発明が解決しようとする問題点］ この発明は上記のような点に鑑みなされたもので、特に
少数のアナログ入力をディジタルデータに変換して取り
込む場合に効果的に使用されるようにし、例えばＣＰＵ
等を利用して簡単な入力装置として使用されるようにす
るアナログ・ディジタル変換装置を提供しようとするも
のである。

［問題点を解決するための手段］ すなわち、この発明に係るアナログ・ディジタル変換装
置は、第１の時刻で起動され定電流によってランプ容量
を充電するようにした定電流回路を備え、上記ランプ容
量の充電電圧をそれぞれアナログ入力電圧の供給設定さ
れる複数の比較回路に対して、それぞれ比較電圧として
供給する。そして、この比較電圧が入力アナログ電圧よ
り高くなった状態で上記比較回路から出力が発生される
ようにするものであり、この比較出力の発生される第２
の時刻と上記第１の時刻との時間幅に基づきディジタル
データが形成されるようにしている。

この場合、上記複数の比較回路はその１つのみが作動状
態に設定されるもので、他の比較回路にあってはその比
較動作か禁止設定されるようになっている。

［作用］ 上記のようなアナログ・ディジタル変換装置にあっては
、それぞれアナログ入力電圧が供給設定された複数の比
較回路に対して、例えばＣＰＵからの指令によって第１
の時刻で定電流によって充電開始されるランプ容量の充
電電圧が供給され、上記入力電圧と比較されるようにな
っている。この場合、上記複数の比較回路の１つがＣＰ
Ｕからの指令によって順次選択されるようになるもので
あり、その選択された比較回路から、ランプ容量の充電
電圧が入力アナログ電圧を越える第２の時刻で出力信号
を発生するようになる。したがって、この第２の時刻と
上記第１の時刻との時間間隔が入力電圧に対応するよう
になるものであり、上記時間間隔を表現する数値が入力
アナログデータに対応するディジタルデータとなるもの
である。すなわち、１つのランプ容量を充電制御する１
つの定電流回路と、複数のアナログ入力信号の供給段−
５一 定される複数の比較回路によってこのアナログ・ディジ
タル変換装置が構成されるものであり、特に入力アナロ
グデータ数の少ない場合に効果的に使用されるようにな
るものである。

［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明する。

第１図はその構成を示すもので、例えば第１および第２
の２つのアナログ入力Ａｎｔ、Ａｎ２が設定される場合
にあっては、この入力信号それぞれが供給設定されるよ
うにする第１および第２の比較回路１１１および１１２
を備える。そして、さらに基準設定用として第３の比較
回路１１３が設定されているもので、この第３の比較回
路１１３に対しては、基準電圧が供給設定されている。

この比較回路１１１〜１１３に対しては、ランプ容量１
２の充電電圧信号が比較電圧として供給設定されている
ものであり、その各比較回路１１１−１１３にあっては
、このランプ容量１２の端子電圧が入力電圧を越える状
態で出力信号が立下がるようになっている。そして、こ
の比較回路ｉｌｌ〜１１３のそれぞれ出力はオープンコ
レクタに構成され、その出力信号はワイアードオアによ
って一括し、ＣＰＵ１８に対して入力信号として供給さ
れるようになっている。

ＣＰＵ１３にあっては、ディジタル変換指令の発生され
る第１の時刻ｔ１に対応して定電流発生回路１４に指令
を与えるもので、この定電流発生回路１４にあっては、
上記時刻ｔ１より上記ランプ容量１２を定電流によって
充電開始させるようにする。

また、上記ＣＰＵ１３は禁止制御回路１５を構成するト
ランジスタ１５１〜１５３に対しても指令信号を与える
。このトランジスタ１５１〜１５３は、上記比較回路１
１１〜１１３にそれぞれ対応するように設定されている
もので、そのオン状態で比較回路１１１〜１１３それぞ
れの入力信号レベルを電圧ｖｃｃに設定する。この場合
、この電圧ＶＣＣは上記比較回路１１１〜１１３の出力
かオープンの状態とされるように、ランプ容量１２の充
電電圧の上限値量」二の状態に設定されるもので、この
Ｖｃｃが入力に供給される状態では、その比較回路から
出力信号が発生されないように禁止制御されるものであ
る。

ここで、第３の比較回路１１３は基準電流発生回路１４
から発生される基準電流、さらにランプ容量１２の容量
のばらつきを補正するために使用されるもので、第１の
時刻ｔ１より定電流発生回路１４からの定電流で充電さ
れるランプ容量１２の電圧Ｖ。

が、第３の比較回路１１３に供給される基準電圧値に一
致する電圧まで充電される時間間隔をＣＰＵ１３で観測
し、その時間間隔と所定の基準時間間隔との差から補正
値が算出されるようにしているものである。

上記のように構成されるアナログ・ディジタル変換装置
にあって、ＣＰＵ１３の端子Ｐ２〜Ｐ４からの出力信号
によって、禁止制御回路１５のトランジスタ１５１〜１
５３の１つが順次オフ状態に制御され、残りのトランジ
スタはオン状態に設定されるようにするものである。す
なわち、比較回路１１１〜１１３の中の１つのみが、順
次入力アナログデータとランプ容量１２の端子電圧との
比較動作の可能状態に設定されるものである。

例えば、アナログ入力信号Ａｎｔをディジタル信号に変
換する場合には、まずＣＰＵ１３の端子Ｐ３およびＰ４
がローレベルとされて、トランジスタ１５２．１５３が
オン状態に設定される。すなわち、第２および第３の比
較回路１１２．１１Ｂの出力がオープン状態に設定され
るようにする。

このような状態で、ＣＰＵ１３のＰ５からの出力信号が
第２図で示すように立上がるものであり、この信号の立
上がりに対応して基準電流発生回路１４が起動され、ラ
ンプ容量１２を定電流によって充電するようになる。一
方、ＣＰＵ１３にあってはこの充電開始時刻を第１の時
刻ｔ１として記憶するようになる。ランプ容量１２は定
電流によって充電されるようになるものであるため、そ
の端子電圧Ｖｏは第２図で示されるように時間の経過と
共に上昇する。この場合、充電電圧の上昇速度は、定電
流によって充電制御されるものであるため一定である。

そして、このランプ容量１２の端子電圧Ｖｏが、この比
較回路１１１に入力されるアナログ電圧値Ａｎｔに一致
する状態となるまで上昇すると、比較回路１１１の出力
信号が反転され、ＣＰＵ１３の端子ＰＩに対する入力信
号が第２図で示すように反転する。そして、ＣＰＵ１３
ではこの入力ＰＬの反転した時刻を第２の時刻ｔ２とし
て記憶するもので、このＣＰＵ１３ではこの時刻ｔ１と
前記記憶された第１の時刻ｔｌとの時間間隔Ｔを、例え
ばクロック信号を計数することによって計測し、アナロ
グ入力電圧Ａｎｌに比例したディジタルデータを得るよ
うにしているものである。

そして、次に第２の比較回路１１２が上記同様に作動状
態に設定され、第２のアナログ入力電圧Ａｎ２をディジ
タルデータに変換するようになる。

ＣＰＵ１３の端子Ｐ４がローレベルとなり、トランジス
タ１５３のみがオフ状態に設定されて第３の比較回路１
１３が作動状態に設定されたとすると、上記同様に定電
流発生回路１４が起動され、ランプ容量１２の端子電圧
が上昇して、その電圧が比較回路１１３に供給設定され
ている基準電圧値と一致す＝　１０　＝ る状態を検出するようになると、ＣＰＵ１３ではこの基
準電圧値に対応したディジタルデータを得るようになる
。したがって、この基準電圧値に対応したディジタルデ
ータを、予め設定された基準値と対比することによって
、ランプ容量１２および定電流発生回路１４の発生する
基準電流値のばらつきを検出することができる。この検
出値は上記アナログ入力電圧ＡｎｔおよびＡｎ２に基づ
いて得られたディジタルデータの補正係数として使用さ
れるようになるものであり、この補正係数に基づいて上
記アナログ入力電圧ＡｎｌおよびＡｎ２のディジタル変
換値を補正演算すれば、精度の高いアナログ・ディジタ
ル変換値を得ることができるようになる。

第３図は異なる実施例を示すもので、第１乃至第３の比
較回路１１１〜１１３からの出力信号は、アンド回路２
１に供給し、このアンド回路２１からの出力信号を（Ｐ
ＵＩＢの端子ＰＬに供給するようにしている。その他は
第１図に示した実施例と同様であるので同一符号を付し
てその説明は省略する。

すなわち、例えば第１のアナログ入力電圧Ａｎｌをディ
ジタルデータに変換する場合にあっては、第２および第
３の比較回路１１２．１１３からの出力信号はハイレベ
ルに設定されるものであり、また第１の比較回路１１１
からの出力信号は、ランプ容量１２の充電電圧が入力電
圧Ａｎｌより低い状態にある場合には、これもハイレベ
ルに設定されている。

そして、ランプ容量１２の充電電圧がアナログ入力電圧
Ａｎｔと一致する状態まで上昇すると、この比較回路１
１１の出力はローレベルに反転し、アンド回路２１から
ＣＰ　Ｕ　１３の端子Ｐ１に供給される信号もローレベ
ルに反転するようになる。したがって、ＣＰ　Ｕ　１３
にあってはこのアンド回路２１の出力の反転に対応して
第２の時刻ｔ２を読み取ればよいものである。

第４図はさらに異なる実施例を示すもので、ＣＰ　Ｕ　
１３ｆｉむ一般的な電源電圧Ｖｃｃｌに対して、比較回
路１１１．１１２　、さらにランプ容量１２を充電する
電源電圧をＶ　ｃｃ２とするもので、この場合「ＶＣＣ
２〉ＶＣＣＩ」ニ設定スル。

このように構成される場合、例えば比較回路１１１を選
択しないためにトランジスタ１５１をオン状態に設定し
、この比較回路１１１のアナログ入力電圧をＶｅＣｌに
クランプしたとすると、このクランプ値のディジタルデ
ータがＣＰＵ１３に入力されるようになり、この値を基
準値として使用することができる。したがって、このよ
うにすれば特に基準設定用の比較回路等を設定すること
なく、精度の高いアナログ・ディジタル変換を実行でき
るようになる。

［発明の効果］ 以上のようにこの発明に係るアナログ・ディジタル変換
装置によれば、複数のアナログ入力信号を、特にマルチ
プレクサ等を使用することなく順次ディジタルデータに
変換することのできるものであり、特にアナログ入力デ
ータ数の少ない場合において、この変換装置を簡易型に
構成することができる。すなわち、マイクロコンピュー
タ等を使用した簡単な電子的な制御装置のデータ入力手
段として効果的に使用できるものである。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るアナログ・ディジタ
ル変換装置を説明する構成図、第２図は上記実施例の動
作状態を説明する信号波形図、第３図および第４図はそ
れぞれこの発明の他の実施例を示す構成図である。 １１１〜１１３・・・比較回路、１２・・・ランプ容量
、１３・・・ＣＰＵ５１４・・・定電流発生回路、１５
・・・禁止制御回路。

Claims (1)

1. 【特許請求の範囲】 変換指令に対応して設定される第１の時刻で起動され、
   定電流でランプ容量を充電する基準電流発生装置と、 上記ランプ容量の充電電圧に対応する比較電圧と変換す
   べきアナログ入力電圧とをそれぞれ比較し、上記アナロ
   グ入力電圧より上記ランプ容量電圧が越える状態で出力
   信号を発生する複数の比較回路と、 この複数の比較回路の中の１つを選択し、他の選択され
   ない比較回路の出力を禁止制御する手段とを具備し、 この手段によって選択された比較回路からの出力発生に
   対応する第２の時刻と上記第１の時刻との時間間隔に対
   応して、選択された比較回路に対するアナログ入力電圧
   のディジタルデータを設定するようにしたことを特徴と
   するアナログ・ディジタル変換装置。