JPS58186841A - 対数変換装置 - Google Patents
対数変換装置Info
- Publication number
- JPS58186841A JPS58186841A JP57069231A JP6923182A JPS58186841A JP S58186841 A JPS58186841 A JP S58186841A JP 57069231 A JP57069231 A JP 57069231A JP 6923182 A JP6923182 A JP 6923182A JP S58186841 A JPS58186841 A JP S58186841A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- digital
- digital signal
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0307—Logarithmic or exponential functions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、アナログディジタル変換器がら与えられるデ
ィジタル値を最小の変換誤差で対数変換できる簡易形対
数変換装置に関するものである。
ィジタル値を最小の変換誤差で対数変換できる簡易形対
数変換装置に関するものである。
１−
従来、この種の装置は、アナログディジタル変換器の出
力値を電子計算機等で演算し、対数ディジタル値に変換
する方法が採られている。しかしながら、変換速度ある
いは価格の面から実用性に乏しかった。
力値を電子計算機等で演算し、対数ディジタル値に変換
する方法が採られている。しかしながら、変換速度ある
いは価格の面から実用性に乏しかった。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の欠点を解消し、ディジタ
ル信号を対数変換されたディジタル信号に最小の変換誤
差で昼速変換できかつ簡単で廉価に構成できる新規な対
数変換装置を提供することにある。
従って本発明の目的は、従来の欠点を解消し、ディジタ
ル信号を対数変換されたディジタル信号に最小の変換誤
差で昼速変換できかつ簡単で廉価に構成できる新規な対
数変換装置を提供することにある。
本発明の上記目的は、ディジタル信号を対数ディジタル
信号に変換する為のディジタル値を記憶する記憶回路と
、入力ディジタル信号と前記記憶回路の出力とを比較す
るディジタル比較回路と、該ディジタル比較回路の出力
を監視しながら前記記憶回路を制御すると共に対数変換
されたディジタル信号を出力する制御回路とを含むディ
ジタル対数変換回路を具備する対数変換装置、によって
達成される。
信号に変換する為のディジタル値を記憶する記憶回路と
、入力ディジタル信号と前記記憶回路の出力とを比較す
るディジタル比較回路と、該ディジタル比較回路の出力
を監視しながら前記記憶回路を制御すると共に対数変換
されたディジタル信号を出力する制御回路とを含むディ
ジタル対数変換回路を具備する対数変換装置、によって
達成される。
次に本発明をその良好な一実施例について図面を参照し
ながら具体的に説明する。
ながら具体的に説明する。
第１図は本発明に係る対数変換装置の一実施例を示すブ
ロック構成図である。図において、参照番号１はディジ
タル対数変換装置を示し、このディジタル対数変換装置
１は、ディジタル比較回路１１、記憶回路１２及び制御
回路１３から構成されている。記憶回路１２にはディジ
タル信号を対数ディジタル信号に変換する為のディジタ
ル値が記憶されている。ディジタル比較回路１１にはデ
ィジタル入力信号と記憶回路１２からの出力信号が入力
される。
ロック構成図である。図において、参照番号１はディジ
タル対数変換装置を示し、このディジタル対数変換装置
１は、ディジタル比較回路１１、記憶回路１２及び制御
回路１３から構成されている。記憶回路１２にはディジ
タル信号を対数ディジタル信号に変換する為のディジタ
ル値が記憶されている。ディジタル比較回路１１にはデ
ィジタル入力信号と記憶回路１２からの出力信号が入力
される。
比較回路１１での比較結果は制御回路１３０人力信号と
なる。制御回路１３けディジタル比較回路１１の出力状
態を監視しながらディジタル信号を送出する。
なる。制御回路１３けディジタル比較回路１１の出力状
態を監視しながらディジタル信号を送出する。
記憶回路１２には制御回路１３から出力されるディジタ
ル信号に対応したディジタル値を発生し、それはディジ
タル比較回路１１の入力となる。制御回路１３はディジ
タル比較回路１１の出力を監視しながら決められた手順
を終了する。そのとき制御回路１３から出力されるディ
ジタル信号鉱対数変換されたディジタル信号となる。制
御回路１３は、アドレスカウンタの機能を有し、具体的
には例えば、カウンタ又はウェイトを持ったシフトレジ
スタにより構成することができる。
ル信号に対応したディジタル値を発生し、それはディジ
タル比較回路１１の入力となる。制御回路１３はディジ
タル比較回路１１の出力を監視しながら決められた手順
を終了する。そのとき制御回路１３から出力されるディ
ジタル信号鉱対数変換されたディジタル信号となる。制
御回路１３は、アドレスカウンタの機能を有し、具体的
には例えば、カウンタ又はウェイトを持ったシフトレジ
スタにより構成することができる。
第２図は本発明の使用例を示す図である。図において、
参照番号２はアナログ信号入力端子であり、ここからの
アナログ信号は、アナログディジタル変換器３に入力さ
れ、ここでディジタル信号に変換される。対数変換の必
要がない場合には、ディジタル信号は出力端子４に出力
される。対数変換の必要がある場合には、本発明のディ
ジタル対数変換装置１０人力となる。ディジタル対数変
換装置１に入力されたディジタル信号は決められた制御
子、順を終了すると対数変換されたディジタル信号とな
る。
参照番号２はアナログ信号入力端子であり、ここからの
アナログ信号は、アナログディジタル変換器３に入力さ
れ、ここでディジタル信号に変換される。対数変換の必
要がない場合には、ディジタル信号は出力端子４に出力
される。対数変換の必要がある場合には、本発明のディ
ジタル対数変換装置１０人力となる。ディジタル対数変
換装置１に入力されたディジタル信号は決められた制御
子、順を終了すると対数変換されたディジタル信号とな
る。
対数変換されたディジタル信号の精度あるいは分解能は
人力されるディジタル信号又は制御回路の信号ピット数
を任意に設定すれば得られる。本発明に係る装置は対数
変換されたディジタル値で変換動作を制御するために、
要求する分解能を得るのに必要な最小ステップで実行が
可能であシ、高速に変換できる。また、記憶回路犯の記
憶容量も変換される対数ディジタル信号のビット数及び
変換レンジ範囲で決められる最小値でよく、その意味で
廉価に構成できる。
人力されるディジタル信号又は制御回路の信号ピット数
を任意に設定すれば得られる。本発明に係る装置は対数
変換されたディジタル値で変換動作を制御するために、
要求する分解能を得るのに必要な最小ステップで実行が
可能であシ、高速に変換できる。また、記憶回路犯の記
憶容量も変換される対数ディジタル信号のビット数及び
変換レンジ範囲で決められる最小値でよく、その意味で
廉価に構成できる。
以上説明したように、本発明によれば、ディジタルで対
数変換を行うために、外部要因で精度が悪くなるような
ことがないばかりか、変換誤差も最小でかつ高速である
。また、回路構成が簡単なために、本回路をディジタル
ボルトメータに付加するだけで簡易型レベルメータとす
ることが可能である。
数変換を行うために、外部要因で精度が悪くなるような
ことがないばかりか、変換誤差も最小でかつ高速である
。また、回路構成が簡単なために、本回路をディジタル
ボルトメータに付加するだけで簡易型レベルメータとす
ることが可能である。
第１図は本発明に係るディジタル対数変換装置の一実施
例を示すブロック構成図、第２図は本発明の使用例を示
すブロック構成図である。
例を示すブロック構成図、第２図は本発明の使用例を示
すブロック構成図である。
Claims (2)
- （１）、ディジタル信号を対数ディジタル信号に変換す
るためのディジタル値を記憶する記憶回路と、入力ディ
ジタル信号と前記記憶回路の出力とを比較するディジタ
ル比較回路と、該ディジタル比較回路の出力を監視しな
がら前記記憶回路を制御すると共に対数変換されたディ
ジタル信号を出力する制御回路とを含むディジタル対数
変換回路を具備することを特徴とした対数変換装置。 - （２）、アナログ信号を前記入力ディジタル信号に変換
するアナログディジタル変換器を具備することを更に特
徴とする特許請求の範囲第（１）項記載の対数変換装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069231A JPS58186841A (ja) | 1982-04-24 | 1982-04-24 | 対数変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069231A JPS58186841A (ja) | 1982-04-24 | 1982-04-24 | 対数変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58186841A true JPS58186841A (ja) | 1983-10-31 |
| JPH0243211B2 JPH0243211B2 (ja) | 1990-09-27 |
Family
ID=13396745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57069231A Granted JPS58186841A (ja) | 1982-04-24 | 1982-04-24 | 対数変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186841A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6348467A (ja) * | 1986-08-19 | 1988-03-01 | Pioneer Electronic Corp | デイジタルレベル表示装置 |
| JPH05276046A (ja) * | 1991-10-03 | 1993-10-22 | Internatl Business Mach Corp <Ibm> | 音声信号を等級化する装置および方法 |
-
1982
- 1982-04-24 JP JP57069231A patent/JPS58186841A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6348467A (ja) * | 1986-08-19 | 1988-03-01 | Pioneer Electronic Corp | デイジタルレベル表示装置 |
| JPH05276046A (ja) * | 1991-10-03 | 1993-10-22 | Internatl Business Mach Corp <Ibm> | 音声信号を等級化する装置および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0243211B2 (ja) | 1990-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NO148015B (no) | Fremgangsmaate til og apparat for paa et sentralt sted aa bestemme den kanal til hvilken en fjerntliggende spenningsavstembar mottaker er avstemt | |
| US4517550A (en) | Analog to digital conversion method and apparatus | |
| US4907165A (en) | Electric energy measuring method | |
| US4172286A (en) | System for the generation of sine oscillations | |
| JPH01131918A (ja) | Ａｄ変換器 | |
| JPS58186841A (ja) | 対数変換装置 | |
| JPH05196657A (ja) | 交流電圧のピーク値測定法 | |
| JPS5817407B2 (ja) | 零調装置 | |
| JPH11289254A (ja) | アナログ−デジタル変換器のテスト装置及びその方法 | |
| US5883530A (en) | Methods and devices for generating cycled waveforms of nonsingle period | |
| EP0103468A2 (en) | Analog to digital conversion system | |
| JPS5912719Y2 (ja) | 入力切換回路 | |
| JPS6029025A (ja) | Ａ−ｄ変換器のオフセット・ドリフト補正回路 | |
| JPS6323487B2 (ja) | ||
| JPH0376428A (ja) | Ａ／ｄコンバータ | |
| JPS61149869A (ja) | 波形解析システム | |
| SU523526A1 (ru) | Устройство дл автоматического измерени метрологических характеристик аналого-цифровых преобразователей | |
| JPH10253795A (ja) | 核計装装置の出力調整回路 | |
| JPS61242420A (ja) | Ａ／ｄ変換回路 | |
| JPS6048621A (ja) | 周期波形ａ／ｄ変換装置 | |
| JPS5954321A (ja) | アナログ・デイジタル変換装置 | |
| JPS60165120A (ja) | デイジタル・アナログ変換方法 | |
| JPH0157308B2 (ja) | ||
| JPS58121824A (ja) | 信号処理装置 | |
| JPH06266424A (ja) | プログラマブルコントローラ |