JPS58121824A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPS58121824A JPS58121824A JP410182A JP410182A JPS58121824A JP S58121824 A JPS58121824 A JP S58121824A JP 410182 A JP410182 A JP 410182A JP 410182 A JP410182 A JP 410182A JP S58121824 A JPS58121824 A JP S58121824A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- circuit
- absolute value
- signal
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアナログ信号をデジタル信号に変換するための
Ａ／Ｄコンバータ、および／またはデジタル信号をアナ
ログ信号に変換するだめのＤ／Ａコンバータ等の信号処
理装置に関するものであり、その目的とするところは分
解能の向上を図り、表現能力を向上させることのできる
信号処理装置を提供することにある。
Ａ／Ｄコンバータ、および／またはデジタル信号をアナ
ログ信号に変換するだめのＤ／Ａコンバータ等の信号処
理装置に関するものであり、その目的とするところは分
解能の向上を図り、表現能力を向上させることのできる
信号処理装置を提供することにある。
一般に、アナログ信号のデジタル信号への変換時に分解
能は変換ビット数によって決定され、その表現能力■は
フルスケールを１とするならば一であり、アナログ入力
信号の大きさには無関係であり、ダイナミックレンジの
広いアナログ信号をデジタル信号に変換するには多くの
ビット数を必要とする。そして、ダイナミックレンジの
広いアナログ信号を少ないビット数のデジタル信号で表
現するにはアナログ信号のレベルに応じ七表現能力Ｖを
変化させる必要があるＯ７ベ、 不発Ｆ３Ａは以上のような見地からなされたもので、人
力信号のレベルに応じてＡ／Ｄコンバータを構成してい
るＤ／Ａコンバータの基準電圧を変化させることにより
表現能力を向上させようとするものである。つまり、ア
ナログまたはデジタル入力信号の絶対値の平方根に極性
を乗じた値を得る瞬時圧縮回路を利用した非直線Ｄ／Ａ
コンバータをＡ／Ｄ、＝＋ンハータオよび／４＆はＤ／
Ａコンバータに応用したものである。
能は変換ビット数によって決定され、その表現能力■は
フルスケールを１とするならば一であり、アナログ入力
信号の大きさには無関係であり、ダイナミックレンジの
広いアナログ信号をデジタル信号に変換するには多くの
ビット数を必要とする。そして、ダイナミックレンジの
広いアナログ信号を少ないビット数のデジタル信号で表
現するにはアナログ信号のレベルに応じ七表現能力Ｖを
変化させる必要があるＯ７ベ、 不発Ｆ３Ａは以上のような見地からなされたもので、人
力信号のレベルに応じてＡ／Ｄコンバータを構成してい
るＤ／Ａコンバータの基準電圧を変化させることにより
表現能力を向上させようとするものである。つまり、ア
ナログまたはデジタル入力信号の絶対値の平方根に極性
を乗じた値を得る瞬時圧縮回路を利用した非直線Ｄ／Ａ
コンバータをＡ／Ｄ、＝＋ンハータオよび／４＆はＤ／
Ａコンバータに応用したものである。
以下、本発明の信号処理装置について実施例の図面と共
に説明する。
に説明する。
第１図は本発明の信号処理装置の一実施例を示しており
、第１図において、１はアナログ信号入力端子、２は電
圧比較器、３は逐次比較レジスタ、４は絶対値回路、６
はＤ／Ａコンバータ、６は乗算機能を有するＤ／Ａコン
バータであり、上記逐次比較レジスタ３からのデジタル
信号はラッチ回路７に供給される。つまり、このブロッ
クはアナログ入力信号をデジタル信号に変換するＡ／Ｄ
コンバータ部を構成している。そして、このグロック−
内において、絶対値回路４．Ｄ／Ａコンバータ６、乗算
機能を有するＤ／Ａコンバータ６で、デジタルデータの
２乗に対応するアナログ信号を出力する非直線Ｄ／Ａコ
ンバータが構成されてぃΣ。
、第１図において、１はアナログ信号入力端子、２は電
圧比較器、３は逐次比較レジスタ、４は絶対値回路、６
はＤ／Ａコンバータ、６は乗算機能を有するＤ／Ａコン
バータであり、上記逐次比較レジスタ３からのデジタル
信号はラッチ回路７に供給される。つまり、このブロッ
クはアナログ入力信号をデジタル信号に変換するＡ／Ｄ
コンバータ部を構成している。そして、このグロック−
内において、絶対値回路４．Ｄ／Ａコンバータ６、乗算
機能を有するＤ／Ａコンバータ６で、デジタルデータの
２乗に対応するアナログ信号を出力する非直線Ｄ／Ａコ
ンバータが構成されてぃΣ。
ここで、上記逐次比較レジスタ３は下表に示す変換テー
ブルを備えており、この変換テーブル中、Ｓニスタート
パルス Ｄ二人力データ ＱＤニジリアルデータ ０７〜Ｑｏ二ノタラレルデータ ＣＣ：エンドオプコンハーション信号 を意味している。
ブルを備えており、この変換テーブル中、Ｓニスタート
パルス Ｄ二人力データ ＱＤニジリアルデータ ０７〜Ｑｏ二ノタラレルデータ ＣＣ：エンドオプコンハーション信号 を意味している。
（以 下 余 白）
１゜
そして、上記逐次比較レジスタ３はスタートパルス丁に
より動作を開始し、入力データをクロックパルスに同期
してシリアル出力端子ＱＤ及びパラレル出力端子０７〜
Ｑ０に順次出力される。また、全ビット変換終了時にエ
ンドオブコンバージョン信号ＣＣが出力される。
より動作を開始し、入力データをクロックパルスに同期
してシリアル出力端子ＱＤ及びパラレル出力端子０７〜
Ｑ０に順次出力される。また、全ビット変換終了時にエ
ンドオブコンバージョン信号ＣＣが出力される。
まだ、上記絶対値回路４は下表に示す変換を行なう。
１１ ゛ ・
このように構成しだＡ／Ｄコンバータ部において、アナ
ログ信号入力端子１に信号が加えられると、信１号の正
負が電圧比較器２で判定され、逐次比較レジスタ３にデ
ータが提供され、クロック入力端ｆ８に加えられたクロ
ックと、変換スタートパルス入力端子９に加えられたパ
ルスにより、逐次比較レジスタ３によってＭＳＢが決定
される。ＭＳＢのみが設定されたデジタルデータが、絶
対値回路４と乗算機能を有するＤ／Ａコンバータｅ、Ｄ
／Ａコンバータ５により構成された非直線Ｄ／Ａコンバ
ータに加えられ、デジタルデータの２乗に対応したアナ
ログ信号が乗算機能を有するＬ）／Ａコンバータ６から
出力され、電圧比較器２に加えられ、アナログ信号と比
較される。この比較結果がクロック入力端子８に加えら
れたクロックで途次比較レジスタに読み込まれる。以下
順次ＬＳＢが決定するまで上記動作を繰り返す。この動
作によって得られたデジタルデータはアナログ信号の極
性を除く平方根の値となっている。
ログ信号入力端子１に信号が加えられると、信１号の正
負が電圧比較器２で判定され、逐次比較レジスタ３にデ
ータが提供され、クロック入力端ｆ８に加えられたクロ
ックと、変換スタートパルス入力端子９に加えられたパ
ルスにより、逐次比較レジスタ３によってＭＳＢが決定
される。ＭＳＢのみが設定されたデジタルデータが、絶
対値回路４と乗算機能を有するＤ／Ａコンバータｅ、Ｄ
／Ａコンバータ５により構成された非直線Ｄ／Ａコンバ
ータに加えられ、デジタルデータの２乗に対応したアナ
ログ信号が乗算機能を有するＬ）／Ａコンバータ６から
出力され、電圧比較器２に加えられ、アナログ信号と比
較される。この比較結果がクロック入力端子８に加えら
れたクロックで途次比較レジスタに読み込まれる。以下
順次ＬＳＢが決定するまで上記動作を繰り返す。この動
作によって得られたデジタルデータはアナログ信号の極
性を除く平方根の値となっている。
第２図は上述したＡ／Ｄコンバータ部の動作タイミング
チャートであり、コンバートスタート信号からクロック
に同期してＭＳＢからＬＳＢに順次ビットデータが決定
されて行き、全ビットが決定するとエンドオプコンバー
ジョン信号ＣＣが出力される。この場合、逐次比較レジ
スタ３のパラレル出力は乗算機能を有するＤ／Ａコンバ
ータ６と、絶対値回路４およびＤ／Ａコンバータ６の相
方に送られ、その結果、乗算機能を有するＤ／Ａコンバ
ータ６の出力は逐次比較レジスタ３の出力データを２乗
したものとなっている。そして、この２乗された出力と
入力アナログ信号との差が小さくなる様に全体のループ
が構成されていることから、逐次比較レジスタ３の出力
としては、入力１３・ アナログ信号の平方根に比例したデジタル信号が得られ
る。またこれらの動作は１サンプル内にすべての動作を
完了することから、時間遅れを生じることはない。
チャートであり、コンバートスタート信号からクロック
に同期してＭＳＢからＬＳＢに順次ビットデータが決定
されて行き、全ビットが決定するとエンドオプコンバー
ジョン信号ＣＣが出力される。この場合、逐次比較レジ
スタ３のパラレル出力は乗算機能を有するＤ／Ａコンバ
ータ６と、絶対値回路４およびＤ／Ａコンバータ６の相
方に送られ、その結果、乗算機能を有するＤ／Ａコンバ
ータ６の出力は逐次比較レジスタ３の出力データを２乗
したものとなっている。そして、この２乗された出力と
入力アナログ信号との差が小さくなる様に全体のループ
が構成されていることから、逐次比較レジスタ３の出力
としては、入力１３・ アナログ信号の平方根に比例したデジタル信号が得られ
る。またこれらの動作は１サンプル内にすべての動作を
完了することから、時間遅れを生じることはない。
また、第１図において、１１はラッテ回路７からのデジ
タル化されたデータが供給される絶対値回路、１２はＤ
／Ａコンバータ、１３は乗算機能を有するＤ／Ａコンバ
ータであり、上記Ｄ／Ａコンバータ１３からのアナログ
信号がアナログ出力端子１４に出力される。このブロッ
クは上記したＡ／Ｄコンバータ部によりデジタル化され
たデータを復調するＤ／Ａコンバータ部を構成しており
、Ｆ記したＡ／Ｄコンバータ部で使用した非直線Ｄ／Ａ
コンバータと同様の動作をするものである。
タル化されたデータが供給される絶対値回路、１２はＤ
／Ａコンバータ、１３は乗算機能を有するＤ／Ａコンバ
ータであり、上記Ｄ／Ａコンバータ１３からのアナログ
信号がアナログ出力端子１４に出力される。このブロッ
クは上記したＡ／Ｄコンバータ部によりデジタル化され
たデータを復調するＤ／Ａコンバータ部を構成しており
、Ｆ記したＡ／Ｄコンバータ部で使用した非直線Ｄ／Ａ
コンバータと同様の動作をするものである。
尚、上記の実施例ではＡ／Ｄコンバータ部。
Ｄ／Ａコンバータ部に非直線Ｄ／Ａコンバータをｍいだ
が、これは変調、復調時に共用することもＩＪＴ能であ
る。又、電圧比較器に代え電流比較器を用いてもよい。
が、これは変調、復調時に共用することもＩＪＴ能であ
る。又、電圧比較器に代え電流比較器を用いてもよい。
第３図は本発明の他の実施例を示すＤ／Ａコン４
バータ部のブロック構成図であり、第３図において、２
２は絶対値回路、２３は乗算機能を有するＤ／Ａコンバ
ータ、２４及び２５はサンプルホールド回路、２６はア
ナログ信号出力端子、２７はスイッチ回路、２８はタイ
ミングコントロール信号入力端子である。Ａ／Ｄコンバ
ータ部から加えられたデジタルデータはスイッチ回路２
７に直接あるいは絶対値回路２２を介して提供され、タ
イミングコントロール信号入力端子２８に加えられたタ
イミングコントロール信号によって選択される。例えば
、絶対値信号が選択されたならば、その出力は乗算機能
を有するＤ／Ａコンバータ２３に加えられる。この時、
スイッチ３０は屯圧諒２９からの基準電圧を選択してお
り、乗算機能を有するＤ／Ａコンバータ２３の出力は絶
対値データと基準電圧の乗算した結果となり、この乗算
結果がサンプルホールド回路２４によシ保持される。こ
の状態でタイミングコントロール信号により乗算機能を
有するＤ／Ａコンバータ２３にはｐ、／Ｄコンバータ部
から加えられたデジタルデータと、す１６ ンプルホールド回路２４で保持されている信号がそねそ
れスイッチ回路２７及びスイン≠３０により選択され加
えられる。その結果、サンプルホールド回路２５にはＡ
／Ｄコンバータから加えられたデジタルデータの２乗に
対応するアナログデータが保持され、アナログ出力端子
２６に出力される。
２は絶対値回路、２３は乗算機能を有するＤ／Ａコンバ
ータ、２４及び２５はサンプルホールド回路、２６はア
ナログ信号出力端子、２７はスイッチ回路、２８はタイ
ミングコントロール信号入力端子である。Ａ／Ｄコンバ
ータ部から加えられたデジタルデータはスイッチ回路２
７に直接あるいは絶対値回路２２を介して提供され、タ
イミングコントロール信号入力端子２８に加えられたタ
イミングコントロール信号によって選択される。例えば
、絶対値信号が選択されたならば、その出力は乗算機能
を有するＤ／Ａコンバータ２３に加えられる。この時、
スイッチ３０は屯圧諒２９からの基準電圧を選択してお
り、乗算機能を有するＤ／Ａコンバータ２３の出力は絶
対値データと基準電圧の乗算した結果となり、この乗算
結果がサンプルホールド回路２４によシ保持される。こ
の状態でタイミングコントロール信号により乗算機能を
有するＤ／Ａコンバータ２３にはｐ、／Ｄコンバータ部
から加えられたデジタルデータと、す１６ ンプルホールド回路２４で保持されている信号がそねそ
れスイッチ回路２７及びスイン≠３０により選択され加
えられる。その結果、サンプルホールド回路２５にはＡ
／Ｄコンバータから加えられたデジタルデータの２乗に
対応するアナログデータが保持され、アナログ出力端子
２６に出力される。
・このＤ／Ａコンバータ部は第１の実施例におけるＡ
／ Ｄコンバータ部の非直線Ｄ／Ａコンバータとして用
いることも可能である。
／ Ｄコンバータ部の非直線Ｄ／Ａコンバータとして用
いることも可能である。
尚、上記第１．第２実施例で示したＡ／Ｄ、Ｄ／Ａコン
バータ部は１サンプルに対して２乗（平方根）応答をす
るものであるが、乗算機能を有するＤ／Ａコンバータを
直列に追加することによりｎ乗（ｎ乗根）の応答をする
Ａ／Ｄ、Ｄ／Ａコンバータ部を構成することが可能であ
る。
バータ部は１サンプルに対して２乗（平方根）応答をす
るものであるが、乗算機能を有するＤ／Ａコンバータを
直列に追加することによりｎ乗（ｎ乗根）の応答をする
Ａ／Ｄ、Ｄ／Ａコンバータ部を構成することが可能であ
る。
以上詳述したように本発明によれば、アナログ人力信号
の振幅の１サンプルにつきフルスケールを±１として開
閉して扱′う為に分解能が上がり、任意のビット数への
デジタル変換をした場合、より広いグイナミノクレンジ
すなわちより０に近い信号まで表現することができる利
点を有するものである。
の振幅の１サンプルにつきフルスケールを±１として開
閉して扱′う為に分解能が上がり、任意のビット数への
デジタル変換をした場合、より広いグイナミノクレンジ
すなわちより０に近い信号まで表現することができる利
点を有するものである。
第１図は本発明の信号処理装置の一実施例を示すブロッ
ク構成図、第２図はコンバータ部の動作波形図、第３図
は本発明の信号処理装置の他の実施例を示すＤ／Ａコン
バータ部のブロック構成図である。 。 １・・・・ アナログ入力端子、２・・・・・・電圧比
較器、３・、・１０．逐次比較レジスタ、４，１１．２
２・・・・・・絶対値回路、６，１２・・・・・・Ｄ／
Ａコンノゞ−タ、６，１３．２３・１９００乗算機能を
有するＤ／Ａコンバータ、７・・・・・・ラッチ回路、
２４＋２５ 、、、、、サンプルホールド回路、２７
．−、、、、スイッチ回路−２９・・・・・・電圧源、
３ｏ・・・・・・スイッチ。
ク構成図、第２図はコンバータ部の動作波形図、第３図
は本発明の信号処理装置の他の実施例を示すＤ／Ａコン
バータ部のブロック構成図である。 。 １・・・・ アナログ入力端子、２・・・・・・電圧比
較器、３・、・１０．逐次比較レジスタ、４，１１．２
２・・・・・・絶対値回路、６，１２・・・・・・Ｄ／
Ａコンノゞ−タ、６，１３．２３・１９００乗算機能を
有するＤ／Ａコンバータ、７・・・・・・ラッチ回路、
２４＋２５ 、、、、、サンプルホールド回路、２７
．−、、、、スイッチ回路−２９・・・・・・電圧源、
３ｏ・・・・・・スイッチ。
Claims (1)
- 【特許請求の範囲】 （１） アナログ信号が供給される第１及び第２の入
力端子を有する電圧あるいは電流比較器と、逐次比較レ
ジスタを具備しアナログ信号をデジタル信号に変換する
よう−に構成すると共に、このＡ／Ｄ変換のためのルー
プとしてデジタル信号の絶対値を発生する絶対値回路、
上記デジタル信号をアナログ信号に変換するＤ／Ａコン
バータおよび乗算機能を有するＤ／Ａコンバータを具備
した非直線Ｄ／Ａ変換手段を設け、上記非直線Ｌｌ／Ａ
変換手段からのアナログ信号を上記比較器の第１′！、
たけｇ２０入力端子に加えるように構成してなる信号処
理装置。 （２） 非直線Ｄ／Ａ変換手段は、デジタルデータを
絶対値回路及び乗算機能を有するＬ）／Ａコンバータの
デジタル入力端子に供給し、上記絶対値回路の出力をＬ
）／Ａコンバータによりアナログ信号に変換し、このア
ナログ信号を上記乗算機能を有するＤ／Ａコンバータの
アナログ入力端子に供給することにより、デジタルデー
タの極性を除く振幅２乗応答をするように構成したこと
を特徴とする特許請求の範囲第１項記載の信号処理装置
。 （３）Ａ／Ｄ変換手段は、電圧あるいは電流比較器と逐
次比較レジスタによってＭＳＢのＬ）Ｎ、ＯＦＦを決定
し、そのデジタルデータの２乗に対応したアナログ信号
と入力アナログ信号を比較して順次上位ピットから、Ｌ
Ｓ Ｈにいたる各ビットの（ＪＮ。 （ＪＦＦを決定し、アナログ入力信号の極性を除く非直
線応答をするように構成したことを特徴とする特許請求
の範囲第１項あるいは第２項記載の信号処理装置。 （４）アナログ信号が供給される第１及び第２の入力端
子を有する電圧あるいは電流比較器と逐次比較レジスタ
を具備しアナログ信号をデジタル信号に変換するように
構成すると共にこのＡ／Ｄ変換のためのループとして乗
算機能をＭするＬ）／Ａコ／バータと、基準電圧発生回
路と、デジタル信号３ ′ ・ の絶灼値ヲ兄生する絶対値回路、スイッチ回路、サンプ
ルホールド回路を具備し、デジタルデータの極性を除く
振幅の２乗応答をする非直線Ｄ／Ａ変換手段を設け、こ
の非直線Ｄ／Ａ変換手段からのアナログ信号を上記比較
器の第１または第２の入力端手に加えるように構成して
なる信号処理装置縦。 （５）非直線Ｄ／Ａ変換手段は、デジタルデータを絶対
値回路及びスイッチ回路に供給し、スイッチ回路におい
て原デジタルデータあるいは上記絶対値回路の出力の絶
対値デジタルデータを選択して乗算機能を有するＤ／Ａ
コンバータのデジタル入力端子に供給し、基準電圧との
乗算によるＤ／Ａ変換出力をサンプルホールド回路によ
り保持し、このサンプルホールド回路の出力と原デジタ
ルデータあるいは絶対値デジタルデータとの乗算による
Ｄ／Ａ変換を行なうことにより原デジタルデータの極性
を除く振幅の２乗に応答したアナログ信号を得るように
構成したことを特徴とする特許請求の範囲第４項記載の
信号処理装置。 特開昭５８−１２１８２４（２） （ｅ）Ａ／Ｄ変換手段は、電圧あるいは電流比較器と逐
次比較レジスタによってＭＳＢのＯＮ、ＯＦＦを決定し
、そのデジタルデータの２乗に対応したアナログ信号と
入力アナログ信号を比較して順次上位ビットからＬＳＨ
にいたる各ビットのｕＮ。 ＯＦＦを決定し、アナログ入力信号の極性を除く非直線
応答をするように構成したことを特徴とする特許請求の
範囲第４項あるいは第６項記載の信号処理装置。 （７）デジタル信号の絶対値を発生する絶対値回路。 デジタル信号をアナログ信号に変換するＬ）／Ａコンバ
ータ、乗算機能を有するＤ／Ａコンバータを具備し、デ
ジタルデータを上記絶対値回路及び乗算機能を有するＤ
／Ａコンバータのデジタル入力端子に供給し、上記絶対
値回路の出力を上記Ｄ／Ａコンバータによりアナログ信
号に変換し、このアナログ信号を上記乗算機能を有する
１）／Ａコンバータのアナログ入力端子に供給すること
により、デジタルデータの極性を除く振幅２乗応答をす
るように構成した信号処理装置。 ５ ”−、’ （８） ＝ｉ算機能を有するＤ／Ａコン・（−夕と、
基準重圧発生回路と信号の絶対値を発生する絶対値回路
、スイッチ回路、サンプルホールド回路を具備し７、デ
ジタルデータを上記絶対値回路及びスイッチ回路に供給
し、スイッチ回路において原デジタルデータあるいは上
記絶対値回路の出力の絶対値デジタルデータを選択して
上記乗算機能を有するｉ）／Ａコンバータのデジタル入
力端子に供給し、基準電圧との乗算によるＤ／Ａ変換出
力をサンプルホールド回路により保持し、このサンプル
ホー／＋４”回路の出力と原デジタルデータあるいは絶
対値デジタルデータとの乗算によるＤ／Ａ変換を行なう
ことにより原デジタルデータの極性を除く振幅の２乗に
応答したアナログ信号を得るように構゛ 成したことを
特徴とする信号処理装置。 （９）アナログ信号が供給される第１．第２の入力端子
を有する電圧あるいは電流比較器と逐次比較レジスタを
具備しアナログ信号をデジタル信号に変換するよう構成
すると共に、このＡ／Ｄ変換のだめのループを構成する
Ｄ／Ａ変換器として非直線Ｄ／Ａ変換手段を設けてなる
信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP410182A JPS58121824A (ja) | 1982-01-14 | 1982-01-14 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP410182A JPS58121824A (ja) | 1982-01-14 | 1982-01-14 | 信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58121824A true JPS58121824A (ja) | 1983-07-20 |
Family
ID=11575393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP410182A Pending JPS58121824A (ja) | 1982-01-14 | 1982-01-14 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58121824A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194920A (ja) * | 1985-02-22 | 1986-08-29 | Sony Corp | Ｄ／ａコンバ−タ |
-
1982
- 1982-01-14 JP JP410182A patent/JPS58121824A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194920A (ja) * | 1985-02-22 | 1986-08-29 | Sony Corp | Ｄ／ａコンバ−タ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63215223A (ja) | アナログ−デイジタル変換器 | |
| US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
| JPS6159913A (ja) | Ａｄ変換回路 | |
| JP2002111495A (ja) | ディジタル・アナログ変換回路 | |
| JPS58121824A (ja) | 信号処理装置 | |
| US5883530A (en) | Methods and devices for generating cycled waveforms of nonsingle period | |
| US5515050A (en) | Apparatus and method for asynchronous successive approximation | |
| JPS6336155A (ja) | 交流測定器のオ−トレンジ装置 | |
| JPH0376428A (ja) | Ａ／ｄコンバータ | |
| JPS5928294B2 (ja) | Ａｄ変換器 | |
| JPS58186841A (ja) | 対数変換装置 | |
| JPS6029033A (ja) | 信号処理装置 | |
| JPH0773212B2 (ja) | Ａ／ｄコンバ−タ | |
| KR880002500B1 (ko) | 16비트용 고속 a/d 콘버터 | |
| JPH07333260A (ja) | 電流センサのオフセット除去回路 | |
| JP2853723B2 (ja) | パルス幅変調回路 | |
| JPH088746A (ja) | Ａ／ｄ変換装置 | |
| JPS5835671A (ja) | アナログ信号処理装置 | |
| JPH06260939A (ja) | 逐次比較型ａ／ｄ変換回路 | |
| JPS59100617A (ja) | 積分回路 | |
| JPS63227115A (ja) | パルス変換装置 | |
| JPS60224314A (ja) | クランプ回路 | |
| JPH01269067A (ja) | エンベロープ測定器 | |
| JPH06350449A (ja) | 電子ボリューム装置 | |
| JPH01305624A (ja) | Ａ／ｄ変換装置 |