JPS60224314A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPS60224314A JPS60224314A JP8093684A JP8093684A JPS60224314A JP S60224314 A JPS60224314 A JP S60224314A JP 8093684 A JP8093684 A JP 8093684A JP 8093684 A JP8093684 A JP 8093684A JP S60224314 A JPS60224314 A JP S60224314A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- voltage
- clamping
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
この発明は、人力アナログ電圧のレベルをクランプする
クランプ回路に関する。
クランプ回路に関する。
従来技術
この種のクランプ回路としては第１図と第２図に示すも
のが従来から知られている。
のが従来から知られている。
第１図は詳細回路図、第２図は第１図のブロック回路を
示しており、１は濱箆増ＩＩｇ器で、その−入力端子に
はクランプしようとするレベルを表わす基準電圧が印加
される。そしてサンプリング時オンとなるスイッチから
特定位相においてサンプリング信号が印加されると、反
転回路３から印加される出力信号の直流レベルを演算回
路１によって基準電圧に対応して制御する。反転回路３
にはアナログの入力信号がコンデンサ４を介して印加さ
れており、この入力信号の直流レベルは上記基準電圧に
対応したレベルにクランプされ、反転回路３の出力端子
にはサンプリング信号が印加された時点の位相において
、上記基準電圧に相当するレベルにクランプされ、かつ
入力信号と相部、波形のアナログ信号が出力される。
示しており、１は濱箆増ＩＩｇ器で、その−入力端子に
はクランプしようとするレベルを表わす基準電圧が印加
される。そしてサンプリング時オンとなるスイッチから
特定位相においてサンプリング信号が印加されると、反
転回路３から印加される出力信号の直流レベルを演算回
路１によって基準電圧に対応して制御する。反転回路３
にはアナログの入力信号がコンデンサ４を介して印加さ
れており、この入力信号の直流レベルは上記基準電圧に
対応したレベルにクランプされ、反転回路３の出力端子
にはサンプリング信号が印加された時点の位相において
、上記基準電圧に相当するレベルにクランプされ、かつ
入力信号と相部、波形のアナログ信号が出力される。
しかるにこの種の従来のクランプ回路においては入力端
子に大容量のコンデンサ４を設ける必要があった。大容
量のコンデンサは集積回路化できないので、上述の従来
のクランプ回路はコンデンサを外付としなければならず
、そのため電子機器の部品点数を低減させることができ
なかった。
子に大容量のコンデンサ４を設ける必要があった。大容
量のコンデンサは集積回路化できないので、上述の従来
のクランプ回路はコンデンサを外付としなければならず
、そのため電子機器の部品点数を低減させることができ
なかった。
発明の目的
この発明は従来のクランプ回路における上述の欠点を除
くためになされたものであって、外付部品を不要とした
、集積回路化の可能なりランプ回路を提供することを目
的とするものである。
くためになされたものであって、外付部品を不要とした
、集積回路化の可能なりランプ回路を提供することを目
的とするものである。
実施例
以下にこの発明の一実施例を図面とともに説明する。
第３図において、レベルシフト回路１０は入力信号のレ
ベルを制御するレベルシフト回路であり、端子１０ａに
はクランプしようとするアナログ入力信号が印加される
とともに、端子１０ｂに印加される制御信号（詳細後ｉ
りのレベルか高くなると出力レベルが低下し、逆に制御
電圧が低下すると出力レベルか高くなるように作動する
ように構成される。
ベルを制御するレベルシフト回路であり、端子１０ａに
はクランプしようとするアナログ入力信号が印加される
とともに、端子１０ｂに印加される制御信号（詳細後ｉ
りのレベルか高くなると出力レベルが低下し、逆に制御
電圧が低下すると出力レベルか高くなるように作動する
ように構成される。
コンパレータ・ラッチ回路１１はサンプリング信号が印
加された時点で、レベルシフト回路１０の出力信号〜”
Ｓの直流レベルを基準電圧ＶｒｅｆｌならびにＶｒｅｆ
２ （Ｖｒｅｆ １ ＞ Ｖｒｅｆ ２ ）と比較し
て以下の出力を生じる。
加された時点で、レベルシフト回路１０の出力信号〜”
Ｓの直流レベルを基準電圧ＶｒｅｆｌならびにＶｒｅｆ
２ （Ｖｒｅｆ １ ＞ Ｖｒｅｆ ２ ）と比較し
て以下の出力を生じる。
ｉ） Ｖｓ＞Ｖｒｅｆｌの場合 ラッチ出力＋１ Ｔ
１１ｉｉ） Ｖｒｅｆｌ ＞Ｖｓ＞Ｖｒｅｆ ２の場合
ラッチ出力“２１＋１ｉｉ） Ｖｒｅｆ ２ ＞Ｖｓ
の場合 ラッチ出力１１ Ｆ ＩＩここでＴ、ＦｌｉＶ
ｓとＶｒｅｆの比較結果を表わす真または偽に対して定
まる電圧であり、Ｚはハイインピーダンス状態であるか
あるいはＴまたはＦ以外の電圧である。
１１ｉｉ） Ｖｒｅｆｌ ＞Ｖｓ＞Ｖｒｅｆ ２の場合
ラッチ出力“２１＋１ｉｉ） Ｖｒｅｆ ２ ＞Ｖｓ
の場合 ラッチ出力１１ Ｆ ＩＩここでＴ、ＦｌｉＶ
ｓとＶｒｅｆの比較結果を表わす真または偽に対して定
まる電圧であり、Ｚはハイインピーダンス状態であるか
あるいはＴまたはＦ以外の電圧である。
コンパレータ・ラッチ回路１１の出力はランプ波形発生
回路１２に印加され、この回路１２はコンパレータ・ラ
ッチ回路１１の出力がＴのときは時間とともに上昇する
電圧、Ｆのとぎは時間とともに低下する電圧、Ｚのと外
は一定に保持した電圧をそれぞれ出力し、この出力はレ
ベルシフト回路１０の制御入力端子１（ｌｂに印加され
る。
回路１２に印加され、この回路１２はコンパレータ・ラ
ッチ回路１１の出力がＴのときは時間とともに上昇する
電圧、Ｆのとぎは時間とともに低下する電圧、Ｚのと外
は一定に保持した電圧をそれぞれ出力し、この出力はレ
ベルシフト回路１０の制御入力端子１（ｌｂに印加され
る。
上記の構成において、コンパレータ１１はサンプリング
パルスが印加される毎にレベルシフト回路１０の出力信
号＼’ｓの直流レベルを基準電圧＼・“「ｅｆ］と基準
電圧Ｖｒｅｆ２と比較し、その大小結果にしたかって（
ｉ）、（ｉｉ）、（ｉｉｉ）に示したようにＴ。
パルスが印加される毎にレベルシフト回路１０の出力信
号＼’ｓの直流レベルを基準電圧＼・“「ｅｆ］と基準
電圧Ｖｒｅｆ２と比較し、その大小結果にしたかって（
ｉ）、（ｉｉ）、（ｉｉｉ）に示したようにＴ。
ＦよたはＺの電圧を出力する。即ち、たとえばＶｓ〉＼
７ｒｅｆｌであれば電圧Ｔを出力する。これによってラ
ンプ波形発生回路１２は、直流レベルが時間とともに上
昇する制御電圧を出力してこれをレベルシフト回路１０
に印加する。レベルシフト回路１１）は制御電圧の上昇
に対応して、アナログ入力信号の直流レベルが低下する
アナログ電圧を出力信号として出力する。
７ｒｅｆｌであれば電圧Ｔを出力する。これによってラ
ンプ波形発生回路１２は、直流レベルが時間とともに上
昇する制御電圧を出力してこれをレベルシフト回路１０
に印加する。レベルシフト回路１１）は制御電圧の上昇
に対応して、アナログ入力信号の直流レベルが低下する
アナログ電圧を出力信号として出力する。
Ｖ ｒｃｆ １ ＞〜’ｓ＞Ｖｒｅｆ２のときはアナロ
グ入力電圧の直流レベルは変わらず、＼、“ｒｅｆ ２
＞＼゛Ｓのととはアナログ入力電圧の直流レベルをト
昇させる。
グ入力電圧の直流レベルは変わらず、＼、“ｒｅｆ ２
＞＼゛Ｓのととはアナログ入力電圧の直流レベルをト
昇させる。
上述の制御に上って、サンプリング時点での位相の直流
レベルか一定値１こクランプされ、かつ波ｙ［須よアナ
ログ入力信号と相１１、な出力信号を得る二とができる
。
レベルか一定値１こクランプされ、かつ波ｙ［須よアナ
ログ入力信号と相１１、な出力信号を得る二とができる
。
なお基準電圧はたとえば＼’ｒｅｆ ］ 単一にするこ
ともできる。この場合、クランプレベルはεを１サンプ
ル周期に変化するレベルシフト量とするときＶｒｅｒ±
εとなる。この場合、前述の（ロ）の状態はなくなる。
ともできる。この場合、クランプレベルはεを１サンプ
ル周期に変化するレベルシフト量とするときＶｒｅｒ±
εとなる。この場合、前述の（ロ）の状態はなくなる。
効果
以上のようにこの発明においては、各回路１０゜１１．
１２はいずれも集積回路で構成でき、大容量コンデンサ
は不要となるので外付部品が不要となり、クランプ回路
を一体的に集積回路として構成でトるようにな１）、部
品点数の低減が可能になる。
１２はいずれも集積回路で構成でき、大容量コンデンサ
は不要となるので外付部品が不要となり、クランプ回路
を一体的に集積回路として構成でトるようにな１）、部
品点数の低減が可能になる。
第１図は従来のクランプ回路の詳細な回路図、第２図は
第１図の回路のブロック図、第３図はこの発明のクラン
プ回路の一実施例を示すブロック図、第４図は第３図の
実施例に用いられるレベルシフト回路の動作を示すグラ
フである。 １（）・・・レベルシフト回路、１１・・・コンパレー
タ・ラッチ回路、１２・・・ランプ波形発生回路。 特許出願人 シャープ株式会社 代 理 人 弁理士 前出 葆 外２名第２図 第３図 第４図 古 旧
第１図の回路のブロック図、第３図はこの発明のクラン
プ回路の一実施例を示すブロック図、第４図は第３図の
実施例に用いられるレベルシフト回路の動作を示すグラ
フである。 １（）・・・レベルシフト回路、１１・・・コンパレー
タ・ラッチ回路、１２・・・ランプ波形発生回路。 特許出願人 シャープ株式会社 代 理 人 弁理士 前出 葆 外２名第２図 第３図 第４図 古 旧
Claims (1)
- （１）制御電圧に対して入力信号の直流レベルを変える
レベルシフト回路と、サンプリングパルスが印加された
とき、レベルシフト回路の出力電圧を基準電圧と比較す
るコンパレータと、コンパレータの比較結果にしたがっ
て変化する制御電圧をレベルシフ）回路に与える回路と
を備えたことを特徴とするクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8093684A JPS60224314A (ja) | 1984-04-20 | 1984-04-20 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8093684A JPS60224314A (ja) | 1984-04-20 | 1984-04-20 | クランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60224314A true JPS60224314A (ja) | 1985-11-08 |
Family
ID=13732344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8093684A Pending JPS60224314A (ja) | 1984-04-20 | 1984-04-20 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60224314A (ja) |
-
1984
- 1984-04-20 JP JP8093684A patent/JPS60224314A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB958453A (en) | Electrical translator with a learning character for non-binary signals | |
| KR890005753A (ko) | 샘플된 아날로그 전기신호 처리방법 및 장치 | |
| KR880013318A (ko) | 스위치형 캐패시터 필터 | |
| KR910005731A (ko) | 부하 공급용 회로장치 | |
| JPH028495B2 (ja) | ||
| JPS60224314A (ja) | クランプ回路 | |
| JPS54118148A (en) | Comparator circuit | |
| US6191639B1 (en) | Gating circuit for analog values | |
| SU739557A1 (ru) | Устройство дл возведени в степень | |
| JPH02119314A (ja) | ゼロクロス電圧検出装置 | |
| JPS60142613A (ja) | 波形整形回路 | |
| JPS60208115A (ja) | 移相装置 | |
| KR910009045Y1 (ko) | 신호 및 잡음 검출회로 | |
| SU721834A1 (ru) | Диодный функциональный преобразователь | |
| JPS62142421A (ja) | 符号化回路 | |
| SU658572A1 (ru) | Врем импульсное делительное устройство компенсационного типа | |
| JPH01256837A (ja) | クロック抽出回路 | |
| SU636629A1 (ru) | Интегрирующее устройство | |
| RU1835085C (ru) | Источник опорного напр жени | |
| JPS63252070A (ja) | フイ−ドバツククランプ回路 | |
| SU984008A1 (ru) | Управл емый генератор пилообразного напр жени | |
| JPH04317213A (ja) | 波形整形器 | |
| JPS63127614A (ja) | ピ−クデイテクタ回路 | |
| JPH03102910A (ja) | 比較回路 | |
| JPS58121824A (ja) | 信号処理装置 |