JPH01305624A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPH01305624A JPH01305624A JP13445288A JP13445288A JPH01305624A JP H01305624 A JPH01305624 A JP H01305624A JP 13445288 A JP13445288 A JP 13445288A JP 13445288 A JP13445288 A JP 13445288A JP H01305624 A JPH01305624 A JP H01305624A
- Authority
- JP
- Japan
- Prior art keywords
- converted
- signal
- converter
- digital signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009499 grossing Methods 0.000 claims abstract description 8
- 230000010355 oscillation Effects 0.000 claims description 23
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 238000005070 sampling Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 4
- 238000001914 filtration Methods 0.000 description 4
- 238000013139 quantization Methods 0.000 description 2
- 206010064127 Solar lentigo Diseases 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はアナログ信号をデジタル信号に変換するＡ／Ｄ
変換装置に関し、さらに評言すれば低分解能のＡ／Ｄ変
換器を用いて、有効ビット数を増加し高分解能のＡ／Ｄ
変換を行なうＡ／Ｄ変換装置に関する。
変換装置に関し、さらに評言すれば低分解能のＡ／Ｄ変
換器を用いて、有効ビット数を増加し高分解能のＡ／Ｄ
変換を行なうＡ／Ｄ変換装置に関する。
（従来技術）
従来のこの種のＡ／Ｄ変換装置は、たとえば特開昭５６
−８９２２号公報に示されている如く第１Ａ／Ｄ変換器
による変換デジタル信号をＤ／Ａ変換器でアナログ信号
に変換し、第１Ａ／Ｄ変換器への入力アナログ信号とＤ
／Ａ変換したアナログ信号との差を第２Ａ／Ｄ変換器で
デジタル信号に変換して、第１Ａ／Ｄ変換器の出力デジ
タル信号を高位側データとし、第２Ａ／Ｄ変換器の出力
デジタル信号を低位側データとして、分解能を２倍にあ
げることが知られている。
−８９２２号公報に示されている如く第１Ａ／Ｄ変換器
による変換デジタル信号をＤ／Ａ変換器でアナログ信号
に変換し、第１Ａ／Ｄ変換器への入力アナログ信号とＤ
／Ａ変換したアナログ信号との差を第２Ａ／Ｄ変換器で
デジタル信号に変換して、第１Ａ／Ｄ変換器の出力デジ
タル信号を高位側データとし、第２Ａ／Ｄ変換器の出力
デジタル信号を低位側データとして、分解能を２倍にあ
げることが知られている。
また、特公昭６２−４９７２２号公報に示されている如
く、メモリ手段を用いて第１Ａ／Ｄ変換器にて変換され
た出力デジタル信号を一旦記憶して、特開昭５６−８９
２２号における第１Ａ／Ｄ変換器と第２Ａ／Ｄ変換器と
を共用して、分解能を向上させるようにしたＡ／Ｄ変換
装置も知られている。
く、メモリ手段を用いて第１Ａ／Ｄ変換器にて変換され
た出力デジタル信号を一旦記憶して、特開昭５６−８９
２２号における第１Ａ／Ｄ変換器と第２Ａ／Ｄ変換器と
を共用して、分解能を向上させるようにしたＡ／Ｄ変換
装置も知られている。
（発明が解決しようとする課題）
上記した如き従来技術によるときは前者によればＡ／Ｄ
変換器を２台必要とするほか、Ｄ／Ａ変換器を必要とし
、規模が大きくなる問題点のほか高価となる問題点があ
った。
変換器を２台必要とするほか、Ｄ／Ａ変換器を必要とし
、規模が大きくなる問題点のほか高価となる問題点があ
った。
また上記した従来技術の後者によればＡ／Ｄ変換器は１
台ですむが、Ｄ／Ａ変換器および１時記憶手段を必要と
して、規模が大きくなる問題点のほか高価となる問題点
があった。
台ですむが、Ｄ／Ａ変換器および１時記憶手段を必要と
して、規模が大きくなる問題点のほか高価となる問題点
があった。
本発明は、上記の問題点を解決して装置規模も小さく、
かつ安価に構成できる。実質的分解能を向上させたＡ／
Ｄ変換装置を提供することを目的とする。
かつ安価に構成できる。実質的分解能を向上させたＡ／
Ｄ変換装置を提供することを目的とする。
（課題を解決するための手段）
本発明は、発振手段と、発振手段からの発振出力信号と
被変換アナログ信号とを加える加算手段と、加算手段か
らの出力信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、Ａ／
Ｄ変換手段からの出力をデジタル的に平滑化する平滑手
段とを備えた。
被変換アナログ信号とを加える加算手段と、加算手段か
らの出力信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、Ａ／
Ｄ変換手段からの出力をデジタル的に平滑化する平滑手
段とを備えた。
（作用）
被変換アナログ信号（■０）と発振手段からの発振出力
信号（±Δ■）とが加算され、この加算信号（Ｖｏ±Δ
■）がＡ／Ｄ変換される。この場合、仮りに１±Δ■Ｉ
が量子化誤差より大きいとすると、被変換アナログ信号
（Ｖｏ）を直接Ａ／Ｄ変換手段で変換したときのデジタ
ル信号に±にの範囲をもったデジタル信号が出力される
ことになる。
信号（±Δ■）とが加算され、この加算信号（Ｖｏ±Δ
■）がＡ／Ｄ変換される。この場合、仮りに１±Δ■Ｉ
が量子化誤差より大きいとすると、被変換アナログ信号
（Ｖｏ）を直接Ａ／Ｄ変換手段で変換したときのデジタ
ル信号に±にの範囲をもったデジタル信号が出力される
ことになる。
上の如く変換されたデジタル信号は平滑手段、たとえば
フィルタリングによって、デジタル的に平滑化される。
フィルタリングによって、デジタル的に平滑化される。
この結果、Ａ／Ｄ変換されたデジタル信号に移動平均に
似た操作が行なわれるのと同様の操作が行なわれて、有
効ビット長が増えてＡ／Ｄ変換手段の分解能が実質的に
増大することになる。
似た操作が行なわれるのと同様の操作が行なわれて、有
効ビット長が増えてＡ／Ｄ変換手段の分解能が実質的に
増大することになる。
（実施例）
以下、本発明を実施例により説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。
る。
１はたとえば温度センサ等の被変換アナログ信号を出力
する被変換信号源であり、２は被変換アナログ信号の変
動周波数より大きい周波数の発振出力信号を発生する発
振器である。発振器２がらの発振出力信号と被変換アナ
ログ信号とは加算器３で加算踵加算器３からの出力信号
はＡ／Ｄ変換器４に供給する。加算器３からの出力信号
はＡ／Ｄ変換器４に供給してデジタル信号に変換する。
する被変換信号源であり、２は被変換アナログ信号の変
動周波数より大きい周波数の発振出力信号を発生する発
振器である。発振器２がらの発振出力信号と被変換アナ
ログ信号とは加算器３で加算踵加算器３からの出力信号
はＡ／Ｄ変換器４に供給する。加算器３からの出力信号
はＡ／Ｄ変換器４に供給してデジタル信号に変換する。
Ａ／Ｄ変換器４にて変換されたデジタル信号は、入力デ
ジタル信号を平滑化するフィルタとして作用するマイク
ロコンピュータ５に供給スる。またマイクロコンピュー
タ５はさらに発振器２の発振周波数と周期と異なる周期
でＡ／Ｄ変換器４にサンプリングパルスを供給する。
ジタル信号を平滑化するフィルタとして作用するマイク
ロコンピュータ５に供給スる。またマイクロコンピュー
タ５はさらに発振器２の発振周波数と周期と異なる周期
でＡ／Ｄ変換器４にサンプリングパルスを供給する。
上記の如く構成された本発明の一実施例の作用について
説明する。
説明する。
被変換信号源１から出力される被変換アナログ信号ａは
、たとえば温度センサ等でありその時定数は大きく、第
２図（ａ）に示す如くに示される。−方、発振器２から
の発振出力信号すの発振周波数は被変換アナログ信号ａ
の変動周波数より大きい周波数に設定してあり、発振出
力信号すのレベルは量子化誤差より大きい（±ΔＶ１に
設定しである。
、たとえば温度センサ等でありその時定数は大きく、第
２図（ａ）に示す如くに示される。−方、発振器２から
の発振出力信号すの発振周波数は被変換アナログ信号ａ
の変動周波数より大きい周波数に設定してあり、発振出
力信号すのレベルは量子化誤差より大きい（±ΔＶ１に
設定しである。
被変換アナログ信号ａと発振出力信号すとを加算した加
算器３からの出力信号の被形は第２図（ｂ）に示される
。被変換アナログ信号ａのレベルをＶ。
算器３からの出力信号の被形は第２図（ｂ）に示される
。被変換アナログ信号ａのレベルをＶ。
の場合を例示している。第２図（Ｃ＞は第２図（ｂ）の
−部を拡大して示した波形部分図である。
−部を拡大して示した波形部分図である。
被変換アナログ信号ａのレベルはＶＯであり、デジタル
信号の７ Ｅ （Ｈ）と７ Ｆ （Ｈ）との間の電圧で
あるものとする。
信号の７ Ｅ （Ｈ）と７ Ｆ （Ｈ）との間の電圧で
あるものとする。
マイクロコンピュータ５の作用を第３図のフローチャー
トにともなって説明する。
トにともなって説明する。
変換開始されるとＡ／Ｄ変換器４にサンプリングパルス
が出力され、Ａ／Ｄ変換が開始され（ステップＸ１）、
Ａ／Ｄ変換器４がらのＡ／Ｄ変換終了信号（ＥＯＣ）が
出力されるのを待つ（ステップＸ２ ）。Ａ／Ｄ変換終
了信号（ＥＯＣ）が出方されるとステップＸ１で出力さ
れたサンプリングパルスが第１回目のサンプリングパル
スか否ががチエツクされる（ステップＸ３）。サンプリ
ングパルスが第１回目のサンプリングパルスのときは、
第１回目のサンプリングによるＡ／Ｄ変換データａｌ
をフィルタリングされたデータｓ１ とする初期設定
が行なわれ（ステップｘ４）、続いてサンプリングパル
スの発生タイミングの制御が行われ、次のサンプリング
パルス発生時期が制御される（ステップｘｅ）。ステッ
プＸ６ ［続いてステップＸ！が実行される。
が出力され、Ａ／Ｄ変換が開始され（ステップＸ１）、
Ａ／Ｄ変換器４がらのＡ／Ｄ変換終了信号（ＥＯＣ）が
出力されるのを待つ（ステップＸ２ ）。Ａ／Ｄ変換終
了信号（ＥＯＣ）が出方されるとステップＸ１で出力さ
れたサンプリングパルスが第１回目のサンプリングパル
スか否ががチエツクされる（ステップＸ３）。サンプリ
ングパルスが第１回目のサンプリングパルスのときは、
第１回目のサンプリングによるＡ／Ｄ変換データａｌ
をフィルタリングされたデータｓ１ とする初期設定
が行なわれ（ステップｘ４）、続いてサンプリングパル
スの発生タイミングの制御が行われ、次のサンプリング
パルス発生時期が制御される（ステップｘｅ）。ステッ
プＸ６ ［続いてステップＸ！が実行される。
ステップｘ６ におけるパルス発生時期の制御は第２図
（Ｃ）において、発振出力信号す上における黒点で示す
位置でサンプリングが行われるようにされている。した
がって、Ａ／Ｄ変換のためのサンプリングは第２図（Ｃ
）の発振出力信号す上における黒点の位置で行なわれる
。
（Ｃ）において、発振出力信号す上における黒点で示す
位置でサンプリングが行われるようにされている。した
がって、Ａ／Ｄ変換のためのサンプリングは第２図（Ｃ
）の発振出力信号す上における黒点の位置で行なわれる
。
ステップｘ３ においてサンプリングが１回目でないと
きはＳｎ ＝ｋＳｎ−１＋（１−ｋ） ａｎのフィルタ
リングが行なわれ（ステップｘ５）、続いてステップｘ
６ が実行される。
きはＳｎ ＝ｋＳｎ−１＋（１−ｋ） ａｎのフィルタ
リングが行なわれ（ステップｘ５）、続いてステップｘ
６ が実行される。
ここでａｎはｎ回目のサンプリングによるＡ／Ｄ変換器
４からの変換デジタルデータ、Ｓｎは１回サンプリング
を行なったときのフィルタリングされたデータを示して
いる。なお、ｎは ２以上の自然数、ｋは定数で、０≦
に≦１である。
４からの変換デジタルデータ、Ｓｎは１回サンプリング
を行なったときのフィルタリングされたデータを示して
いる。なお、ｎは ２以上の自然数、ｋは定数で、０≦
に≦１である。
したがって、ステップｘ５ によってローパスフィルタ
リングが行なわれることになって、第２図（Ｃ）におけ
る黒点位置のアナログ信号がデジタル信号に変換される
。この変換デジタル信号がデジタル的に平滑化されて、
デジタル信号として出力されることになる。
リングが行なわれることになって、第２図（Ｃ）におけ
る黒点位置のアナログ信号がデジタル信号に変換される
。この変換デジタル信号がデジタル的に平滑化されて、
デジタル信号として出力されることになる。
しかし、被変換アナログ信号ａ１すなわち電圧■ｏ は
実際のデジタル信号７ Ｆ （Ｈ）に近いのにもかかわ
らず、Ａ／Ｄ変換器４でＡ／Ｄ変換したデジタル信号は
７ Ｅ （Ｈ）になる。しかるに本発明の一実施例では
電圧■ｏ を中心に±Δ■の範囲で変動させた電圧をサ
ンプリングしているため、７Ｆ（Ｈ）を超える電圧がサ
ンプリングされる場合も生じ、第２図（ｃ）の黒点位置
のアナログ信号をＡ／Ｄ変換したとき、変換データは７
Ｅ （Ｈ）と、７Ｆ（Ｈ）との両方が生じ、被変換ア
ナログ信号ａのレベルにより変換デジタル信号７ Ｆ
（Ｈ）が生ずる割合が生ずる。この変換デジタル信号７
Ｅ （Ｈ） 、７ Ｆ（Ｉ（）がフィルタリングされ
て、デジタル的に平滑化される。ステップＸ４とＸ５に
よるフィルタリングにおいて、定数ｋを １ に近ずけ
る程、実際の電圧値に対するレスポンスは悪くなるが、
有効ビット数は増大する。故に被変換アナログ信号が温
度検出出力信号の如く、時定数が大きいものにはこの方
法は有効な手段である。
実際のデジタル信号７ Ｆ （Ｈ）に近いのにもかかわ
らず、Ａ／Ｄ変換器４でＡ／Ｄ変換したデジタル信号は
７ Ｅ （Ｈ）になる。しかるに本発明の一実施例では
電圧■ｏ を中心に±Δ■の範囲で変動させた電圧をサ
ンプリングしているため、７Ｆ（Ｈ）を超える電圧がサ
ンプリングされる場合も生じ、第２図（ｃ）の黒点位置
のアナログ信号をＡ／Ｄ変換したとき、変換データは７
Ｅ （Ｈ）と、７Ｆ（Ｈ）との両方が生じ、被変換ア
ナログ信号ａのレベルにより変換デジタル信号７ Ｆ
（Ｈ）が生ずる割合が生ずる。この変換デジタル信号７
Ｅ （Ｈ） 、７ Ｆ（Ｉ（）がフィルタリングされ
て、デジタル的に平滑化される。ステップＸ４とＸ５に
よるフィルタリングにおいて、定数ｋを １ に近ずけ
る程、実際の電圧値に対するレスポンスは悪くなるが、
有効ビット数は増大する。故に被変換アナログ信号が温
度検出出力信号の如く、時定数が大きいものにはこの方
法は有効な手段である。
なお、仮に発振周波数と同一周期、また逓倍した周期の
サンプリングを行なうと、第２図（ｃ）においてＸ印に
て示した位置のアナログ信号を変換してしまうことにな
って、前記した動作をし得ないために、以上の説明にお
いて、発振器２の発振周波数と周期の異なるサンプリン
グパルスを供給するようにしたのである。
サンプリングを行なうと、第２図（ｃ）においてＸ印に
て示した位置のアナログ信号を変換してしまうことにな
って、前記した動作をし得ないために、以上の説明にお
いて、発振器２の発振周波数と周期の異なるサンプリン
グパルスを供給するようにしたのである。
また、発振器２の発振周波数は一定である必要はない。
さらにまた発振器２の発振出力は正弦波状である必要も
なく、三角波状であっても差支えない。
なく、三角波状であっても差支えない。
また、サンプリングパルスの周期は上記した第２図（Ｃ
）の様に、発振器２の１サイクル当り２〜３個となるサ
ンプリングパルスとなる必要もなく、もつと周期が短か
くてもよく、またさらにサンプリング位置が乱数的に決
るようにしてもよい。
）の様に、発振器２の１サイクル当り２〜３個となるサ
ンプリングパルスとなる必要もなく、もつと周期が短か
くてもよく、またさらにサンプリング位置が乱数的に決
るようにしてもよい。
（発明の効果）
以上説明した如く本発明によれば、被変換アナログ信号
と発振器からの発振出力信号とを加算し、加算した信号
をＡ／Ｄ変換し、Ａ／Ｄ変換されたデジタル信号をデジ
タル的に平滑化するようにしたため、低分解能のＡ／Ｄ
変換手段にて被変換アナログ信号をＡ／Ｄ変換したとき
、有効ビット長が増えてＡ／Ｄ変換手段の分解能が実質
的に増大する。
と発振器からの発振出力信号とを加算し、加算した信号
をＡ／Ｄ変換し、Ａ／Ｄ変換されたデジタル信号をデジ
タル的に平滑化するようにしたため、低分解能のＡ／Ｄ
変換手段にて被変換アナログ信号をＡ／Ｄ変換したとき
、有効ビット長が増えてＡ／Ｄ変換手段の分解能が実質
的に増大する。
第１図は本発明の一実施例の構成を示すブロック図。
第２図は本発明の一実施例の作用の説明に供する波形図
。 第３図は本発明の一実施例の作用の説明に供するフロー
チャート。 １・・・被変換信号源、２・・・発振器、３・・・加算
器、４・・・Ａ／Ｄ変換器、５・・・マイクロコンピュ
ータ。
。 第３図は本発明の一実施例の作用の説明に供するフロー
チャート。 １・・・被変換信号源、２・・・発振器、３・・・加算
器、４・・・Ａ／Ｄ変換器、５・・・マイクロコンピュ
ータ。
Claims (1)
- （１）発振手段と、発振手段からの発振出力信号と被変
換アナログ信号とを加える加算手段と、加算手段からの
出力信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、Ａ／Ｄ変
換手段からの出力をデジタル的に平滑化する平滑手段と
を備えて、平滑手段の出力から変換デジタル信号を得る
ことを特徴とするＡ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13445288A JPH01305624A (ja) | 1988-06-02 | 1988-06-02 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13445288A JPH01305624A (ja) | 1988-06-02 | 1988-06-02 | Ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01305624A true JPH01305624A (ja) | 1989-12-08 |
Family
ID=15128674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13445288A Pending JPH01305624A (ja) | 1988-06-02 | 1988-06-02 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01305624A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014045568A1 (ja) * | 2012-09-18 | 2014-03-27 | 三洋電機株式会社 | 電流検出回路とこの電流検出回路を備える電動車両及び蓄電装置 |
-
1988
- 1988-06-02 JP JP13445288A patent/JPH01305624A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014045568A1 (ja) * | 2012-09-18 | 2014-03-27 | 三洋電機株式会社 | 電流検出回路とこの電流検出回路を備える電動車両及び蓄電装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01305624A (ja) | Ａ／ｄ変換装置 | |
| JPH0140525B2 (ja) | ||
| JPS63193603A (ja) | 同期復調器 | |
| JPH05167450A (ja) | アナログ・デジタル変換回路 | |
| JPH05206732A (ja) | 周波数シンセサイザ | |
| JPH114166A (ja) | 逐次比較型ａ／ｄ変換器 | |
| JP2001077692A (ja) | Ｄ／ａ変換回路 | |
| JPH0376311A (ja) | パルス幅変調回路 | |
| JPH0388505A (ja) | 任意波形発生器 | |
| JPH0295024A (ja) | マルチプレクサ付σ△変調形ａ／ｄ変換器 | |
| JPH06291658A (ja) | Ａ／ｄ変換器 | |
| JP2853723B2 (ja) | パルス幅変調回路 | |
| JPH07231225A (ja) | 任意波形発生器 | |
| JP3261187B2 (ja) | エンコーダにおけるアナログゲイン補正方法 | |
| JP2000183741A (ja) | Ａｄ変換回路 | |
| JPH08114632A (ja) | ノイズ除去装置 | |
| JPH0140531B2 (ja) | ||
| JPH0576134U (ja) | Ｄ／ａ変換装置 | |
| JPH07131353A (ja) | 逐次比較形ａｄ変換器 | |
| JPH05276042A (ja) | アナログ・ディジタル変換装置 | |
| JP2001153897A (ja) | ピークホールド回路及びこれを用いた信号測定装置 | |
| JPH0736490B2 (ja) | 任意波形発生装置 | |
| SU1663435A1 (ru) | Устройство дл регистрации информации | |
| JPH073952B2 (ja) | デジタル・アナログ変換器 | |
| JP2525979Y2 (ja) | 簡易形デジタルフィルタ |