JPH06291658A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPH06291658A JPH06291658A JP8043793A JP8043793A JPH06291658A JP H06291658 A JPH06291658 A JP H06291658A JP 8043793 A JP8043793 A JP 8043793A JP 8043793 A JP8043793 A JP 8043793A JP H06291658 A JPH06291658 A JP H06291658A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- low
- precision
- data
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 高精度且つ高速なＡ／Ｄ変換を行うことがで
きるようにする。 【構成】 データ生成部１０において、低速高精度のＡ
／Ｄコンバータ２から高精度のサンプリングデータが出
力されるタイミングでは、高精度のサンプリングデータ
が選択され、その他のタイミングでは、Ａ／Ｄコンバー
タ２より出力される高精度のサンプリングデータから補
間データが生成され、補間データと、高速低精度のＡ／
Ｄコンバータ１からの低精度のサンプリングデータとの
差分が所定値以下のとき、補間データが選択され、差分
が所定値より大きいとき、低精度のサンプリングデータ
が選択され、Ａ／Ｄ変換結果として出力される。
きるようにする。 【構成】 データ生成部１０において、低速高精度のＡ
／Ｄコンバータ２から高精度のサンプリングデータが出
力されるタイミングでは、高精度のサンプリングデータ
が選択され、その他のタイミングでは、Ａ／Ｄコンバー
タ２より出力される高精度のサンプリングデータから補
間データが生成され、補間データと、高速低精度のＡ／
Ｄコンバータ１からの低精度のサンプリングデータとの
差分が所定値以下のとき、補間データが選択され、差分
が所定値より大きいとき、低精度のサンプリングデータ
が選択され、Ａ／Ｄ変換結果として出力される。
Description
【０００１】
【産業上の利用分野】本発明は、例えばビデオ信号やオ
ーディオ信号などのアナログ信号をディジタル信号に変
換する場合に用いて好適なＡ／Ｄ変換器に関する。
ーディオ信号などのアナログ信号をディジタル信号に変
換する場合に用いて好適なＡ／Ｄ変換器に関する。
【０００２】
【従来の技術】従来、アナログ信号としての、例えばビ
デオ信号を、ディジタル信号に変換するＡ／Ｄ変換器に
おいては、いわゆるフラッシュ型のものが一般的に知ら
れている（用いられている）。例えば、８ビット精度の
フラッシュ型のＡ／Ｄ変換器は、２５６（＝２8）のコ
ンパレータを有し、入力されたアナログ信号をサンプル
ホールドして、２５６の異なる閾値Ｓ0乃至Ｓ255と比較
する。そして、サンプルホールドされたレベルが、閾値
Ｓi乃至Ｓi+1（ｉ＝０，１，・・・，２５５、但し、閾
値Ｓ256は、例えば無限大とする）の範囲のレベルであ
る場合、それを、例えばレベルｉの８ビットのディジタ
ル信号に変換して出力するようになされている。
デオ信号を、ディジタル信号に変換するＡ／Ｄ変換器に
おいては、いわゆるフラッシュ型のものが一般的に知ら
れている（用いられている）。例えば、８ビット精度の
フラッシュ型のＡ／Ｄ変換器は、２５６（＝２8）のコ
ンパレータを有し、入力されたアナログ信号をサンプル
ホールドして、２５６の異なる閾値Ｓ0乃至Ｓ255と比較
する。そして、サンプルホールドされたレベルが、閾値
Ｓi乃至Ｓi+1（ｉ＝０，１，・・・，２５５、但し、閾
値Ｓ256は、例えば無限大とする）の範囲のレベルであ
る場合、それを、例えばレベルｉの８ビットのディジタ
ル信号に変換して出力するようになされている。
【０００３】
【発明が解決しようとする課題】しかしながら、このフ
ラッシュ型のＡ／Ｄ変換器においては、ビット精度を増
加させると、必要となるコンパレータが多くなり、回路
規模が大型化する課題があった。このため、フラッシュ
型のＡ／Ｄコンバータのビット精度としては、実用性を
考えると、たかだか８ビット精度程度が限界であった。
ラッシュ型のＡ／Ｄ変換器においては、ビット精度を増
加させると、必要となるコンパレータが多くなり、回路
規模が大型化する課題があった。このため、フラッシュ
型のＡ／Ｄコンバータのビット精度としては、実用性を
考えると、たかだか８ビット精度程度が限界であった。
【０００４】そこで、８ビットより高精度な、例えば１
０乃至１２ビットのＡ／Ｄ変換器として、Ａ／Ｄ変換処
理を複数回繰り返す、いわゆるサブレンジ型と呼ばれる
ものがある。
０乃至１２ビットのＡ／Ｄ変換器として、Ａ／Ｄ変換処
理を複数回繰り返す、いわゆるサブレンジ型と呼ばれる
ものがある。
【０００５】即ち、このサブレンジ型のＡ／Ｄ変換器に
おいては、まず入力されたアナログ信号がＡ／Ｄ変換さ
れ、さらにＤ／Ａ変換される。そして、このＤ／Ａ変換
結果と、元のアナログ信号との差分が算出されて、この
差分が再びＡ／Ｄ変換され、これにより、高いビット精
度を得ることができるようになされている。
おいては、まず入力されたアナログ信号がＡ／Ｄ変換さ
れ、さらにＤ／Ａ変換される。そして、このＤ／Ａ変換
結果と、元のアナログ信号との差分が算出されて、この
差分が再びＡ／Ｄ変換され、これにより、高いビット精
度を得ることができるようになされている。
【０００６】しかしながら、サブレンジ型のＡ／Ｄ変換
器では、処理の高速化を図ろうとすると、回路が大型化
するとともに、高コスト化する課題があった。即ち、サ
ブレンジ型のＡ／Ｄ変換器の高速化は、実用的に困難で
あった。
器では、処理の高速化を図ろうとすると、回路が大型化
するとともに、高コスト化する課題があった。即ち、サ
ブレンジ型のＡ／Ｄ変換器の高速化は、実用的に困難で
あった。
【０００７】本発明は、このような状況に鑑みてなされ
たものであり、回路を高コスト化および大型化すること
なく、高精度且つ高速なＡ／Ｄ変換を行うことができる
ようにするものである。
たものであり、回路を高コスト化および大型化すること
なく、高精度且つ高速なＡ／Ｄ変換を行うことができる
ようにするものである。
【０００８】
【発明が解決しようとする課題】本発明のＡ／Ｄ変換器
は、例えばＡ／Ｄコンバータ１などの高速低精度のＡ／
Ｄコンバータと、例えばＡ／Ｄコンバータ２などの低速
高精度のＡ／Ｄコンバータとによって、入力されたアナ
ログ信号をディジタル信号に変換するＡ／Ｄ変換器であ
って、Ａ／Ｄコンバータ１から低精度のサンプリングデ
ータが出力されるタイミングのうち、Ａ／Ｄコンバータ
２から高精度のサンプリングデータが出力されるタイミ
ングを除くタイミングでは、Ａ／Ｄコンバータ２より出
力される高精度のサンプリングデータから補間データを
生成し、補間データと低精度のサンプリングデータとの
差分が所定値以下のとき、補間データを選択し、差分が
所定値より大きいとき、低精度のサンプリングデータを
選択し、Ａ／Ｄコンバータ２から高精度のサンプリング
データが出力されるタイミングでは、高精度のサンプリ
ングデータを選択して出力する出力手段としてのデータ
生成部１０または２０を備えることを特徴とする。
は、例えばＡ／Ｄコンバータ１などの高速低精度のＡ／
Ｄコンバータと、例えばＡ／Ｄコンバータ２などの低速
高精度のＡ／Ｄコンバータとによって、入力されたアナ
ログ信号をディジタル信号に変換するＡ／Ｄ変換器であ
って、Ａ／Ｄコンバータ１から低精度のサンプリングデ
ータが出力されるタイミングのうち、Ａ／Ｄコンバータ
２から高精度のサンプリングデータが出力されるタイミ
ングを除くタイミングでは、Ａ／Ｄコンバータ２より出
力される高精度のサンプリングデータから補間データを
生成し、補間データと低精度のサンプリングデータとの
差分が所定値以下のとき、補間データを選択し、差分が
所定値より大きいとき、低精度のサンプリングデータを
選択し、Ａ／Ｄコンバータ２から高精度のサンプリング
データが出力されるタイミングでは、高精度のサンプリ
ングデータを選択して出力する出力手段としてのデータ
生成部１０または２０を備えることを特徴とする。
【０００９】このＡ／Ｄ変換器は、Ａ／Ｄコンバータ１
および２に、２次元のアナログ信号をディジタル信号に
変換させ、データ生成部２０に、Ａ／Ｄコンバータ２よ
り出力される高精度のサンプリングデータに対し、２次
元補間処理を施させて、補間データを生成させることが
できる。
および２に、２次元のアナログ信号をディジタル信号に
変換させ、データ生成部２０に、Ａ／Ｄコンバータ２よ
り出力される高精度のサンプリングデータに対し、２次
元補間処理を施させて、補間データを生成させることが
できる。
【００１０】
【作用】上記構成のＡ／Ｄ変換器においては、入力され
たアナログ信号を、高速低精度または低速高精度のＡ／
Ｄコンバータ１または２にそれぞれＡ／Ｄ変換させる。
そして、Ａ／Ｄコンバータ１から低精度のサンプリング
データが出力されるタイミングのうち、Ａ／Ｄコンバー
タ２から高精度のサンプリングデータが出力されるタイ
ミングを除くタイミングでは、Ａ／Ｄコンバータ２より
出力される高精度のサンプリングデータから補間データ
を生成させ、補間データと低精度のサンプリングデータ
との差分が所定値以下のとき、補間データを選択させ、
差分が所定値より大きいとき、低精度のサンプリングデ
ータを選択させ、Ａ／Ｄコンバータ２から高精度のサン
プリングデータが出力されるタイミングでは、高精度の
サンプリングデータを選択させて出力させる。従って、
高速低精度のＡ／Ｄコンバータ１および低速高精度のＡ
／Ｄコンバータ２によって、回路を高コスト化および大
型化することなく、高精度且つ高速なＡ／Ｄ変換を行う
ことができる。
たアナログ信号を、高速低精度または低速高精度のＡ／
Ｄコンバータ１または２にそれぞれＡ／Ｄ変換させる。
そして、Ａ／Ｄコンバータ１から低精度のサンプリング
データが出力されるタイミングのうち、Ａ／Ｄコンバー
タ２から高精度のサンプリングデータが出力されるタイ
ミングを除くタイミングでは、Ａ／Ｄコンバータ２より
出力される高精度のサンプリングデータから補間データ
を生成させ、補間データと低精度のサンプリングデータ
との差分が所定値以下のとき、補間データを選択させ、
差分が所定値より大きいとき、低精度のサンプリングデ
ータを選択させ、Ａ／Ｄコンバータ２から高精度のサン
プリングデータが出力されるタイミングでは、高精度の
サンプリングデータを選択させて出力させる。従って、
高速低精度のＡ／Ｄコンバータ１および低速高精度のＡ
／Ｄコンバータ２によって、回路を高コスト化および大
型化することなく、高精度且つ高速なＡ／Ｄ変換を行う
ことができる。
【００１１】Ａ／Ｄコンバータ１および２に、２次元の
アナログ信号をディジタル信号に変換させ、データ生成
部２０に、Ａ／Ｄコンバータ２より出力される高精度の
サンプリングデータに対し、２次元補間処理を施させ
て、補間データを生成させることができる場合において
は、２次元のアナログ信号としての、例えばビデオ信号
を、高精度且つ高速にＡ／Ｄ変換することができる。
アナログ信号をディジタル信号に変換させ、データ生成
部２０に、Ａ／Ｄコンバータ２より出力される高精度の
サンプリングデータに対し、２次元補間処理を施させ
て、補間データを生成させることができる場合において
は、２次元のアナログ信号としての、例えばビデオ信号
を、高精度且つ高速にＡ／Ｄ変換することができる。
【００１２】
【実施例】図１は、本発明のＡ／Ｄ変換器の一実施例の
構成を示すブロック図である。高速低精度Ａ／Ｄコンバ
ータ１は、低精度ではあるが、処理の高速なＡ／Ｄコン
バータで、クロック発生器４より供給されるクロックに
基づいて、入力されたアナログ信号を、例えば６乃至８
ビットなどの低ビット精度でＡ／Ｄ変換し、低精度のデ
ィジタル信号を出力する。低速高精度Ａ／Ｄコンバータ
２は、処理が低速ではあるが、高精度なＡ／Ｄコンバー
タで、分周器５から供給されるクロックに基づいて、入
力されたアナログ信号を、例えば１０乃至１２ビットな
どの高ビット精度でＡ／Ｄ変換し、高精度のディジタル
信号を出力する。
構成を示すブロック図である。高速低精度Ａ／Ｄコンバ
ータ１は、低精度ではあるが、処理の高速なＡ／Ｄコン
バータで、クロック発生器４より供給されるクロックに
基づいて、入力されたアナログ信号を、例えば６乃至８
ビットなどの低ビット精度でＡ／Ｄ変換し、低精度のデ
ィジタル信号を出力する。低速高精度Ａ／Ｄコンバータ
２は、処理が低速ではあるが、高精度なＡ／Ｄコンバー
タで、分周器５から供給されるクロックに基づいて、入
力されたアナログ信号を、例えば１０乃至１２ビットな
どの高ビット精度でＡ／Ｄ変換し、高精度のディジタル
信号を出力する。
【００１３】データ生成部１０は、データ合成回路３か
ら構成され、Ａ／Ｄコンバータ１と２の出力を合成して
出力する。クロック発生器４は、入力されたアナログ信
号の少なくとも２倍の周波数のクロックを発生し、高速
低精度Ａ／Ｄコンバータ１と分周器５に出力する。分周
器５は、クロック発生器４からのクロックを分周し、即
ちクロック発生器４からのクロックの周波数を、例えば
１／４倍し、低速高精度Ａ／Ｄコンバータ２に出力す
る。
ら構成され、Ａ／Ｄコンバータ１と２の出力を合成して
出力する。クロック発生器４は、入力されたアナログ信
号の少なくとも２倍の周波数のクロックを発生し、高速
低精度Ａ／Ｄコンバータ１と分周器５に出力する。分周
器５は、クロック発生器４からのクロックを分周し、即
ちクロック発生器４からのクロックの周波数を、例えば
１／４倍し、低速高精度Ａ／Ｄコンバータ２に出力す
る。
【００１４】従って、低速高精度Ａ／Ｄコンバータ２で
は、高速低精度Ａ／Ｄコンバータ１のサンプリング間隔
（即ち、ナイキスト間隔）△ｔの４倍のサンプリング間
隔４△ｔ（＝４×△ｔ）で、Ａ／Ｄ変換が行われるよう
になされている。
は、高速低精度Ａ／Ｄコンバータ１のサンプリング間隔
（即ち、ナイキスト間隔）△ｔの４倍のサンプリング間
隔４△ｔ（＝４×△ｔ）で、Ａ／Ｄ変換が行われるよう
になされている。
【００１５】以上のように構成されるＡ／Ｄ変換器にお
いては、アナログ信号としての、例えばビデオ信号やオ
ーディオ信号が入力されると、まずＡ／Ｄコンバータ１
において、入力されたアナログ信号が、クロック発生器
４により発生されたクロックの周期△ｔごとにサンプリ
ングされ、低精度（例えば、上述のように６乃至８ビッ
ト）のディジタル信号に変換されて、データ生成部１０
を構成するデータ合成回路３に出力される。
いては、アナログ信号としての、例えばビデオ信号やオ
ーディオ信号が入力されると、まずＡ／Ｄコンバータ１
において、入力されたアナログ信号が、クロック発生器
４により発生されたクロックの周期△ｔごとにサンプリ
ングされ、低精度（例えば、上述のように６乃至８ビッ
ト）のディジタル信号に変換されて、データ生成部１０
を構成するデータ合成回路３に出力される。
【００１６】同時に、Ａ／Ｄコンバータ２において、入
力されたアナログ信号が、クロック発生器４により発生
され、分周器５で分周されたクロックの周期４△ｔごと
にサンプリングされ、高精度（例えば、上述のように１
０乃至１２ビット）のディジタル信号に変換されて、デ
ータ生成部１０を構成するデータ合成回路３に出力され
る。
力されたアナログ信号が、クロック発生器４により発生
され、分周器５で分周されたクロックの周期４△ｔごと
にサンプリングされ、高精度（例えば、上述のように１
０乃至１２ビット）のディジタル信号に変換されて、デ
ータ生成部１０を構成するデータ合成回路３に出力され
る。
【００１７】即ち、例えば図２（Ａ）に示すようなアナ
ログ信号が入力された場合、図２（Ｂ）に示すように、
Ａ／Ｄコンバータ１からは、時間△ｔごとの、時刻
ｔ0，ｔ1，・・・，にサンプリングされた低精度の（分
解能（図中、Ｓ1で示す間隔）の低い）ディジタル信号
としてのサンプリングデータ（図中、●印で示す）が出
力されるとともに、Ａ／Ｄコンバータ２からは、時間４
△ｔごとの、時刻ｔ0，ｔ4，ｔ8，・・・にサンプリン
グされた高精度の（分解能（図中、Ｓ2で示す間隔）の
高い）ディジタル信号としてのサンプリングデータ（図
中、△印で示す）が出力される。
ログ信号が入力された場合、図２（Ｂ）に示すように、
Ａ／Ｄコンバータ１からは、時間△ｔごとの、時刻
ｔ0，ｔ1，・・・，にサンプリングされた低精度の（分
解能（図中、Ｓ1で示す間隔）の低い）ディジタル信号
としてのサンプリングデータ（図中、●印で示す）が出
力されるとともに、Ａ／Ｄコンバータ２からは、時間４
△ｔごとの、時刻ｔ0，ｔ4，ｔ8，・・・にサンプリン
グされた高精度の（分解能（図中、Ｓ2で示す間隔）の
高い）ディジタル信号としてのサンプリングデータ（図
中、△印で示す）が出力される。
【００１８】そして、Ａ／Ｄコンバータ２から高精度の
サンプリングデータが出力されるタイミング、即ち時刻
ｔ4n（但し、ｎは０以上の整数）では、合成回路３にお
いて、高精度のサンプリングデータ（図中、△印で示
す）が選択され、Ａ／Ｄ変換されたディジタル信号（図
中、△印に○印を付してある部分）として出力される。
サンプリングデータが出力されるタイミング、即ち時刻
ｔ4n（但し、ｎは０以上の整数）では、合成回路３にお
いて、高精度のサンプリングデータ（図中、△印で示
す）が選択され、Ａ／Ｄ変換されたディジタル信号（図
中、△印に○印を付してある部分）として出力される。
【００１９】また、Ａ／Ｄコンバータ１から低精度のサ
ンプリングデータが出力されるタイミングのうち、Ａ／
Ｄコンバータ２から高精度のサンプリングデータが出力
されるタイミングを除くタイミング、即ち時刻ｔ4n+1，
ｔ4n+2，ｔ4n+3，ｔ4(n+1)+1，・・・では、合成回路３
において、まずその時刻における補間データ（図中、×
印で示す）が、Ａ／Ｄコンバータ２からの高精度のサン
プリングデータを用いて、例えば折れ線近似や多項式近
似などによって算出される。なお、図２（Ｂ）において
は、折れ線近似を点線で示してある。
ンプリングデータが出力されるタイミングのうち、Ａ／
Ｄコンバータ２から高精度のサンプリングデータが出力
されるタイミングを除くタイミング、即ち時刻ｔ4n+1，
ｔ4n+2，ｔ4n+3，ｔ4(n+1)+1，・・・では、合成回路３
において、まずその時刻における補間データ（図中、×
印で示す）が、Ａ／Ｄコンバータ２からの高精度のサン
プリングデータを用いて、例えば折れ線近似や多項式近
似などによって算出される。なお、図２（Ｂ）において
は、折れ線近似を点線で示してある。
【００２０】そして、この補間データ（図中、×印で示
す）と、Ａ／Ｄコンバータ１からの低精度のサンプリン
グデータ（図中、●印で示す）との差分がとられ、その
差分が、例えば低速高精度Ａ／Ｄコンバータ２の分解能
Ｓ2などの所定値以下であるときには、補間データが出
力される。
す）と、Ａ／Ｄコンバータ１からの低精度のサンプリン
グデータ（図中、●印で示す）との差分がとられ、その
差分が、例えば低速高精度Ａ／Ｄコンバータ２の分解能
Ｓ2などの所定値以下であるときには、補間データが出
力される。
【００２１】一方、補間データと（図中、×印で示す）
と、Ａ／Ｄコンバータ１からの低精度のサンプリングデ
ータ（図中、●印で示す）との差分が、低速高精度Ａ／
Ｄコンバータ２の分解能Ｓ2より大きいときには、Ａ／
Ｄコンバータ１からの低精度のサンプリングデータが出
力される。
と、Ａ／Ｄコンバータ１からの低精度のサンプリングデ
ータ（図中、●印で示す）との差分が、低速高精度Ａ／
Ｄコンバータ２の分解能Ｓ2より大きいときには、Ａ／
Ｄコンバータ１からの低精度のサンプリングデータが出
力される。
【００２２】即ち、補間データが信頼できるときには、
補間データが、Ａ／Ｄ変換されたディジタル信号（図
中、×印に○印を付してある部分）として出力され、ま
た、例えばＡ／Ｄコンバータ２において、そのサンプリ
ング周波数が低いために、入力されたアナログ信号のう
ちの急激に変化する部分（例えば、図中、Ｌで示す部
分）がサンプリングされておらず、補間データが信頼で
きないときには、精度は低下するが、Ａ／Ｄコンバータ
１からのサンプリングデータが、Ａ／Ｄ変換されたディ
ジタル信号（図中、●印に○印を付してある部分）とし
て出力される。
補間データが、Ａ／Ｄ変換されたディジタル信号（図
中、×印に○印を付してある部分）として出力され、ま
た、例えばＡ／Ｄコンバータ２において、そのサンプリ
ング周波数が低いために、入力されたアナログ信号のう
ちの急激に変化する部分（例えば、図中、Ｌで示す部
分）がサンプリングされておらず、補間データが信頼で
きないときには、精度は低下するが、Ａ／Ｄコンバータ
１からのサンプリングデータが、Ａ／Ｄ変換されたディ
ジタル信号（図中、●印に○印を付してある部分）とし
て出力される。
【００２３】従って、このＡ／Ｄ変換器においては、補
間データを、ほぼ誤差のない範囲で算出することのでき
るような、アナログ信号の変化の緩やかな部分、即ち低
周波成分（分周器５よりＡ／Ｄコンバータ２に供給され
るクロックの周波数の１／２以下の低周波成分）に対し
ては、高精度なディジタル信号への変換処理が高速に行
われることになる。
間データを、ほぼ誤差のない範囲で算出することのでき
るような、アナログ信号の変化の緩やかな部分、即ち低
周波成分（分周器５よりＡ／Ｄコンバータ２に供給され
るクロックの周波数の１／２以下の低周波成分）に対し
ては、高精度なディジタル信号への変換処理が高速に行
われることになる。
【００２４】また、アナログ信号の変化の激しい部分、
即ち高周波成分に対しては、上述の場合に比較して精度
は幾分劣化するときもあるが、少なくとも高速低精度Ａ
／Ｄコンバータ１の精度以上のディジタル信号への変換
処理が高速に行われることになる。
即ち高周波成分に対しては、上述の場合に比較して精度
は幾分劣化するときもあるが、少なくとも高速低精度Ａ
／Ｄコンバータ１の精度以上のディジタル信号への変換
処理が高速に行われることになる。
【００２５】しかしながら、このＡ／Ｄ変換器を、例え
ばビデオ信号をＡ／Ｄ変換するのに適用する場合、人間
の視覚特性は、ビデオ信号の変化の緩やかな部分には敏
感であるが、例えばエッジなどの変化の急峻な部分には
比較的鈍感であるので、上述の精度の劣化は、実用的に
問題がない。また、このＡ／Ｄ変換器を、例えばオーデ
ィオ信号をＡ／Ｄ変換するのに適用する場合も同様であ
る。従って、このＡ／Ｄ変換器は、疑似的に高速高精度
のＡ／Ｄ変換処理を行う、いわば周波数分解機能型Ａ／
Ｄ変換器ということができる。
ばビデオ信号をＡ／Ｄ変換するのに適用する場合、人間
の視覚特性は、ビデオ信号の変化の緩やかな部分には敏
感であるが、例えばエッジなどの変化の急峻な部分には
比較的鈍感であるので、上述の精度の劣化は、実用的に
問題がない。また、このＡ／Ｄ変換器を、例えばオーデ
ィオ信号をＡ／Ｄ変換するのに適用する場合も同様であ
る。従って、このＡ／Ｄ変換器は、疑似的に高速高精度
のＡ／Ｄ変換処理を行う、いわば周波数分解機能型Ａ／
Ｄ変換器ということができる。
【００２６】以上のように、本発明によれば、高速低精
度Ａ／Ｄコンバータ１と低速高精度Ａ／Ｄコンバータ２
を用いて、小型で低コスト、低消費電力の高速高精度Ａ
／Ｄ変換器を提供することが可能となる。
度Ａ／Ｄコンバータ１と低速高精度Ａ／Ｄコンバータ２
を用いて、小型で低コスト、低消費電力の高速高精度Ａ
／Ｄ変換器を提供することが可能となる。
【００２７】次に、図３は、本発明のＡ／Ｄ変換器の第
２実施例の構成を示すブロック図である。図中、図１に
おける場合と対応する部分については、同一の符号を付
してある。即ち、このＡ／Ｄ変換器は、低速高精度Ａ／
Ｄコンバータ２の出力を２次元補間する２次元補間回路
１１、および高速低精度Ａ／Ｄコンバータ１の出力と、
補間回路１１の出力とを合成するデータ合成回路１２か
ら構成されるデータ生成部２０が、データ生成部１０に
代えて設けられている他は、図１のＡ／Ｄ変換器と同様
に構成されている。
２実施例の構成を示すブロック図である。図中、図１に
おける場合と対応する部分については、同一の符号を付
してある。即ち、このＡ／Ｄ変換器は、低速高精度Ａ／
Ｄコンバータ２の出力を２次元補間する２次元補間回路
１１、および高速低精度Ａ／Ｄコンバータ１の出力と、
補間回路１１の出力とを合成するデータ合成回路１２か
ら構成されるデータ生成部２０が、データ生成部１０に
代えて設けられている他は、図１のＡ／Ｄ変換器と同様
に構成されている。
【００２８】以上のように構成されるＡ／Ｄ変換器にお
いては、２次元のアナログ信号としての、例えばビデオ
信号が入力されると、Ａ／Ｄコンバータ１および２にお
いて、入力されたアナログ信号がディジタル信号に変換
される。Ａ／Ｄコンバータ１からの低精度のディジタル
信号はデータ生成部２０の合成回路１２に入力され、Ａ
／Ｄコンバータ２からの高精度のディジタル信号はデー
タ生成部２０の補間回路１１に入力される。
いては、２次元のアナログ信号としての、例えばビデオ
信号が入力されると、Ａ／Ｄコンバータ１および２にお
いて、入力されたアナログ信号がディジタル信号に変換
される。Ａ／Ｄコンバータ１からの低精度のディジタル
信号はデータ生成部２０の合成回路１２に入力され、Ａ
／Ｄコンバータ２からの高精度のディジタル信号はデー
タ生成部２０の補間回路１１に入力される。
【００２９】ここで、上述したように、Ａ／Ｄコンバー
タ２のサンプリング間隔は、Ａ／Ｄコンバータ１の４倍
であるから、精度を無視すると、Ａ／Ｄコンバータ２の
出力は、Ａ／Ｄコンバータ１の出力を１／４に間引いた
ものと等価となる。
タ２のサンプリング間隔は、Ａ／Ｄコンバータ１の４倍
であるから、精度を無視すると、Ａ／Ｄコンバータ２の
出力は、Ａ／Ｄコンバータ１の出力を１／４に間引いた
ものと等価となる。
【００３０】Ａ／Ｄコンバータ１の出力としてのビデオ
信号（画像）に対して、１／４間引きでのサンプリング
格子（サンプル点）は、例えば図４（Ａ）に示す疑似市
松格子と、同図（Ｂ）に示す直交格子などが考えられる
が、補間データの精度を考慮して、本実施例では、この
うちの図４（Ａ）に示す疑似市松格子を用いる。
信号（画像）に対して、１／４間引きでのサンプリング
格子（サンプル点）は、例えば図４（Ａ）に示す疑似市
松格子と、同図（Ｂ）に示す直交格子などが考えられる
が、補間データの精度を考慮して、本実施例では、この
うちの図４（Ａ）に示す疑似市松格子を用いる。
【００３１】即ち、Ａ／Ｄコンバータ２からは、図４
（Ａ）に示すサンプル点（図中、●印で示す）における
ビデオ信号のサンプリングデータが、補間回路１１に出
力される。
（Ａ）に示すサンプル点（図中、●印で示す）における
ビデオ信号のサンプリングデータが、補間回路１１に出
力される。
【００３２】そして、補間回路１１においては、Ａ／Ｄ
コンバータ２からの高精度のディジタル信号を用いて、
Ａ／Ｄコンバータ１から低精度のサンプリングデータが
出力されるタイミングのうち、Ａ／Ｄコンバータ２から
高精度のサンプリングデータが出力されるタイミングを
除くタイミング（図４（Ａ）において、サンプル点（図
中、●印で示す部分）でない部分）における補間データ
が、２次元補間によって算出される。
コンバータ２からの高精度のディジタル信号を用いて、
Ａ／Ｄコンバータ１から低精度のサンプリングデータが
出力されるタイミングのうち、Ａ／Ｄコンバータ２から
高精度のサンプリングデータが出力されるタイミングを
除くタイミング（図４（Ａ）において、サンプル点（図
中、●印で示す部分）でない部分）における補間データ
が、２次元補間によって算出される。
【００３３】即ち、補間回路１１では、例えばＡ／Ｄコ
ンバータ２から出力された、疑似市松格子状のサンプル
点におけるディジタル信号に対してフィッティングする
２次元曲面が、最小自乗法により求められ、この２次元
曲面上の点が補間データとされる。
ンバータ２から出力された、疑似市松格子状のサンプル
点におけるディジタル信号に対してフィッティングする
２次元曲面が、最小自乗法により求められ、この２次元
曲面上の点が補間データとされる。
【００３４】つまり、例えば図５に示す疑似市松格子状
のサンプル点におけるディジタル信号ｄ0乃至ｄ13から
は、Ａ／Ｄコンバータ１から低精度のサンプリングデー
タが出力されるタイミングのうち、Ａ／Ｄコンバータ２
から高精度のサンプリングデータが出力されるタイミン
グを除くタイミングにおける補間データｘ0乃至ｘ2が、
補間式 ｘ0＝−１３ｄ0＋１７ｄ1＋２ｄ2＋５ｄ3＋７７ｄ4−１２ｄ5 ＋６０ｄ6＋４２ｄ7＋５ｄ8＋７７ｄ9−１２ｄ10＋１７ｄ11 ＋２ｄ12−１３ｄ13 ｘ1＝−１３ｄ0＋１０ｄ1＋１０ｄ2−７ｄ3＋８３ｄ4−７ｄ5 ＋５３ｄ6＋５３ｄ7−７ｄ8＋８３ｄ9−７ｄ10＋１０ｄ11 ＋１０ｄ12−１３ｄ13 ｘ2＝−１３ｄ0＋２ｄ1＋１７ｄ2−１２ｄ3＋７７ｄ4＋５ｄ5 ＋４２ｄ6＋６０ｄ7−１２ｄ8＋７７ｄ9−５ｄ10＋２ｄ11 ＋１７ｄ12−１３ｄ13 にしたがって、それぞれ算出される。
のサンプル点におけるディジタル信号ｄ0乃至ｄ13から
は、Ａ／Ｄコンバータ１から低精度のサンプリングデー
タが出力されるタイミングのうち、Ａ／Ｄコンバータ２
から高精度のサンプリングデータが出力されるタイミン
グを除くタイミングにおける補間データｘ0乃至ｘ2が、
補間式 ｘ0＝−１３ｄ0＋１７ｄ1＋２ｄ2＋５ｄ3＋７７ｄ4−１２ｄ5 ＋６０ｄ6＋４２ｄ7＋５ｄ8＋７７ｄ9−１２ｄ10＋１７ｄ11 ＋２ｄ12−１３ｄ13 ｘ1＝−１３ｄ0＋１０ｄ1＋１０ｄ2−７ｄ3＋８３ｄ4−７ｄ5 ＋５３ｄ6＋５３ｄ7−７ｄ8＋８３ｄ9−７ｄ10＋１０ｄ11 ＋１０ｄ12−１３ｄ13 ｘ2＝−１３ｄ0＋２ｄ1＋１７ｄ2−１２ｄ3＋７７ｄ4＋５ｄ5 ＋４２ｄ6＋６０ｄ7−１２ｄ8＋７７ｄ9−５ｄ10＋２ｄ11 ＋１７ｄ12−１３ｄ13 にしたがって、それぞれ算出される。
【００３５】なお、補間式は、上述のものに限られるも
のではない。
のではない。
【００３６】以上のようにして算出された補間データ
は、データ合成回路１２に入力され、そこで、補間デー
タと、この補間データのサンプル点に対応する時刻に、
Ａ／Ｄコンバータ１から出力された低精度のサンプリン
グデータとの差分がとられる。そして、この差分が、例
えば低速高精度Ａ／Ｄコンバータ２の分解能などの所定
値以下であるときには、補間データが、また低速高精度
Ａ／Ｄコンバータ２の分解能より大きいときには、Ａ／
Ｄコンバータ１からの低精度のサンプリングデータが、
Ａ／Ｄ変換されたディジタルデータとして出力される。
は、データ合成回路１２に入力され、そこで、補間デー
タと、この補間データのサンプル点に対応する時刻に、
Ａ／Ｄコンバータ１から出力された低精度のサンプリン
グデータとの差分がとられる。そして、この差分が、例
えば低速高精度Ａ／Ｄコンバータ２の分解能などの所定
値以下であるときには、補間データが、また低速高精度
Ａ／Ｄコンバータ２の分解能より大きいときには、Ａ／
Ｄコンバータ１からの低精度のサンプリングデータが、
Ａ／Ｄ変換されたディジタルデータとして出力される。
【００３７】従って、このＡ／Ｄ変換器においては、補
間データを、ほぼ誤差のない範囲で算出することのでき
るような、入力されたビデオ信号の変化の緩やかな部分
に対しては、高精度なディジタル信号への変換処理が高
速に行われ、また、入力されたビデオ信号の変化の激し
い部分に対しては、精度は幾分劣化するときもあるが、
少なくとも高速低精度Ａ／Ｄコンバータ１の精度以上の
ディジタル信号への変換処理が高速に行われることにな
る。
間データを、ほぼ誤差のない範囲で算出することのでき
るような、入力されたビデオ信号の変化の緩やかな部分
に対しては、高精度なディジタル信号への変換処理が高
速に行われ、また、入力されたビデオ信号の変化の激し
い部分に対しては、精度は幾分劣化するときもあるが、
少なくとも高速低精度Ａ／Ｄコンバータ１の精度以上の
ディジタル信号への変換処理が高速に行われることにな
る。
【００３８】なお、本実施例においては、リアルタイム
処理を前提として説明したが、例えば入力されたアナロ
グ信号のうちの、変化の緩やかな成分（低周波成分）
と、変化の激しい成分（高周波成分）とを、それぞれメ
モリに一旦記憶させてから行うようにしても良い。
処理を前提として説明したが、例えば入力されたアナロ
グ信号のうちの、変化の緩やかな成分（低周波成分）
と、変化の激しい成分（高周波成分）とを、それぞれメ
モリに一旦記憶させてから行うようにしても良い。
【００３９】さらに、本実施例においては、低速高精度
Ａ／Ｄコンバータ２のサンプリング周波数を、高速低精
度のＡ／Ｄコンバータ１の１／４倍としたが、これに限
られるものではなく、例えばより低くすることができ
る。但し、本発明のＡ／Ｄコンバータは、補間データの
誤差が小さいほど高性能となるので、低速高精度Ａ／Ｄ
コンバータ２のサンプリング周波数をむやみに低くする
のは実用的でなく、本実施例のように、低速高精度Ａ／
Ｄコンバータ２のサンプリング周波数は、高速低精度の
Ａ／Ｄコンバータ１の１／４倍程度とするのが望まし
い。
Ａ／Ｄコンバータ２のサンプリング周波数を、高速低精
度のＡ／Ｄコンバータ１の１／４倍としたが、これに限
られるものではなく、例えばより低くすることができ
る。但し、本発明のＡ／Ｄコンバータは、補間データの
誤差が小さいほど高性能となるので、低速高精度Ａ／Ｄ
コンバータ２のサンプリング周波数をむやみに低くする
のは実用的でなく、本実施例のように、低速高精度Ａ／
Ｄコンバータ２のサンプリング周波数は、高速低精度の
Ａ／Ｄコンバータ１の１／４倍程度とするのが望まし
い。
【００４０】また、本実施例では、入力されたアナログ
信号を、そのままＡ／Ｄ変換処理して出力するようにし
たが、例えばアナログ信号の高域をディエンファシスし
て入力し、データ生成部１０（または２０）からのディ
ジタル信号の高域を、ディジタルエンファシスしてから
出力するようにすることができる。この場合、出力され
るディジタル信号の高域の分解能は幾分劣化するが、そ
の低域の補間データの誤差は低減することができる。
信号を、そのままＡ／Ｄ変換処理して出力するようにし
たが、例えばアナログ信号の高域をディエンファシスし
て入力し、データ生成部１０（または２０）からのディ
ジタル信号の高域を、ディジタルエンファシスしてから
出力するようにすることができる。この場合、出力され
るディジタル信号の高域の分解能は幾分劣化するが、そ
の低域の補間データの誤差は低減することができる。
【００４１】
【発明の効果】以上の如く、本発明のＡ／Ｄ変換器によ
れば、入力されたアナログ信号を、高速低精度または低
速高精度のＡ／ＤコンバータにそれぞれＡ／Ｄ変換させ
る。そして、高速低精度のＡ／Ｄコンバータから低精度
のサンプリングデータが出力されるタイミングのうち、
低速高精度のＡ／Ｄコンバータから高精度のサンプリン
グデータが出力されるタイミングを除くタイミングで
は、低速高精度のＡ／Ｄコンバータより出力される高精
度のサンプリングデータから補間データを生成させ、補
間データと低精度のサンプリングデータとの差分が所定
値以下のとき、補間データを選択させ、差分が所定値よ
り大きいとき、低精度のサンプリングデータを選択さ
せ、低速高精度のＡ／Ｄコンバータから高精度のサンプ
リングデータが出力されるタイミングでは、高精度のサ
ンプリングデータを選択させて出力させる。従って、高
速低精度の高速低精度のＡ／Ｄコンバータおよび低速高
精度の低速高精度のＡ／Ｄコンバータによって、回路を
高コスト化および大型化することなく、高精度且つ高速
なＡ／Ｄ変換を行うことができる。
れば、入力されたアナログ信号を、高速低精度または低
速高精度のＡ／ＤコンバータにそれぞれＡ／Ｄ変換させ
る。そして、高速低精度のＡ／Ｄコンバータから低精度
のサンプリングデータが出力されるタイミングのうち、
低速高精度のＡ／Ｄコンバータから高精度のサンプリン
グデータが出力されるタイミングを除くタイミングで
は、低速高精度のＡ／Ｄコンバータより出力される高精
度のサンプリングデータから補間データを生成させ、補
間データと低精度のサンプリングデータとの差分が所定
値以下のとき、補間データを選択させ、差分が所定値よ
り大きいとき、低精度のサンプリングデータを選択さ
せ、低速高精度のＡ／Ｄコンバータから高精度のサンプ
リングデータが出力されるタイミングでは、高精度のサ
ンプリングデータを選択させて出力させる。従って、高
速低精度の高速低精度のＡ／Ｄコンバータおよび低速高
精度の低速高精度のＡ／Ｄコンバータによって、回路を
高コスト化および大型化することなく、高精度且つ高速
なＡ／Ｄ変換を行うことができる。
【図１】本発明のＡ／Ｄ変換器の一実施例の構成を示す
ブロック図である。
ブロック図である。
【図２】図１の実施例のデータ合成回路３の動作を説明
するための図である。
するための図である。
【図３】本発明のＡ／Ｄ変換器の第２実施例の構成を示
すブロック図である。
すブロック図である。
【図４】サンプリング格子を示す図である。
【図５】２次元補間を説明するための図である。
１ 高速低精度Ａ／Ｄコンバータ ２ 低速高精度Ａ／Ｄコンバータ ３ データ合成回路 ４ クロック発生器 ５ 分周器 １０ データ生成部 １１ ２次元補間回路 １２ データ合成回路 ２０ データ生成部
Claims (2)
- 【請求項１】 高速低精度のＡ／Ｄコンバータと、低速
高精度のＡ／Ｄコンバータとによって、入力されたアナ
ログ信号をディジタル信号に変換するＡ／Ｄ変換器であ
って、 前記高速低精度のＡ／Ｄコンバータから低精度のサンプ
リングデータが出力されるタイミングのうち、前記低速
高精度のＡ／Ｄコンバータから高精度のサンプリングデ
ータが出力されるタイミングを除くタイミングでは、 前記低速高精度のＡ／Ｄコンバータより出力される高精
度のサンプリングデータから補間データを生成し、 前記補間データと前記低精度のサンプリングデータとの
差分が所定値以下のとき、前記補間データを選択し、 前記差分が所定値より大きいとき、前記低精度のサンプ
リングデータを選択し、 前記低速高精度のＡ／Ｄコンバータから高精度のサンプ
リングデータが出力されるタイミングでは、 前記高精度のサンプリングデータを選択して出力する出
力手段を備えることを特徴とするＡ／Ｄ変換器。 - 【請求項２】 前記高速低精度および低速高精度のＡ／
Ｄコンバータは、２次元のアナログ信号をディジタル信
号に変換し、 前記出力手段は、前記低速高精度のＡ／Ｄコンバータよ
り出力される高精度のサンプリングデータに対し、２次
元補間処理を施して、前記補間データを生成することを
特徴とする請求項１に記載のＡ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8043793A JPH06291658A (ja) | 1993-04-07 | 1993-04-07 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8043793A JPH06291658A (ja) | 1993-04-07 | 1993-04-07 | Ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291658A true JPH06291658A (ja) | 1994-10-18 |
Family
ID=13718243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8043793A Withdrawn JPH06291658A (ja) | 1993-04-07 | 1993-04-07 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291658A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009089320A (ja) * | 2007-10-03 | 2009-04-23 | Hitachi Ltd | デジタルキャリブレーション型アナログデジタル変換器及びそれを用いた無線受信回路及び無線送受信回路 |
| JP2009239847A (ja) * | 2008-03-28 | 2009-10-15 | Anritsu Corp | Ａ／ｄ変換装置 |
| JP2011044920A (ja) * | 2009-08-21 | 2011-03-03 | Denso Corp | Ａｄ変換装置 |
| JP2016009903A (ja) * | 2014-06-23 | 2016-01-18 | 沖電気工業株式会社 | 受信器 |
-
1993
- 1993-04-07 JP JP8043793A patent/JPH06291658A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009089320A (ja) * | 2007-10-03 | 2009-04-23 | Hitachi Ltd | デジタルキャリブレーション型アナログデジタル変換器及びそれを用いた無線受信回路及び無線送受信回路 |
| US7701376B2 (en) | 2007-10-03 | 2010-04-20 | Hitachi, Ltd. | Digital calibration type analog-to-digital converter and wireless receiver circuit and wireless transceiver circuit using the same |
| US8004445B2 (en) | 2007-10-03 | 2011-08-23 | Hitachi, Ltd. | Digital calibration type analog-to-digital converter and wireless receiver circuit and wireless transceiver circuit using the same |
| CN102386919B (zh) * | 2007-10-03 | 2014-05-21 | 株式会社日立制作所 | 模数转换器、无线收发器以及医疗设备 |
| JP2009239847A (ja) * | 2008-03-28 | 2009-10-15 | Anritsu Corp | Ａ／ｄ変換装置 |
| JP2011044920A (ja) * | 2009-08-21 | 2011-03-03 | Denso Corp | Ａｄ変換装置 |
| JP2016009903A (ja) * | 2014-06-23 | 2016-01-18 | 沖電気工業株式会社 | 受信器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4682968B2 (ja) | エンコーダの位置情報補間回路 | |
| JP3052767B2 (ja) | イメージセンサの画像信号処理装置 | |
| US4864305A (en) | D/A converter | |
| JPH06291658A (ja) | Ａ／ｄ変換器 | |
| EP0191478B1 (en) | Measurement circuit for evaluating a digital-to-analog converter | |
| JPH01131918A (ja) | Ａｄ変換器 | |
| JP3144563B2 (ja) | 波形測定装置 | |
| JP3134618B2 (ja) | 超音波信号処理装置 | |
| JP4065804B2 (ja) | 半導体装置 | |
| JP5176545B2 (ja) | 信号測定装置 | |
| JP2000284008A (ja) | 周波数測定方法及び周波数測定装置 | |
| JP3360769B2 (ja) | ビデオ信号処理回路 | |
| JP3102024B2 (ja) | Ｄ／ａ変換方法 | |
| JP3121854B2 (ja) | アブソリュート信号発生方法 | |
| JP2501228B2 (ja) | エンコ―ダの内挿回路 | |
| JPH05211442A (ja) | アナログ・ディジタル変換器の試験方法 | |
| KR20000036936A (ko) | 아날로그 디지털 변환기 | |
| JPH05276042A (ja) | アナログ・ディジタル変換装置 | |
| JP3114795B2 (ja) | 高速ａｄ変換装置 | |
| JPH0786944A (ja) | 映像信号のａ／ｄ変換回路 | |
| JPS6029036A (ja) | アナログ・ディジタル変換回路 | |
| KR960013427B1 (ko) | 디지탈 서보 회로 | |
| KR100209889B1 (ko) | 아날로그/디지탈 변환장치 | |
| US8713083B2 (en) | Digital fine delay processing | |
| JPH09246971A (ja) | デジタル信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |