JPS6029036A - アナログ・ディジタル変換回路 - Google Patents
アナログ・ディジタル変換回路Info
- Publication number
- JPS6029036A JPS6029036A JP13212983A JP13212983A JPS6029036A JP S6029036 A JPS6029036 A JP S6029036A JP 13212983 A JP13212983 A JP 13212983A JP 13212983 A JP13212983 A JP 13212983A JP S6029036 A JPS6029036 A JP S6029036A
- Authority
- JP
- Japan
- Prior art keywords
- converted
- signal
- phase
- analog
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアナログ・ディジタル変換回路に関し、高分解
能のアナログ・ディジタル変換回路を提供することを目
的としたものである。
能のアナログ・ディジタル変換回路を提供することを目
的としたものである。
第１図は高分解能化が計られた従来公知のアナログ・デ
ィジタル変換回路の一例のブロック図である。図におい
て、１０はアナログ・ディジタル変換器（以下、単にＡ
／Ｄ変換器という）、２０はＡ／Ｄ変換器１０の分解能
を向上させるべく設けたノイズ発生器である。ノイズ発
生器２０で発生するノイズの平均（１ｍ＋は零になるよ
うになっており、そのノイズは被変換のアナログ信号３
０４こカロ算器４０において重畳され、Ａ／Ｄ変換器１
０に加えられる。この重畳信号は基準クロック５０てサ
ンプリングされて多数回Ａ／Ｄ変換器１０においてＡ／
Ｄ変換される。平均価零のディザが加えられたＡ／Ｄ変
換器１０の出力の平均値は、被変換のアナログ信号３０
を高分解能でディジタル信号に変換されたものとして取
り出される。
ィジタル変換回路の一例のブロック図である。図におい
て、１０はアナログ・ディジタル変換器（以下、単にＡ
／Ｄ変換器という）、２０はＡ／Ｄ変換器１０の分解能
を向上させるべく設けたノイズ発生器である。ノイズ発
生器２０で発生するノイズの平均（１ｍ＋は零になるよ
うになっており、そのノイズは被変換のアナログ信号３
０４こカロ算器４０において重畳され、Ａ／Ｄ変換器１
０に加えられる。この重畳信号は基準クロック５０てサ
ンプリングされて多数回Ａ／Ｄ変換器１０においてＡ／
Ｄ変換される。平均価零のディザが加えられたＡ／Ｄ変
換器１０の出力の平均値は、被変換のアナログ信号３０
を高分解能でディジタル信号に変換されたものとして取
り出される。
このようなアナログ・ディジタル変換回路は、ディザ−
法と呼ばれてＡ／Ｄ変換器１０の分解能を上げる手段と
して既に知られている。しかし、この方法ではノイズ源
が必要であるが、理想的なノイズを得るためにはノイズ
発生器２０の構成は複雑となり、多くの部品点数を必要
とする。本発明はこのような点を改善すべくなされたも
ので、その実施例を第２図に示す。
法と呼ばれてＡ／Ｄ変換器１０の分解能を上げる手段と
して既に知られている。しかし、この方法ではノイズ源
が必要であるが、理想的なノイズを得るためにはノイズ
発生器２０の構成は複雑となり、多くの部品点数を必要
とする。本発明はこのような点を改善すべくなされたも
ので、その実施例を第２図に示す。
第２図のアナログ・ディジタル変換器におで、１０はＡ
／Ｄ変換器１．３０は被変換のアナログ信号、４０は基
準クロック、６０は位相変調回路、６１は位相変調用信
号源である。位相変調回路６０は基準クロック発生器４
０とＡ／Ｄ変換器１０の間に接続され、この位相変調回
路によりＡ／Ｄ変換器ｌＯにおけるサンプリングクロッ
クが位相変調される。
／Ｄ変換器１．３０は被変換のアナログ信号、４０は基
準クロック、６０は位相変調回路、６１は位相変調用信
号源である。位相変調回路６０は基準クロック発生器４
０とＡ／Ｄ変換器１０の間に接続され、この位相変調回
路によりＡ／Ｄ変換器ｌＯにおけるサンプリングクロッ
クが位相変調される。
クロック４０をＡ／Ｄ変換器１０と被変換のアナログ信
号３０とに与えることにより、Ａ／Ｄ変換器１０のサン
プリング周波数と被変換のアナログ信号の周波数との間
に同期がとられる。ここで例えば、被変換のアナログ信
号３０の微分利得、微分位相を測定するような場合、ア
ナログ信号３０の周波数の４倍のサンプリング周波数で
測定すると振幅と位相の計算が簡単になる。これを表わ
したのが第３図である。第３図において、Ｓは被変換の
信号３０である正弦波信号ｔｔ１．ｔ２・・・・・・は
基ＱＱクロック４０の発生時刻で、この時刻で被変換信
号３０がサンプリングされる。このサンプリング周波数
は図示の如く被変換信号３０の周波数の４倍に選ばれて
いる。Ｄｌ、Ｄ２・・・・・・・・・はｔｌ、ｔ２でサ
ンプリングされた被変換信号３０の振幅、小は位相であ
る。振幅ＤＩ 、Ｄ２・・・・・・は下式で表わされる
。
号３０とに与えることにより、Ａ／Ｄ変換器１０のサン
プリング周波数と被変換のアナログ信号の周波数との間
に同期がとられる。ここで例えば、被変換のアナログ信
号３０の微分利得、微分位相を測定するような場合、ア
ナログ信号３０の周波数の４倍のサンプリング周波数で
測定すると振幅と位相の計算が簡単になる。これを表わ
したのが第３図である。第３図において、Ｓは被変換の
信号３０である正弦波信号ｔｔ１．ｔ２・・・・・・は
基ＱＱクロック４０の発生時刻で、この時刻で被変換信
号３０がサンプリングされる。このサンプリング周波数
は図示の如く被変換信号３０の周波数の４倍に選ばれて
いる。Ｄｌ、Ｄ２・・・・・・・・・はｔｌ、ｔ２でサ
ンプリングされた被変換信号３０の振幅、小は位相であ
る。振幅ＤＩ 、Ｄ２・・・・・・は下式で表わされる
。
］）ｌ＝Ａｓｉｎ
１）２＝Ａｓｉｎ（小＋ｆ／ ２ ） ＝ Ａｃｏｓ！
Ｄ３＝Ａｍｎ （ＩＩ＋１＋ｗ） ＝−Ａｓｉｎｉ［）
４−Ａｓｉｎ（小＋３ｗ／２）＝−ＡωＳ小Ｄ１〜Ｄ４
の平均値振幅Ａは下式（１）で表わされ、又位相小は下
式（２）で表わされる。
Ｄ３＝Ａｍｎ （ＩＩ＋１＋ｗ） ＝−Ａｓｉｎｉ［）
４−Ａｓｉｎ（小＋３ｗ／２）＝−ＡωＳ小Ｄ１〜Ｄ４
の平均値振幅Ａは下式（１）で表わされ、又位相小は下
式（２）で表わされる。
＃＝ｔａｎ−’（Ｔ）１−０３）／（Ｄ２ Ｄ４）・・
・（２）このように、被変換信号３０の微分利得、微分
位相を測定するような場合、信号３０の周波数の４倍の
サンプリング周波数で測定すると、振幅Ａと位相６の計
算が（１） 、 （２）式で示される如く簡単になる。
・（２）このように、被変換信号３０の微分利得、微分
位相を測定するような場合、信号３０の周波数の４倍の
サンプリング周波数で測定すると、振幅Ａと位相６の計
算が（１） 、 （２）式で示される如く簡単になる。
しかし、このままではＡ／Ｄ変換器１０においてＡ／′
Ｄ変換したデータは４個おきに同じ位相でサンプルして
いるだけで、多数個のデータを平均しても分解能の向上
にはならない。
Ｄ変換したデータは４個おきに同じ位相でサンプルして
いるだけで、多数個のデータを平均しても分解能の向上
にはならない。
そこで、本発明においては位相変調回路６０を設け、Ａ
／Ｄ変換器１０のサンプリング信号である基準クロック
４０に位相変調をかけたものである。１２＋１ち、位相
変調回路６０は例えばコンパレータで＋１６成されたも
のであるが、そのコンパレートレベルを位相変調用信号
６１によって変えることにより基準クロック４０は位相
変調され、サンプリング時刻ｔ１．ｔ２・・・・・・は
第３図において両矢印で示す如く変えられる。このよう
に、位相変調されたクロックで被変換のアナログ信号を
サンプリングしてＡ／Ｄ変換するようににしているので
、多数回サンプリングしてＡ／Ｄ変換したＡ／Ｄ変換器
ＩＯの出力の平均値は、被変換のアナログ信号３０を高
分解能でディジタル信号に変換されたものとしてこのＡ
／Ｄ変換器１０より取り出される。
／Ｄ変換器１０のサンプリング信号である基準クロック
４０に位相変調をかけたものである。１２＋１ち、位相
変調回路６０は例えばコンパレータで＋１６成されたも
のであるが、そのコンパレートレベルを位相変調用信号
６１によって変えることにより基準クロック４０は位相
変調され、サンプリング時刻ｔ１．ｔ２・・・・・・は
第３図において両矢印で示す如く変えられる。このよう
に、位相変調されたクロックで被変換のアナログ信号を
サンプリングしてＡ／Ｄ変換するようににしているので
、多数回サンプリングしてＡ／Ｄ変換したＡ／Ｄ変換器
ＩＯの出力の平均値は、被変換のアナログ信号３０を高
分解能でディジタル信号に変換されたものとしてこのＡ
／Ｄ変換器１０より取り出される。
このように本発明においては位相変調された被変換信号
３０の４倍のサンプリング周波数で被変換信号３０をサ
ンプリングしてＡ／Ｄ変換するように４Ｉ↓成したので
、振幅１位相の計算が簡単になるばかりでなく、位相に
平均値零のディザをかけたものと等価となり、変換され
たデータは分解能が向上されている。位相変調回路６０
としてはｍ１記したようにコンパレータ等、第１図で説
明したノイズ発生器４０よりはるかに簡単な構成でこれ
を実現することができる。
３０の４倍のサンプリング周波数で被変換信号３０をサ
ンプリングしてＡ／Ｄ変換するように４Ｉ↓成したので
、振幅１位相の計算が簡単になるばかりでなく、位相に
平均値零のディザをかけたものと等価となり、変換され
たデータは分解能が向上されている。位相変調回路６０
としてはｍ１記したようにコンパレータ等、第１図で説
明したノイズ発生器４０よりはるかに簡単な構成でこれ
を実現することができる。
実験の一例によると、位相変調をかけない場合に比し、
本発明においては分解能を４倍向上させることができた
。なお、上述では被変換のアナログ信号の４倍のサンプ
リング周波数で被変換信号をサンプリングした場合につ
いて説明したが、特にサンプリング周波数は４倍に限る
ものではない。
本発明においては分解能を４倍向上させることができた
。なお、上述では被変換のアナログ信号の４倍のサンプ
リング周波数で被変換信号をサンプリングした場合につ
いて説明したが、特にサンプリング周波数は４倍に限る
ものではない。
第１図は従来のアナログ・ディジタル変換回路の接続図
、第２図は本発明に係るアナログ・ディジタル変換回路
の一実施例を示す接続図、第３図は本発明回路の動作を
説明するための図である。 １０・・・Ａ／Ｉ）変換器、３０・・・被変換のアナロ
グ信号、４０・・・基準クロック、６０・・・位相変調
回路、６１・・・位相変調用信号源。
、第２図は本発明に係るアナログ・ディジタル変換回路
の一実施例を示す接続図、第３図は本発明回路の動作を
説明するための図である。 １０・・・Ａ／Ｉ）変換器、３０・・・被変換のアナロ
グ信号、４０・・・基準クロック、６０・・・位相変調
回路、６１・・・位相変調用信号源。
Claims (1)
- 被変換のアナログ４３号をサンプリングしてディジタル
信号に変換する変換回路において、サンプリング周波数
に位相変調をかけるように構成したことを特徴とするア
ナログ・ディジタル変換回路・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13212983A JPS6029036A (ja) | 1983-07-20 | 1983-07-20 | アナログ・ディジタル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13212983A JPS6029036A (ja) | 1983-07-20 | 1983-07-20 | アナログ・ディジタル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6029036A true JPS6029036A (ja) | 1985-02-14 |
Family
ID=15074067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13212983A Pending JPS6029036A (ja) | 1983-07-20 | 1983-07-20 | アナログ・ディジタル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029036A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102587388B1 (ko) * | 2023-04-21 | 2023-10-13 | 에이치앤파워(주) | 수소 추출 시스템 |
-
1983
- 1983-07-20 JP JP13212983A patent/JPS6029036A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102587388B1 (ko) * | 2023-04-21 | 2023-10-13 | 에이치앤파워(주) | 수소 추출 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02292911A (ja) | パルス発生器 | |
| JPS6029036A (ja) | アナログ・ディジタル変換回路 | |
| JPH05335962A (ja) | 復調装置の位相調整回路 | |
| US5047705A (en) | Digital amplitude modulation apparatus | |
| JP3102024B2 (ja) | Ｄ／ａ変換方法 | |
| JPH06291658A (ja) | Ａ／ｄ変換器 | |
| JPS63185105A (ja) | 高周波任意信号発生回路 | |
| KR890003047B1 (ko) | 모사전송기의 신호 변조장치 및 방법 | |
| KR20230069446A (ko) | 슈퍼 레졸루션을 이용한 샘플링 방법 | |
| JPH066216A (ja) | ビット長拡張装置 | |
| JP2812248B2 (ja) | ディジタル式サブキャリア再生回路 | |
| JP2000183741A (ja) | Ａｄ変換回路 | |
| JP2644682B2 (ja) | 相関処理回路 | |
| JPH08149170A (ja) | 変調装置 | |
| JP3286822B2 (ja) | Ｎ逓倍回路 | |
| JP2002217728A (ja) | Ａ／ｄ変換回路 | |
| JP3129190B2 (ja) | ディジタル変調回路 | |
| JPS60130219A (ja) | デイジタルアナログ変換器 | |
| JPH0628772A (ja) | 発振器及び変調器 | |
| JP2568056Y2 (ja) | テレビジョン信号の自動利得制御装置 | |
| JPH0710477Y2 (ja) | 入力信号発生回路 | |
| JPH04160821A (ja) | パルス幅変調装置 | |
| JPH06209296A (ja) | 音声デジタルサンプリングレート変換システム | |
| JPH02165729A (ja) | Ｄ／ａ変換器 | |
| JPS6211554B2 (ja) |