JPH05335962A - 復調装置の位相調整回路 - Google Patents
復調装置の位相調整回路Info
- Publication number
- JPH05335962A JPH05335962A JP4137287A JP13728792A JPH05335962A JP H05335962 A JPH05335962 A JP H05335962A JP 4137287 A JP4137287 A JP 4137287A JP 13728792 A JP13728792 A JP 13728792A JP H05335962 A JPH05335962 A JP H05335962A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- digital
- digital signal
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/006—Demodulation of angle-, frequency- or phase- modulated oscillations by sampling the oscillations and further processing the samples, e.g. by computing techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0029—Loop circuits with controlled phase shift
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/005—Analog to digital conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0054—Digital filters
- H03D2200/0056—Digital filters including a digital decimation filter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/006—Signal sampling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【構成】 ディジタル信号のサンプリング点を間引きし
て出力するディジタルサンプルホールド回路５と、この
ディジタルサンプルホールド回路５が出力するディジタ
ル信号の位相のずれを検出してディジタルサンプルホー
ルド回路５の間引き間隔数を制御するディジタル信号処
理回路６が設けられている。 【効果】 オーバサンプリング方式による復調を行う場
合にも、ディジタルフィルタ４による遅延の影響を受け
ることなく、かつ、ディジタル信号処理回路６が従来と
同様のサンプリング間隔で位相の調整処理を行うことが
できるようになる。
て出力するディジタルサンプルホールド回路５と、この
ディジタルサンプルホールド回路５が出力するディジタ
ル信号の位相のずれを検出してディジタルサンプルホー
ルド回路５の間引き間隔数を制御するディジタル信号処
理回路６が設けられている。 【効果】 オーバサンプリング方式による復調を行う場
合にも、ディジタルフィルタ４による遅延の影響を受け
ることなく、かつ、ディジタル信号処理回路６が従来と
同様のサンプリング間隔で位相の調整処理を行うことが
できるようになる。
Description
【０００１】
【産業上の利用分野】本発明は、ファクシミリやモデム
等の復調装置における位相調整回路に関する。
等の復調装置における位相調整回路に関する。
【０００２】
【従来の技術】電話回線を使用するファクシミリやモデ
ム等では、アナログのキャリア信号をディジタル信号で
位相変調（ＰＳＫ［Phase Shift Keying］）して伝送す
るようにしている。そして、このような位相変調された
伝送信号を復調する場合、伝送信号との比較によってキ
ャリア信号を再現するＰＬＬ（位相同期ループ［PhaseL
ocked Loop ］）回路を用いる場合が多い。
ム等では、アナログのキャリア信号をディジタル信号で
位相変調（ＰＳＫ［Phase Shift Keying］）して伝送す
るようにしている。そして、このような位相変調された
伝送信号を復調する場合、伝送信号との比較によってキ
ャリア信号を再現するＰＬＬ（位相同期ループ［PhaseL
ocked Loop ］）回路を用いる場合が多い。
【０００３】上記復調装置におけるＰＬＬ回路を用いた
従来の位相調整回路を図４に示す。
従来の位相調整回路を図４に示す。
【０００４】この復調装置に入力されたアナログの伝送
信号は、アナログ信号処理回路２１で周波数帯域の制限
等のアナログ信号処理を受けてアナログサンプルホール
ド回路２２に送られる。アナログサンプルホールド回路
２２は、アナログの伝送信号をＡＤ変換するために信号
のサンプリング（標本化）を行い、このサンプリングし
た信号レベルを一時的に保持する回路である。また、こ
のときのサンプリング間隔は、標本化定理を満たす最長
の間隔であるナイキスト間隔を用いている。標本化定理
とは、信号の周波数帯域幅の２倍以上の周波数でサンプ
リングすれば、元の信号の情報を失うことがないという
定理である。このアナログサンプルホールド回路２２に
よってサンプリングされた信号は、ＡＤ変換器２３に送
られ、ここで量子化されてディジタル信号に変換され
る。
信号は、アナログ信号処理回路２１で周波数帯域の制限
等のアナログ信号処理を受けてアナログサンプルホール
ド回路２２に送られる。アナログサンプルホールド回路
２２は、アナログの伝送信号をＡＤ変換するために信号
のサンプリング（標本化）を行い、このサンプリングし
た信号レベルを一時的に保持する回路である。また、こ
のときのサンプリング間隔は、標本化定理を満たす最長
の間隔であるナイキスト間隔を用いている。標本化定理
とは、信号の周波数帯域幅の２倍以上の周波数でサンプ
リングすれば、元の信号の情報を失うことがないという
定理である。このアナログサンプルホールド回路２２に
よってサンプリングされた信号は、ＡＤ変換器２３に送
られ、ここで量子化されてディジタル信号に変換され
る。
【０００５】上記ＡＤ変換器２３で変換されたディジタ
ル信号は、ディジタル信号処理回路２４に送られる。デ
ィジタル信号処理回路２４は、キャリア信号発生回路２
５が発生したキャリア信号に基づきＡＤ変換器２３から
のディジタル信号の位相のずれを検出する回路である。
そして、このディジタル信号処理回路２４が位相のずれ
を検出した場合に、タイミング調整回路２６がアナログ
サンプルホールド回路２２のサンプリング間隔を調整す
ることにより、サンプリング点の位相を伝送信号に同期
させることができる。
ル信号は、ディジタル信号処理回路２４に送られる。デ
ィジタル信号処理回路２４は、キャリア信号発生回路２
５が発生したキャリア信号に基づきＡＤ変換器２３から
のディジタル信号の位相のずれを検出する回路である。
そして、このディジタル信号処理回路２４が位相のずれ
を検出した場合に、タイミング調整回路２６がアナログ
サンプルホールド回路２２のサンプリング間隔を調整す
ることにより、サンプリング点の位相を伝送信号に同期
させることができる。
【０００６】上記位相調整回路の動作を図５に基づいて
具体的に説明する。ここでアナログ信号処理回路２１か
ら出力される伝送信号Ｓ11を、図示のような周波数ｆの
余弦波であるとする。従って、アナログサンプルホール
ド回路２２でのサンプリング間隔は、数１に示すナイキ
スト間隔Ｔとなる。
具体的に説明する。ここでアナログ信号処理回路２１か
ら出力される伝送信号Ｓ11を、図示のような周波数ｆの
余弦波であるとする。従って、アナログサンプルホール
ド回路２２でのサンプリング間隔は、数１に示すナイキ
スト間隔Ｔとなる。
【０００７】
【数１】
【０００８】また、キャリア信号発生回路２５は、同じ
周波数ｆの余弦波であるキャリア信号Ｓcを発生する。
そして、このキャリア信号Ｓcの位相角が０度と１８０
度になる時点でアナログサンプルホールド回路２２がサ
ンプリングを行うようになっている。
周波数ｆの余弦波であるキャリア信号Ｓcを発生する。
そして、このキャリア信号Ｓcの位相角が０度と１８０
度になる時点でアナログサンプルホールド回路２２がサ
ンプリングを行うようになっている。
【０００９】図示の時刻ｔ1において、アナログサンプ
ルホールド回路２２が伝送信号Ｓ11の４５度の位相角で
サンプリングを行ったとする。このアナログサンプルホ
ールド回路２２から出力される信号Ｓ12がＡＤ変換器２
３で量子化されてディジタル信号Ｓ13となって出力され
るまでには、１サンプリング間隔の時間遅れが生じる。
そして、このディジタル信号Ｓ13によってディジタル信
号処理回路２４が４５度（４分の１周期）の位相のずれ
を検出すると、タイミング調整回路２６がアナログサン
プルホールド回路２２に次のサンプリング間隔をナイキ
スト間隔Ｔの４分の３に短縮させる。すると、時刻ｔ2
と時刻ｔ3との間のサンプリング間隔が短くなって位相
のずれが調整され、この時刻ｔ2ではまだ伝送信号の２
２５度の位相角でサンプリングすることになるが、時刻
ｔ3以降は、０度と１８０度の位相角でサンプリングを
行うことができるようになる。また、ＡＤ変換器２３か
ら出力されるディジタル信号Ｓ13は、１サンプリング期
間の遅れがあるので、時刻ｔ4以降に伝送信号Ｓ11と位
相が同期する。
ルホールド回路２２が伝送信号Ｓ11の４５度の位相角で
サンプリングを行ったとする。このアナログサンプルホ
ールド回路２２から出力される信号Ｓ12がＡＤ変換器２
３で量子化されてディジタル信号Ｓ13となって出力され
るまでには、１サンプリング間隔の時間遅れが生じる。
そして、このディジタル信号Ｓ13によってディジタル信
号処理回路２４が４５度（４分の１周期）の位相のずれ
を検出すると、タイミング調整回路２６がアナログサン
プルホールド回路２２に次のサンプリング間隔をナイキ
スト間隔Ｔの４分の３に短縮させる。すると、時刻ｔ2
と時刻ｔ3との間のサンプリング間隔が短くなって位相
のずれが調整され、この時刻ｔ2ではまだ伝送信号の２
２５度の位相角でサンプリングすることになるが、時刻
ｔ3以降は、０度と１８０度の位相角でサンプリングを
行うことができるようになる。また、ＡＤ変換器２３か
ら出力されるディジタル信号Ｓ13は、１サンプリング期
間の遅れがあるので、時刻ｔ4以降に伝送信号Ｓ11と位
相が同期する。
【００１０】
【発明が解決しようとする課題】ところで、近年は、オ
ーバサンプリング方式とΔΣ（デルタシグマ）変調方式
とを組み合わせて量子化雑音の周波数分布を周波数帯域
より高域側に追い出すことにより分解能の向上を図る技
術が利用されるようになって来ている。
ーバサンプリング方式とΔΣ（デルタシグマ）変調方式
とを組み合わせて量子化雑音の周波数分布を周波数帯域
より高域側に追い出すことにより分解能の向上を図る技
術が利用されるようになって来ている。
【００１１】しかしながら、オーバサンプリング方式
は、例えばナイキスト周波数の３２倍や６４倍というよ
うに非常に高い周波数でサンプリングを行うため、サン
プリング間隔が極めて短い時間となる。従って、このオ
ーバサンプリング方式を用いた復調装置においてＰＬＬ
回路による位相調整を行おうとしても、上記図４に示し
た従来の位相調整回路の構成では、相当な高速デバイス
を使用しない限り到底実現不可能である。また、高速デ
バイスを使用したとしても、オーバサンプリング方式で
は、ＤＡ変換の後にディジタルフィルタを通して信号の
周波数帯域をディジタル信号処理が可能となる範囲に制
限する必要があるので、このディジタルフィルタでの遅
延がＰＬＬ回路の性能を劣化させるという問題も生じ
る。
は、例えばナイキスト周波数の３２倍や６４倍というよ
うに非常に高い周波数でサンプリングを行うため、サン
プリング間隔が極めて短い時間となる。従って、このオ
ーバサンプリング方式を用いた復調装置においてＰＬＬ
回路による位相調整を行おうとしても、上記図４に示し
た従来の位相調整回路の構成では、相当な高速デバイス
を使用しない限り到底実現不可能である。また、高速デ
バイスを使用したとしても、オーバサンプリング方式で
は、ＤＡ変換の後にディジタルフィルタを通して信号の
周波数帯域をディジタル信号処理が可能となる範囲に制
限する必要があるので、このディジタルフィルタでの遅
延がＰＬＬ回路の性能を劣化させるという問題も生じ
る。
【００１２】本発明は、上記事情に鑑み、オーバサンプ
リング方式によって変換したディジタル信号を間引きし
てサンプリングし、このサンプリングの間引き間隔数を
調整することにより位相の調整を行うことができる位相
調整回路を提供することを目的としている。
リング方式によって変換したディジタル信号を間引きし
てサンプリングし、このサンプリングの間引き間隔数を
調整することにより位相の調整を行うことができる位相
調整回路を提供することを目的としている。
【００１３】
【課題を解決するための手段】本発明の復調装置の位相
調節回路は、入力されたアナログ信号をナイキスト間隔
よりも短い間隔でサンプリングしてディジタル信号に変
換するオーバサンプリングＡＤ変換器と、該オーバサン
プリングＡＤ変換器で変換したディジタル信号の周波数
帯域を制限して出力するディジタルフィルタとを備えた
復調装置において、該ディジタルフィルタが出力するデ
ィジタル信号のサンプリング点を間引きして出力するデ
ィジタルサンプルホールド回路と、該ディジタルサンプ
ルホールド回路が出力するディジタル信号の位相のずれ
を検出して該ディジタルサンプルホールド回路の間引き
間隔数を制御する位相同期ループ回路とを備えており、
そのことにより上記目的が達成される。
調節回路は、入力されたアナログ信号をナイキスト間隔
よりも短い間隔でサンプリングしてディジタル信号に変
換するオーバサンプリングＡＤ変換器と、該オーバサン
プリングＡＤ変換器で変換したディジタル信号の周波数
帯域を制限して出力するディジタルフィルタとを備えた
復調装置において、該ディジタルフィルタが出力するデ
ィジタル信号のサンプリング点を間引きして出力するデ
ィジタルサンプルホールド回路と、該ディジタルサンプ
ルホールド回路が出力するディジタル信号の位相のずれ
を検出して該ディジタルサンプルホールド回路の間引き
間隔数を制御する位相同期ループ回路とを備えており、
そのことにより上記目的が達成される。
【００１４】
【作用】上記構成により、オーバサンプリング方式によ
ってディジタル信号に変換されディジタルフィルタによ
って周波数帯域を制限された信号は、ディジタルサンプ
ルホールド回路によって適当な間引き間隔ごとに間引か
れる。そして、位相同期ループ回路は、この間引かれた
ディジタル信号に基づいて位相のずれを検出し、この検
出結果に応じてディジタルサンプルホールド回路の間引
き間隔数を制御することにより同期をとる。
ってディジタル信号に変換されディジタルフィルタによ
って周波数帯域を制限された信号は、ディジタルサンプ
ルホールド回路によって適当な間引き間隔ごとに間引か
れる。そして、位相同期ループ回路は、この間引かれた
ディジタル信号に基づいて位相のずれを検出し、この検
出結果に応じてディジタルサンプルホールド回路の間引
き間隔数を制御することにより同期をとる。
【００１５】この結果、本発明の位相調整回路によれ
ば、ディジタルサンプルホールド回路によって間引かれ
たディジタル信号に基づいて位相同期ループ回路が位相
の調整を行うので、従来と同様のサンプリング間隔で信
号処理を行うことができる。しかも、ディジタルフィル
タの後段で位相調整を行うので、このディジタルフィル
タによる遅延の影響を受けることもない。
ば、ディジタルサンプルホールド回路によって間引かれ
たディジタル信号に基づいて位相同期ループ回路が位相
の調整を行うので、従来と同様のサンプリング間隔で信
号処理を行うことができる。しかも、ディジタルフィル
タの後段で位相調整を行うので、このディジタルフィル
タによる遅延の影響を受けることもない。
【００１６】
【実施例】以下、図面を参照しながら、本発明の実施例
を詳述する。
を詳述する。
【００１７】図１及び図２は本発明の一実施例を示すも
のであって、図１は復調装置の位相調整回路を示すブロ
ック図、図２は図１の位相調整回路の動作を示すタイム
チャートである。
のであって、図１は復調装置の位相調整回路を示すブロ
ック図、図２は図１の位相調整回路の動作を示すタイム
チャートである。
【００１８】本実施例の復調回路に入力されたアナログ
の伝送信号は、アナログ信号処理回路１に送られるよう
になっている。アナログ信号処理回路１は、伝送信号の
周波数帯域を制限する等のアナログ信号処理を行う回路
である。このアナログ信号処理回路１の出力は、アナロ
グサンプルホールド回路２に接続されている。アナログ
サンプルホールド回路２は、アナログ信号処理回路１か
ら出力されたアナログの伝送信号をＡＤ変換するため
に、信号のサンプリングを行い、このサンプリングした
信号レベルをコンデンサ等でアナログ的に一時保持する
回路である。また、このときのサンプリング周波数は、
ナイキスト周波数よりも非常に大きな周波数を使用しオ
ーバサンプリングを行う。このアナログサンプルホール
ド回路２の出力は、オーバサンプルＡＤ変換器３に接続
されている。オーバサンプルＡＤ変換器３は、アナログ
サンプルホールド回路２でオーバサンプリングされた信
号の量子化を行い、伝送信号をディジタル信号に変換す
る回路である。このオーバサンプルＡＤ変換器３の出力
は、ディジタルフィルタ４に接続されている。ディジタ
ルフィルタ４は、オーバサンプルＡＤ変換器３によって
変換されたディジタル信号の周波数帯域を制限する回路
である。このディジタルフィルタ４の出力は、ディジタ
ルサンプルホールド回路５に接続されている。
の伝送信号は、アナログ信号処理回路１に送られるよう
になっている。アナログ信号処理回路１は、伝送信号の
周波数帯域を制限する等のアナログ信号処理を行う回路
である。このアナログ信号処理回路１の出力は、アナロ
グサンプルホールド回路２に接続されている。アナログ
サンプルホールド回路２は、アナログ信号処理回路１か
ら出力されたアナログの伝送信号をＡＤ変換するため
に、信号のサンプリングを行い、このサンプリングした
信号レベルをコンデンサ等でアナログ的に一時保持する
回路である。また、このときのサンプリング周波数は、
ナイキスト周波数よりも非常に大きな周波数を使用しオ
ーバサンプリングを行う。このアナログサンプルホール
ド回路２の出力は、オーバサンプルＡＤ変換器３に接続
されている。オーバサンプルＡＤ変換器３は、アナログ
サンプルホールド回路２でオーバサンプリングされた信
号の量子化を行い、伝送信号をディジタル信号に変換す
る回路である。このオーバサンプルＡＤ変換器３の出力
は、ディジタルフィルタ４に接続されている。ディジタ
ルフィルタ４は、オーバサンプルＡＤ変換器３によって
変換されたディジタル信号の周波数帯域を制限する回路
である。このディジタルフィルタ４の出力は、ディジタ
ルサンプルホールド回路５に接続されている。
【００１９】上記ディジタルサンプルホールド回路５
は、ディジタルフィルタ４から出力されたディジタル信
号を間引いて出力する回路であり、このディジタル信号
のサンプリング間隔をナイキスト間隔まで広げることに
なる。このディジタルサンプルホールド回路５の出力
は、ディジタル信号処理回路６に接続されている。ディ
ジタル信号処理回路６は、キャリア信号発生回路７が発
生したキャリア信号に基づきディジタルサンプルホール
ド回路５が出力したディジタル信号の位相のずれを検出
する回路である。そして、このディジタル信号処理回路
６が位相のずれを検出した場合には、タイミング調整回
路８がディジタルサンプルホールド回路５における間引
き間隔を調整して、このずれを修正するようになってい
る。
は、ディジタルフィルタ４から出力されたディジタル信
号を間引いて出力する回路であり、このディジタル信号
のサンプリング間隔をナイキスト間隔まで広げることに
なる。このディジタルサンプルホールド回路５の出力
は、ディジタル信号処理回路６に接続されている。ディ
ジタル信号処理回路６は、キャリア信号発生回路７が発
生したキャリア信号に基づきディジタルサンプルホール
ド回路５が出力したディジタル信号の位相のずれを検出
する回路である。そして、このディジタル信号処理回路
６が位相のずれを検出した場合には、タイミング調整回
路８がディジタルサンプルホールド回路５における間引
き間隔を調整して、このずれを修正するようになってい
る。
【００２０】上記構成の位相調整回路の動作を図２に基
づいて説明する。
づいて説明する。
【００２１】説明を簡単にするため、伝送信号は、前記
図５に示した場合と同様に、周波数ｆの余弦波であると
し、アナログサンプルホールド回路２によってこれを４
倍のオーバサンプリングを行うものとする。すると、こ
のオーバサンプリングのサンプリング間隔は、ナイキス
ト間隔Ｔの４分の１となり、ディジタルフィルタ４から
は、図示のように、余弦波を４５°の位相角ごとにサン
プリングしたディジタル信号Ｓ1が出力される。ディジ
タルサンプルホールド回路５では、このディジタル信号
Ｓ1における４つのサンプリング間隔ごとに１個のサン
プリング点を出力するように間引いて、ナイキスト間隔
Ｔに一致するサンプリング間隔のディジタル信号Ｓ2を
出力する。また、キャリア信号発生回路７は、伝送信号
と同じ周波数ｆの余弦波であるキャリア信号Ｓcを発生
する。そして、ディジタルサンプルホールド回路５は、
このキャリア信号Ｓcの位相角が０度と１８０度になる
時点のディジタル信号Ｓ1の信号のみを出力することに
より間引きを行うようになっている。なお、ここでは、
説明を簡単にするために、ディジタルフィルタ４の遅延
を無視している。
図５に示した場合と同様に、周波数ｆの余弦波であると
し、アナログサンプルホールド回路２によってこれを４
倍のオーバサンプリングを行うものとする。すると、こ
のオーバサンプリングのサンプリング間隔は、ナイキス
ト間隔Ｔの４分の１となり、ディジタルフィルタ４から
は、図示のように、余弦波を４５°の位相角ごとにサン
プリングしたディジタル信号Ｓ1が出力される。ディジ
タルサンプルホールド回路５では、このディジタル信号
Ｓ1における４つのサンプリング間隔ごとに１個のサン
プリング点を出力するように間引いて、ナイキスト間隔
Ｔに一致するサンプリング間隔のディジタル信号Ｓ2を
出力する。また、キャリア信号発生回路７は、伝送信号
と同じ周波数ｆの余弦波であるキャリア信号Ｓcを発生
する。そして、ディジタルサンプルホールド回路５は、
このキャリア信号Ｓcの位相角が０度と１８０度になる
時点のディジタル信号Ｓ1の信号のみを出力することに
より間引きを行うようになっている。なお、ここでは、
説明を簡単にするために、ディジタルフィルタ４の遅延
を無視している。
【００２２】図示の時刻ｔ1において、ディジタルサン
プルホールド回路５がディジタル信号Ｓ1における４５
度の位相角の信号を間引き出力したとする。このディジ
タルサンプルホールド回路５から出力されるディジタル
信号Ｓ2によってディジタル信号処理回路６が４５度
（ナイキスト間隔Ｔの４分の１）の位相のずれを検出す
ると、タイミング調整回路８がディジタルサンプルホー
ルド回路５に次の間引き間隔を３つのサンプリング間隔
に短縮させる（ナイキスト間隔Ｔの４分の３）。する
と、時刻ｔ2と時刻ｔ3との間の間引き間隔が短くなって
位相のずれが調整され、この時刻ｔ2ではまだディジタ
ル信号Ｓ1における２２５度の位相角の信号を出力する
ことになるが、時刻ｔ3以降は、０度と１８０度の位相
角の信号のみを出力することができるようになる。そし
て、この時刻ｔ3以降、キャリア信号の位相がディジタ
ル信号Ｓ1に同期する。
プルホールド回路５がディジタル信号Ｓ1における４５
度の位相角の信号を間引き出力したとする。このディジ
タルサンプルホールド回路５から出力されるディジタル
信号Ｓ2によってディジタル信号処理回路６が４５度
（ナイキスト間隔Ｔの４分の１）の位相のずれを検出す
ると、タイミング調整回路８がディジタルサンプルホー
ルド回路５に次の間引き間隔を３つのサンプリング間隔
に短縮させる（ナイキスト間隔Ｔの４分の３）。する
と、時刻ｔ2と時刻ｔ3との間の間引き間隔が短くなって
位相のずれが調整され、この時刻ｔ2ではまだディジタ
ル信号Ｓ1における２２５度の位相角の信号を出力する
ことになるが、時刻ｔ3以降は、０度と１８０度の位相
角の信号のみを出力することができるようになる。そし
て、この時刻ｔ3以降、キャリア信号の位相がディジタ
ル信号Ｓ1に同期する。
【００２３】この結果、本実施例の位相調整回路によれ
ば、ディジタルサンプルホールド回路５によって間引か
れたディジタル信号Ｓ2に基づいてディジタル信号処理
回路６が位相のずれを検出し、タイミング調整回路８に
よってこのずれを調整するので、オーバサンプリング方
式による復調を行う場合にも従来と同様にナイキスト間
隔Ｔごとに信号処理を行うことができる。しかも、この
位相調整は、ディジタルフィルタ４での遅延による影響
を受けることもない。なお、実際には、このディジタル
フィルタ４の遅延によって伝送信号とキャリア信号Ｓc
との間に位相差が生じるが、ここでの位相調整には影響
しない。
ば、ディジタルサンプルホールド回路５によって間引か
れたディジタル信号Ｓ2に基づいてディジタル信号処理
回路６が位相のずれを検出し、タイミング調整回路８に
よってこのずれを調整するので、オーバサンプリング方
式による復調を行う場合にも従来と同様にナイキスト間
隔Ｔごとに信号処理を行うことができる。しかも、この
位相調整は、ディジタルフィルタ４での遅延による影響
を受けることもない。なお、実際には、このディジタル
フィルタ４の遅延によって伝送信号とキャリア信号Ｓc
との間に位相差が生じるが、ここでの位相調整には影響
しない。
【００２４】図３は本発明の他の実施例を示すものであ
って、復調装置の位相調整回路を示すブロック図であ
る。なお、上記図１に示した第１実施例と同様の機能を
有する構成部材には同じ番号を付記して説明を省略す
る。
って、復調装置の位相調整回路を示すブロック図であ
る。なお、上記図１に示した第１実施例と同様の機能を
有する構成部材には同じ番号を付記して説明を省略す
る。
【００２５】本実施例では、オーバサンプルＡＤ変換器
３から出力されたディジタル信号をディジタル信号処理
が可能なサンプリング周期まで低下させるために、上記
図１のディジタルフィルタ４に代えて、２段に分割され
たディジタルフィルタ１１とディジタルフィルタ１３を
使用し、それぞれのディジタルフィルタ１１、１３の出
力をディジタルサンプルホールド回路１２、１４で間引
くようにしている。
３から出力されたディジタル信号をディジタル信号処理
が可能なサンプリング周期まで低下させるために、上記
図１のディジタルフィルタ４に代えて、２段に分割され
たディジタルフィルタ１１とディジタルフィルタ１３を
使用し、それぞれのディジタルフィルタ１１、１３の出
力をディジタルサンプルホールド回路１２、１４で間引
くようにしている。
【００２６】上記構成の位相調整回路は、１段目のディ
ジタルサンプルホールド回路１２の間引き間隔を制御し
た方が、２段目のディジタルサンプルホールド回路１４
の間引き間隔を制御するよりも位相の調整を微妙に行う
ことができる。ただし、１段目のディジタルサンプルホ
ールド回路１２の間引き間隔を制御する場合には、２段
目のディジタルフィルタ１３の遅延が影響を与えること
になる。従って、本実施例の位相調整回路では、これら
の特性を考慮して、２段のディジタルサンプルホールド
回路１２、１４のいずれか一方又は両方の間引き間隔を
調整することにより所望の性能が得られるようにする。
ジタルサンプルホールド回路１２の間引き間隔を制御し
た方が、２段目のディジタルサンプルホールド回路１４
の間引き間隔を制御するよりも位相の調整を微妙に行う
ことができる。ただし、１段目のディジタルサンプルホ
ールド回路１２の間引き間隔を制御する場合には、２段
目のディジタルフィルタ１３の遅延が影響を与えること
になる。従って、本実施例の位相調整回路では、これら
の特性を考慮して、２段のディジタルサンプルホールド
回路１２、１４のいずれか一方又は両方の間引き間隔を
調整することにより所望の性能が得られるようにする。
【００２７】
【発明の効果】以上の説明から明らかなように、本発明
の復調装置の位相調整回路によれば、オーバサンプリン
グ方式による復調を行う場合にも、ディジタルフィルタ
による遅延の影響を受けることなく、かつ、位相同期ル
ープが従来と同様のサンプリング間隔で位相の調整処理
を行うことができるようになる。
の復調装置の位相調整回路によれば、オーバサンプリン
グ方式による復調を行う場合にも、ディジタルフィルタ
による遅延の影響を受けることなく、かつ、位相同期ル
ープが従来と同様のサンプリング間隔で位相の調整処理
を行うことができるようになる。
【図１】本発明の一実施例を示すものであって、復調装
置の位相調整回路を示すブロック図である。
置の位相調整回路を示すブロック図である。
【図２】本発明の一実施例を示すものであって、図１の
位相調整回路の動作を示すタイムチャートである。
位相調整回路の動作を示すタイムチャートである。
【図３】本発明の他の実施例を示すものであって、復調
装置の位相調整回路を示すブロック図である。
装置の位相調整回路を示すブロック図である。
【図４】従来例を示すものであって、復調装置の位相調
整回路を示すブロック図である。
整回路を示すブロック図である。
【図５】従来例を示すものであって、図４の位相調整回
路の動作を示すタイムチャートである。
路の動作を示すタイムチャートである。
１ アナログ信号処理回路 ２ アナログサンプルホールド回路 ３ オーバサンプルＡＤ変換器 ４ ディジタルフィルタ ５ ディジタルサンプルホールド回路 ６ ディジタル信号処理回路 ７ キャリア信号発生回路 ８ タイミング調整回路
Claims (1)
- 【請求項１】 入力されたアナログ信号をナイキスト間
隔よりも短い間隔でサンプリングしてディジタル信号に
変換するオーバサンプリングＡＤ変換器と、該オーバサ
ンプリングＡＤ変換器で変換したディジタル信号の周波
数帯域を制限して出力するディジタルフィルタとを備え
た復調装置において、 該ディジタルフィルタが出力するディジタル信号のサン
プリング点を間引きして出力するディジタルサンプルホ
ールド回路と、 該ディジタルサンプルホールド回路が出力するディジタ
ル信号の位相のずれを検出して該ディジタルサンプルホ
ールド回路の間引き間隔数を制御する位相同期ループ回
路とを備えた復調装置の位相調整回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4137287A JPH05335962A (ja) | 1992-05-28 | 1992-05-28 | 復調装置の位相調整回路 |
| US08/052,703 US5483555A (en) | 1992-05-28 | 1993-04-27 | Phase adjusting circuit for a demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4137287A JPH05335962A (ja) | 1992-05-28 | 1992-05-28 | 復調装置の位相調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335962A true JPH05335962A (ja) | 1993-12-17 |
Family
ID=15195161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4137287A Pending JPH05335962A (ja) | 1992-05-28 | 1992-05-28 | 復調装置の位相調整回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5483555A (ja) |
| JP (1) | JPH05335962A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5574454A (en) * | 1993-09-13 | 1996-11-12 | Analog Devices, Inc. | Digital phase-locked loop utilizing a high order sigma-delta modulator |
| US5732002A (en) * | 1995-05-23 | 1998-03-24 | Analog Devices, Inc. | Multi-rate IIR decimation and interpolation filters |
| JPH1020873A (ja) * | 1996-07-08 | 1998-01-23 | Sony Corp | 音声信号処理装置 |
| US5844948A (en) * | 1997-02-10 | 1998-12-01 | Lsi Logic Corporation | System and method for digital tracking and compensation of frequency offset error in a satellite receiver |
| US6265998B1 (en) * | 1999-11-30 | 2001-07-24 | Agere Systems Guardian Corp. | Sampling device having an intrinsic filter |
| EP1439658A1 (en) * | 2003-01-17 | 2004-07-21 | Telefonaktiebolaget LM Ericsson (publ) | A signal processing apparatus and method for decision directed symbol synchronisation |
| US7599978B2 (en) * | 2004-07-06 | 2009-10-06 | Telefonaktiebolaget L M Ericsson (Publ) | Digital signal decimation by subspace projection |
| JP4711892B2 (ja) * | 2006-06-05 | 2011-06-29 | パナソニック株式会社 | マルチアンテナ通信装置 |
| US8605823B2 (en) * | 2007-08-14 | 2013-12-10 | Rambus Inc. | Communication using continuous-phase modulated signals |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0220925A (ja) * | 1988-07-08 | 1990-01-24 | Nec Corp | 位相同期回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4543600A (en) * | 1983-09-19 | 1985-09-24 | Rca Corporation | Digital signal phase measuring apparatus as for a phase-locked loop |
| DE3432313A1 (de) * | 1984-09-03 | 1986-03-13 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum synchronisieren eines signals |
| US4600889A (en) * | 1985-03-13 | 1986-07-15 | Motorola, Inc. | Coherent oscillator |
| JPH0812982B2 (ja) * | 1990-06-08 | 1996-02-07 | シャープ株式会社 | ディジタルディシメーションフィルタ |
| US5084913A (en) * | 1990-07-26 | 1992-01-28 | Unisys Corporation | Programmable multi-mode two-channel timing generator |
-
1992
- 1992-05-28 JP JP4137287A patent/JPH05335962A/ja active Pending
-
1993
- 1993-04-27 US US08/052,703 patent/US5483555A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0220925A (ja) * | 1988-07-08 | 1990-01-24 | Nec Corp | 位相同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5483555A (en) | 1996-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087968A (en) | Analog to digital converter comprising an asynchronous sigma delta modulator and decimating digital filter | |
| US4855894A (en) | Frequency converting apparatus | |
| KR0178750B1 (ko) | 전-디지탈 심볼타이밍 복구장치 | |
| US5841323A (en) | Digital PLL using phase and frequency error calculating circuits | |
| JPH0787145A (ja) | Ａｆｃ回路 | |
| US6249235B1 (en) | Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency | |
| WO1997001908A1 (fr) | Demodulateur | |
| EP1212838B1 (en) | Hybrid bandpass and baseband delta-sigma modulator | |
| JPH06232754A (ja) | アナログ−デジタル変換器 | |
| JPH05335962A (ja) | 復調装置の位相調整回路 | |
| US20120020677A1 (en) | Receiving device and demodulation device | |
| US6191718B1 (en) | Data sampling method and device | |
| JP3866959B2 (ja) | 周波数差検知装置および周波数差検知方法 | |
| US5047705A (en) | Digital amplitude modulation apparatus | |
| JPS5890856A (ja) | サンプリング位相同期回路 | |
| EP1384326B1 (en) | System for controlling the envelope of a periodic waveform using an analogue to digital converter | |
| JP3252670B2 (ja) | Ｐｓｋ搬送波信号再生装置 | |
| US5974096A (en) | Digital quadrature detection circuit | |
| US6356612B1 (en) | Clock signal reproducing apparatus | |
| JPS6036671B2 (ja) | デイジタル２値−３値変換回路 | |
| US20020163390A1 (en) | Analog/digital carrier recovery loop circuit | |
| JP2928416B2 (ja) | 直交検波器 | |
| KR100190533B1 (ko) | 디지탈-아날로그 변환장치 | |
| JPS63215140A (ja) | 搬送波再生回路 | |
| JPH05129861A (ja) | バースト信号の自動電力制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980730 |