JP3866959B2 - 周波数差検知装置および周波数差検知方法 - Google Patents
周波数差検知装置および周波数差検知方法 Download PDFInfo
- Publication number
- JP3866959B2 JP3866959B2 JP2001342488A JP2001342488A JP3866959B2 JP 3866959 B2 JP3866959 B2 JP 3866959B2 JP 2001342488 A JP2001342488 A JP 2001342488A JP 2001342488 A JP2001342488 A JP 2001342488A JP 3866959 B2 JP3866959 B2 JP 3866959B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- beat waveform
- clock signal
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 62
- 238000010586 diagram Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 9
- 238000000605 extraction Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 241000255777 Lepidoptera Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＰＬＬ（Phase Locked Loop）内において、基準クロックに対する規定値以上の周波数ずれを検知する周波数差検知装置および周波数差検知方法に関するものであり、特に、規定値以上の周波数ずれでアラームを発する周波数差検知装置および周波数差検知方法に関するものである。
【０００２】
【従来の技術】
以下、従来技術について説明する。図９は、たとえば、“１９９９年電子情報通信学会総合大会 春C-12-61 明石他「2.5Gbit/s光伝送用タイミング抽出・識別再生IC」”に示されている位相同期回路（ＰＬＬ：Phase Locked Loop）の構成を示す図である。図９において、１０１は第１の位相比較器（ＰＤ）であり、１０２は第２の位相比較器（ＰＤ）であり、１０３は周波数比較器（ＦＤ）であり、１０４はセレクタ（ＳＥＬ）であり、１０５はローパスフィルタ（ＬＰＦ）であり、１０６は同期はずれ検出器（ＬＯＬ）であり、１０７は第１の抽出クロック（ＶＣＯＣＬＫ（１））と第１の抽出クロックより位相の９０度遅れた第２の抽出クロック（ＶＣＯＣＬＫ（２））を出力する電圧制御発振器（ＶＣＯ）である。なお、第１の位相比較器１０１と第２の位相比較器１０２と周波数比較器１０３とセレクタ１０４で位相周波数比較部１１１を構成する。
【０００３】
ここで、位相周波数比較部１１１の内部動作およびＰＬＬ全体の動作について説明する。第１の位相比較器１０１では、入力信号（ＤＡＴＡ ｏｒ ＣＬＫ）と上記第１の抽出クロックとの位相差を検出し、同様に、第２の位相比較器１０２では、上記入力信号と上記第２の抽出クロックとの位相差を検出する。
【０００４】
具体的にいうと、各位相比較器（１０１，１０２）は、図１０に示すミキサ（ＭＩＸ）１１２とローパスフィルタ（ＬＰＦ）１１３で構成される。たとえば、入力信号をｓｉｎ（ωCLKｔ＋α）とし、第１の抽出クロックをｓｉｎ（ωVCOCLK(1)ｔ＋β）とすると、第１の位相比較器１０１内のミキサ１１２の出力信号は、
ｓｉｎ｛（ωCLK−ωVCOCLK(1)）ｔ＋（α−β）｝
×ｓｉｎ｛（ωCLK＋ωVCOCLK(1)）ｔ＋（α＋β）｝ …（１）
となる。すなわち、ミキサ１１２の出力信号は、２つの信号の周波数の和と差の成分で構成される。ただし、ωCLKは上記入力信号の角周波数を表し、ｔは時間を表し、αは上記入力信号の位相を表し、ωVCOCLK(1)は第１の抽出クロックの角周波数を表し、ベータは第１の抽出クロックの位相を表す。
【０００５】
そして、ローパスフィルタ１１３では、ミキサ１１２出力の和の成分を除去する。これにより、第１の位相比較器１０１の出力信号は、
ｓｉｎ｛（ωCLK−ωVCOCLK(1)）ｔ＋（α−β）｝ …（２）
となり、入力信号と第１の抽出クロックとの周波数の差の成分で表すことができる。
【０００６】
一方、第２の位相比較器１０２では、第２の抽出クロックがｓｉｎ（ωVCOCLK(1)ｔ＋β＋π／２）となるので、出力信号は、
ｓｉｎ｛（ωCLK−ωVCOCLK(1)）ｔ＋（α−β）−π／２｝
＝−ｃｏｓ｛（ωCLK−ωVCOCLK(1)）ｔ＋（α-β）｝ …（３）
となる。
【０００７】
このように、２つの位相比較器は、入力信号と各抽出クロックとの周波数差（ωCLK-ωVCOCLK(1)）の成分を持つビート波形を出力する。
【０００８】
たとえば、周波数同期時の各位相比較器（１０１，１０２）の出力特性は、ωCLK−ωVCOCLK(1)＝０を式（２）および（３）に代入することにより、図１１（ａ），（ｂ）のように表せる。位相差φ（φ＝α−β）が±π／２以下の時、第１の位相比較器１０１の出力は、特に０付近で位相差に対して線形動作となる。このとき、第２の位相比較器１０２の出力は、「Ｌｏｗ」に固定されている。また、位相差が±π／２以上になると、第２の位相比較器１０２の出力は、線形領域の後、「Ｈｉｇｈ」に固定される。
【０００９】
周波数非同期時の各位相比較器（１０１，１０２）の出力ビート波形の位相関係は、入力信号と抽出クロックの周波数の大小によって、図１２（ａ），（ｂ）のようにそれぞれ表せる。この２つのビート波形を受け取った周波数比較器１０３では、両ビート波形の位相関係を検知し、周波数の大小２値の値を出力する。なお、周波数比較器１０３は、たとえば、Ｄタイプフリップフロップで構成される。すなわち、立ち上がりエッジタイプのＤタイプフリップフロップを用い、第１の位相比較器１０１の出力ビート波形をデータ端子に入力し、第２の位相比較器１０２の出力ビート波形をクロック端子に入力した場合、周波数比較器１０３では、入力信号の周波数が大きい時は「Ｈｉｇｈ」を出力し、小さい時は「Ｌｏｗ」を出力し、周波数の大小を２値のデジタル信号として出力する。
【００１０】
また、第２の位相比較器１０２の出力は、同期はずれ検出器１０６を介してセレクト信号としてセレクタ１０４に入力される。同期はずれ検出器１０６では、線形領域を持つアナログビート波形を飽和させることによって、アナログ入力をデジタル出力に変換する。
【００１１】
セレクタ１０４では、前記セレクト信号が「Ｈｉｇｈ」の時に周波数比較器１０３の出力を選択し、前記セレクト信号が「Ｌｏｗ」の時に第１の位相比較器１０１の出力を選択する。第２の位相比較器１０２の出力が「Ｈｉｇｈ」の時、すなわち、位相差±π／２以上の時は、周波数比較器１０３の出力が選択され、さらに、２値信号がローパスフィルタ１０５を介して電圧制御発振器１０７に入力され、抽出クロックの周波数は高速に入力信号の周波数に近づく。そして、抽出クロックと入力信号の周波数が一致し、位相差が±π／２以下（第２の位相比較器１０２の出力は「Ｌｏｗ」）となった場合は、セレクタ１０４が０付近で線形動作する第１の位相比較器１０１の出力を選択し、精度良く位相同期が行われる。
【００１２】
また、同期はずれ検出器１０６では、第２の位相比較器１０２のアナログ出力信号をデジタル信号化することによって、同期はずれアラーム信号（ＬＯＬ）を出力する。すなわち、位相同期状態から入力信号と第１の抽出クロックとの位相差が±π／２以上になった場合に同期はずれアラーム信号を出力する。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記、従来のＰＬＬにおいては、以下に示すような問題点があった。
【００１４】
たとえば、光通信で用いられる規格であるＯＩＦ（Optical Internetworking Forum）やＩＴＵ（International Telecommunications Union）では、同期はずれアラーム信号は、基準クロック周波数に対して抽出クロックの周波数がある規定値以上ずれた場合に出力されなければならない、と規定されている。ところが、従来技術におけるＰＬＬでは、特定の位相差（前記従来例では±π／２）で同期はずれアラーム信号が出力されてしまい、任意の規定値に対応できない、という問題があった。
【００１５】
本発明は、上記に鑑みてなされたものであって、ＶＣＯ出力の抽出クロックと基準クロックとの間において、任意の規定値以上の周波数ずれを検知した場合に、同期はずれアラーム信号を出力することが可能な周波数差検知装置を得ることを目的とする。
【００１６】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、本発明にかかる周波数差検知装置にあっては、所望の周波数を有する基準クロック信号と周波数差検知対象として入力されるクロック信号との差分周波数を有する第１のビート波形信号を生成する第１のビート波形生成手段（後述する実施の形態のビート波形発生器１１に相当）と、前記基準クロック信号をＮ（任意の整数）分周して第１の分周クロック信号を生成する第１の分周手段（分周器１２に相当）と、前記第１のビート波形信号と前記第１の分周クロック信号との周波数差の極性に応じて定められた２値信号である同期はずれアラーム信号を生成する周波数比較手段（周波数比較器１３に相当）と、を備えることを特徴とする。
【００１７】
つぎの発明にかかる周波数差検知装置において、周波数比較手段は、前記第１のビート波形信号と前記第１の分周クロック信号との差分周波数を有する第２のビート波形信号を生成する第２のビート波形生成手段（ビート波形発生器２２に相当）と、前記第１の分周クロック信号に対して１／４周期の遅延を付加して第２の分周クロック信号を生成する遅延付加手段（遅延器２１に相当）と、前記第１のビート波形信号と前記第２の分周クロック信号との差分周波数を有する第３のビート波形信号を生成する第３のビート波形生成手段（ビート波形発生器２３に相当）と、前記第２のビート波形信号と前記第３のビート波形信号との位相差の極性に応じて定められた２値信号を出力する位相比較手段（位相比較器２４に相当）と、を備えることを特徴とする。
【００１８】
つぎの発明にかかる周波数差検知装置において、周波数比較手段は、前記第１の分周クロック信号を１／２分周して第２の分周クロック信号を生成する第２の分周手段（分周器３１に相当）と、前記第１のビート波形信号と前記第２の分周クロック信号との周波数差の極性に応じて定められた第１の２値信号を生成する第１の周波数比較手段（周波数比較器３２に相当）と、前記第１のビート波形信号と前記第１の分周クロック信号との周波数差の極性に応じて定められた第２の２値信号を生成する第２の周波数比較手段（周波数比較器３３に相当）と、一方の２値信号をセット端子に入力し、他方の２値信号をリセット端子に入力することによって、前記同期はずれアラーム信号を制御するセットリセットタイプフリップフロップ手段（ＳＲ−ＦＦ３４に相当）と、を備えることを特徴とする。
【００１９】
つぎの発明にかかる周波数差検知装置において、第１の周波数比較手段は、前記第１のビート波形信号と前記第２の分周クロック信号との差分周波数を有する第２のビート波形信号を生成する第２のビート波形生成手段（ビート波形発生器２２に相当）と、前記第２の分周クロック信号に対して１／４周期の遅延を付加して第３の分周クロック信号を生成する第１の遅延付加手段（遅延器２１に相当）と、前記第１のビート波形信号と前記第３の分周クロック信号との差分周波数を有する第３のビート波形信号を生成する第３のビート波形生成手段（ビート波形発生器２３に相当）と、前記第２のビート波形信号と前記第３のビート波形信号との位相差の極性に応じて定められた第１の２値信号を出力する第１の位相比較手段（位相比較器２４に相当）と、を備え、第２の周波数比較手段は、前記第１のビート波形信号と前記第１の分周クロック信号との差分周波数を有する第４のビート波形信号を生成する第４のビート波形生成手段（ビート波形発生器２２に相当）と、前記第１の分周クロック信号に対して１／４周期の遅延を付加して第４の分周クロック信号を生成する第２の遅延付加手段（遅延器２１に相当）と、前記第１のビート波形信号と前記第４の分周クロック信号との差分周波数を有する第５のビート波形信号を生成する第５のビート波形生成手段（ビート波形発生器２３に相当）と、前記第４のビート波形信号と前記第５のビート波形信号との位相差の極性に応じて定められた第２の２値信号を出力する第２の位相比較手段（位相比較器２４に相当）と、を備えることを特徴とする。
【００２０】
つぎの発明にかかる周波数差検知方法にあっては、所望の周波数を有する基準クロック信号と周波数差検知対象として入力されるクロック信号との差分周波数を有する第１のビート波形信号を生成する第１のビート波形生成ステップと、前記基準クロック信号をＮ（任意の整数）分周して第１の分周クロック信号を生成する第１の分周ステップと、前記第１のビート波形信号と前記第１の分周クロック信号との周波数差の極性に応じて定められた２値信号である同期はずれアラーム信号を生成する周波数比較ステップと、を含むことを特徴とする。
【００２１】
つぎの発明にかかる周波数差検知方法において、前記周波数比較ステップにあっては、前記第１のビート波形信号と前記第１の分周クロック信号との差分周波数を有する第２のビート波形信号を生成する第２のビート波形生成ステップと、前記第１の分周クロック信号に対して１／４周期の遅延を付加して第２の分周クロック信号を生成する遅延付加ステップと、前記第１のビート波形信号と前記第２の分周クロック信号との差分周波数を有する第３のビート波形信号を生成する第３のビート波形生成ステップと、前記第２のビート波形信号と前記第３のビート波形信号との位相差の極性に応じて定められた２値信号を出力する位相比較ステップと、を含むことを特徴とする。
【００２２】
つぎの発明にかかる周波数差検知方法において、前記周波数比較ステップにあっては、前記第１の分周クロック信号を１／２分周して第２の分周クロック信号を生成する第２の分周ステップと、前記第１のビート波形信号と前記第２の分周クロック信号との周波数差の極性に応じて定められた第１の２値信号を生成する第１の周波数比較ステップと、前記第１のビート波形信号と前記第１の分周クロック信号との周波数差の極性に応じて定められた第２の２値信号を生成する第２の周波数比較ステップと、一方の２値信号をセットリセットタイプフリップフロップのセット端子に入力し、他方の２値信号をリセット端子に入力することによって、前記同期はずれアラーム信号を制御する同期はずれアラーム信号制御ステップと、を含むことを特徴とする。
【００２３】
つぎの発明にかかる周波数差検知方法において、前記第１の周波数比較ステップにあっては、前記第１のビート波形信号と前記第２の分周クロック信号との差分周波数を有する第２のビート波形信号を生成する第２のビート波形生成ステップと、前記第２の分周クロック信号に対して１／４周期の遅延を付加して第３の分周クロック信号を生成する第１の遅延付加ステップと、前記第１のビート波形信号と前記第３の分周クロック信号との差分周波数を有する第３のビート波形信号を生成する第３のビート波形生成ステップと、前記第２のビート波形信号と前記第３のビート波形信号との位相差の極性に応じて定められた第１の２値信号を出力する第１の位相比較ステップと、を含み、前記第２の周波数比較ステップにあっては、前記第１のビート波形信号と前記第１の分周クロック信号との差分周波数を有する第４のビート波形信号を生成する第４のビート波形生成ステップと、前記第１の分周クロック信号に対して１／４周期の遅延を付加して第４の分周クロック信号を生成する第２の遅延付加ステップと、前記第１のビート波形信号と前記第４の分周クロック信号との差分周波数を有する第５のビート波形信号を生成する第５のビート波形生成ステップと、前記第４のビート波形信号と前記第５のビート波形信号との位相差の極性に応じて定められた第２の２値信号を出力する第２の位相比較ステップと、を含むことを特徴とする。
【００２４】
【発明の実施の形態】
以下に、本発明にかかる周波数差検知装置および周波数差検知方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００２５】
実施の形態１．
図１は、本発明にかかる周波数差検知装置を備えたＰＬＬ（Phase locked loop）の構成を示す図である。図１においては、１は周波数検知装置（ＦＷＤ）である。なお、先に説明した図９と共通する構成については、同一の符号を付してその説明を省略する。ただし、本実施の形態の同期はずれ検出器１０６は、セレクタ１０４に対するセレクト信号を出力する機能のみを備える。
【００２６】
本実施の形態の周波数差検知装置１は、所望の周波数の基準クロック（ＲＥＦＣＬＫ）と、電力制御発振器１０７出力の第１の抽出クロック（ＶＣＯＣＬＫ（１））と、を入力とし、たとえば、規定値以上の周波数ずれを検知した場合に同期はずれアラーム信号（ＬＯＬ）を出力する。なお、周波数差検知装置１においては、上記第１の抽出クロックの代わりに電圧制御発振器１０７出力の第２の抽出クロック（ＶＣＯＣＬＫ（２））を入力することとしてもよい。
【００２７】
図２は、実施の形態１の周波数差検知装置の構成を示す図である。図２において、１１は上記基準クロックと上記第１の抽出クロックとの差分周波数を求め、当該差分周波数のビート波形信号を出力するビート波形発生器（ＢＥＡＴ）であり、１２は基準クロックを１／Ｎに分周した分周クロックを出力する分周器（１／Ｎ）であり、Ｎは任意の整数であり、予め設定されているものとする。１３はビート波形発生器１１出力のビート波形信号と上記分周クロックとの周波数差の極性に応じて定められた２値信号（ＬＯＬ）を出力する周波数比較器（ＦＤ）である。
【００２８】
ここで、上記実施の形態１の周波数差検知装置の動作について説明する。ビート波形発生器１１は、図３に示すように、ミキサ（ＭＩＸ）１４とローパスフィルタ（ＬＰＦ）１５で構成される。たとえば、入力信号をｓｉｎ（ωREFCLKｔ＋α）とし、第１の抽出クロックをｓｉｎ（ωVCOCLK(1)ｔ＋β）とすると、ビート波形発生器１１内のミキサ１４の出力信号は、
ｓｉｎ｛（ωREFCLK−ωVCOCLK(1)）ｔ＋（α−β）｝
×ｓｉｎ｛（ωREFCLK＋ωVCOCLK(1)）ｔ＋（α＋β）｝ …（４）
となる。すなわち、ミキサ１４の出力信号は、２つの信号における周波数の和と差の成分で構成される。ただし、ωERFCLKは上記基準クロックの角周波数を表し、αは上記基準クロックの位相を表し、ωVCOCLK(1)は上記第１の抽出クロックの角周波数を表し、ベータは上記第１の抽出クロックの位相を表す。
【００２９】
そして、ローパスフィルタ１５では、ミキサ１４出力の和の成分を除去する。これにより、ビート波形発生器１１の出力信号（ビート波形信号）は、
ｓｉｎ｛（ωREFCLK−ωVCOCLK(1)）ｔ＋（α−β）｝ …（５）
となり、基準クロックと第１の抽出クロックとの周波数差の成分で表すことができる。なお、このビート波形信号の周波数（以下、ｆ（ＢＥＡＴ）と呼ぶ）は、基準クロックと第１の抽出クロックとの周波数差である。
【００３０】
周波数比較器１３では、上記分周クロックの周波数（以下、ｆ（１／Ｎ）と呼ぶ）とｆ（ＢＥＡＴ）とを比較し、たとえば、ｆ（ＢＥＡＴ）＜ｆ（１／Ｎ）の時に「Ｌｏｗ」を、ｆ（ＢＥＡＴ）＞ｆ（１／Ｎ）の時に「Ｈｉｇｈ」を、同期はずれアラーム信号（ＬＯＬ）として出力する。すなわち、上記周波数比較器１３出力の同期はずれアラーム信号は、第１の抽出クロックの周波数が基準クロックの周波数に対して１／Ｎ以上ずれた場合に出力される。
【００３１】
このように、実施の形態１においては、基準クロックとＰＬＬ内ＶＣＯ出力の抽出クロックとの周波数差と、基準クロックをＮ分周した後の分周クロックの周波数と、を比較し、その比較結果に応じて同期はずれアラーム信号を出力する構成とした。これにより、基準クロックの周波数に対して抽出クロックの周波数が規定値以上ずれた場合に、同期はずれアラーム信号を出力することができる。また、分周器の分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件を可変にすることもできる。
【００３２】
実施の形態２．
つぎに、実施の形態２の周波数差検知装置の動作について説明する。なお、ＰＬＬの構成については前述の実施の形態１と同様である。ここでは、実施の形態１と異なる動作についてのみ説明する。
【００３３】
図４は、実施の形態２の周波数差検知装置の構成を示す図である。なお、前述の図２と共通する部分については、同一の符号を付してその説明を省略する。図４において、１３ａは周波数比較器（ＦＤ）であり、２１は分周器１２出力の第１の分周クロック（以下、ＩＣＬＫと呼ぶ）に対して１／４周期（９０°）の遅延を与えた第２の分周クロック（以下、ＱＣＬＫと呼ぶ）を出力する遅延器（９０°）であり、２２はビート波形発生器１１出力の第１のビート波形信号と上記ＩＣＬＫの差分周波数を有する第２のビート波形信号を出力するビート波形発生器（ＢＥＡＴ）であり、２３は第１のビート波形信号と上記ＱＣＬＫの差分周波数を有する第３のビート波形信号を出力するビート波形発生器（ＢＥＡＴ）であり、２４は第２のビート波形信号と第３のビート波形信号との位相を比較する位相比較器（ＰＤ）である。
【００３４】
ここで、実施の形態２の周波数差検知装置の動作について説明する。なお、ビート波形発生器２２とビート波形発生器２３の構成および動作については、先に説明したビート波形発生器１１と同様であるためその説明を省略する。
【００３５】
まず、第１のビート波形信号の角周波数をωBEAT(1)とし、ＩＣＬＫおよびＱＣＬＫの角周波数をωICLKとすると、第２のビート波形信号は、（５）式と同様に、
ｓｉｎ｛（ωBEAT(1)−ωICLK）ｔ＋（α−β）｝ …（６）
と表すことができる。また、第３のビート波形信号は、
−ｃｏｓ｛（ωBEAT(1)−ωICLK）ｔ＋（α−β）｝ …（７）
と表すことができる。なお、図５は、第２のビート波形信号と第３のビート波形信号の位相関係を示す図である。
【００３６】
位相比較器２４では、図５に示される位相関係を比較し、たとえば、第２のビート波形信号の位相が第３のビート波形信号の位相より遅れている場合に「Ｈｉｇｈ」（ωBEAT(1)＞ωICLK、ｆ（ＢＥＡＴ）＞ｆ（１／Ｎ）の場合）を出力し、第２のビート波形信号の位相が第３のビート波形信号の位相より進んでいる場合に「Ｌｏｗ」（ωBEAT(1)＜ωICLK、ｆ（ＢＥＡＴ）＜ｆ（１／Ｎ）の場合）を出力する。すなわち、上記周波数比較器１３ａ出力の同期はずれアラーム信号は、第１の抽出クロックの周波数が基準クロックの周波数に対して１／Ｎ以上ずれた場合に出力される。
【００３７】
なお、位相比較器２４は、立ち上がりエッジタイプのＤタイプフリップフロップで構成し、たとえば、第２のビート波形信号をデータ端子に入力し、第３のビート波形信号をクロック端子に入力する。
【００３８】
このように、実施の形態２においては、基準クロックとＰＬＬ内ＶＣＯ出力の抽出クロックとの周波数差である第１のビート波形信号と、基準クロックをＮ分周した第１の分周クロックの周波数と、の周波数差を求め、一方で、前記第１のビート波形信号と、前記第１の分周クロックに１／４周期の遅延を与えた第２の分周クロックの周波数と、の周波数差を求め、２つの周波数差を比較し、その比較結果に応じて同期はずれアラーム信号を出力する構成とした。これにより、基準クロック周波数に対して抽出クロックの周波数が規定値以上ずれた場合に、同期はずれアラーム信号を出力することができる。また、分周器の分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件を可変にすることもできる。
【００３９】
実施の形態３．
つぎに、実施の形態３の周波数差検知装置の動作について説明する。なお、ＰＬＬの構成については前述の実施の形態１と同様である。ここでは、実施の形態１と異なる動作についてのみ説明する。
【００４０】
図６は、実施の形態３の周波数差検知装置の構成を示す図である。なお、先に説明した図２と共通する部分については、同一の符号を付してその説明を省略する。図６において、１３ｂは周波数比較器（ＦＤ）であり、３１は分周器１２出力の第１の分周クロックを１／２分周した第３の分周クロックを出力する分周器（１／２）であり、３２はビート波形発生器１１出力の第１のビート波形信号と上記第３の分周クロックとの周波数差に応じて定められた２値信号を出力する周波数比較器（ＦＤ）であり、３３は第１のビート波形信号と上記第１の分周クロックとの周波数差に応じて定められた２値信号を出力する周波数比較器（ＦＤ）であり、３４は周波数比較器３２の出力信号をセット端子に入力し、周波数比較器３３の出力信号をリセット端子に入力したセットリセットタイプフリップフロップ(以下、ＳＲ−ＦＦと呼ぶ)である。
【００４１】
ここで、実施の形態３の周波数差検知装置の動作について説明する。なお、周波数比較器３２および周波数比較器３３については、先に説明した周波数比較器１３と同様に動作する。
【００４２】
周波数比較器３２では、第１のビート波形信号の周波数（ｆ（ＢＥＡＴ））と、第３の分周クロックの周波数（以下、ｆ（１／２Ｎ）と呼ぶ）と、を比較し、ｆ（ＢＥＡＴ）＜ｆ（１／２Ｎ）の時に「Ｌｏｗ」を出力し、ｆ（ＢＥＡＴ）＞ｆ（１／２Ｎ）の時に「Ｈｉｇｈ」を出力する。そして、ＳＲ−ＦＦ３４では、ｆ（ＢＥＡＴ）＞ｆ（１／２Ｎ）の条件で出力をセットする。
【００４３】
一方、周波数比較器３３では、ｆ（ＢＥＡＴ）と第１の分周クロックの周波数（ｆ（１／Ｎ））とを比較し、ｆ（ＢＥＡＴ）＞ｆ（１／Ｎ）の時に「Ｌｏｗ」を出力し、ｆ（ＢＥＡＴ）＜ｆ（１／Ｎ）の時に「Ｈｉｇｈ」を出力する。そして、ＳＲ−ＦＦ３４では、ｆ（ＢＥＡＴ）＜ｆ（１／Ｎ）の条件で出力をリセットする。
【００４４】
したがって、ＳＲ−ＦＦ３４の出力を同期はずれアラーム信号とした場合、その出力条件は、ｆ（ＢＥＡＴ）＞ｆ（１／２Ｎ）、すなわち、第１の抽出クロックの周波数が基準クロックの周波数に対して１／２Ｎ以上ずれた時であり、また、同期はずれアラーム信号の解除条件は、ｆ（ＢＥＡＴ）＜ｆ（１／Ｎ）、すなわち、第１の抽出クロックと基準クロックの周波数差が１／Ｎ以下になった時である。すなわち、本実施の形態の周波数検知装置では、同期はずれアラーム信号の出力と解除の条件にヒステリシスの関係を持たせる。図７は、上記ヒステリシスの関係を示す図である。
【００４５】
このように、実施の形態３においては、設定された第１の規定値以上の周波数差で同期はずれアラーム信号を出力し、設定された第２の規定値以下の周波数差でアラーム信号を解除する構成とした。すなわち、同期はずれアラーム信号の出力と解除の条件にヒステリシスの関係を持たせる構成とした。これにより、基準クロックの周波数に対して抽出クロックの周波数が第１の規定値以上ずれた場合に、同期はずれアラーム信号を出力することができ、さらに、基準クロックの周波数に対して抽出クロックの周波数ずれが第２の規定値以内に回復した場合に、同期はずれアラーム信号を解除することができる。また、分周器の分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件および解除条件を可変にすることもできる。
【００４６】
実施の形態４．
つぎに、実施の形態４の周波数差検知装置の動作について説明する。なお、ＰＬＬの構成については前述の実施の形態１と同様である。また、実施の形態４の周波数差検知装置の構成については前述の実施の形態３と同様である。図８は、実施の形態４の周波数差検知装置の構成を示す図である。ここでは、実施の形態３と異なる動作についてのみ説明する。
【００４７】
周波数比較器３２および周波数比較器３３の内部構成は、実施の形態２の図４と同様に構成し、位相比較器２４の出力条件は、実施の形態２の場合と逆に設定する。すなわち、周波数比較器３３内では、第２のビート波形信号の位相が第３のビート波形信号の位相より遅れている場合に「Ｌｏｗ」（ωBEAT(1)＞ωICLK、ｆ（ＢＥＡＴ）＞ｆ（１／Ｎ）の場合）を出力し、第２のビート波形信号の位相が第３のビート波形信号の位相より進んでいる場合に「Ｈｉｇｈ」（ωBEAT(1)＜ωICLK、ｆ（ＢＥＡＴ）＜ｆ（１／Ｎ）の場合）を出力する。これにより、ＳＲ−ＦＦ３４の出力信号は、実施の形態３と同様に、ｆ（ＢＥＡＴ）＞ｆ（１／２Ｎ）の条件でセットされ、ｆ（ＢＥＡＴ）＜ｆ（１／Ｎ）の条件でリセットされる。
【００４８】
このように、実施の形態４においては、設定された第１の規定値以上の周波数差で同期はずれアラーム信号を出力し、設定された第２の規定値以下の周波数差でアラーム信号を解除する構成とした。すなわち、同期はずれアラーム信号の出力と解除の条件にヒステリシスの関係を持たせる構成とした。これにより、基準クロックの周波数に対して抽出クロックの周波数が第１の規定値以上ずれた場合に、同期はずれアラーム信号を出力することができ、さらに、基準クロックの周波数に対して抽出クロックの周波数ずれが第２の規定値以内に回復した場合に、同期はずれアラーム信号を解除することができる。また、分周器の分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件および解除条件を可変にすることもできる。
【００４９】
【発明の効果】
以上、説明したとおり、本発明によれば、基準クロック信号と周波数差検知対象のクロック信号との周波数差と、基準クロック信号をＮ分周した第１の分周クロック信号の周波数と、を比較し、その比較結果に応じて同期はずれアラーム信号を出力する構成とした。これにより、基準クロック信号の周波数に対して上記クロック信号の周波数が規定値以上ずれた場合に、同期はずれアラーム信号を出力することができる、という効果を奏する。また、分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件を可変にすることもできる、という効果を奏する。
【００５０】
つぎの発明によれば、基準クロック信号と周波数差検知対象のクロック信号との周波数差である第１のビート波形信号と、基準クロック信号をＮ分周した第１の分周クロックの周波数と、の周波数差を求め、一方で、上記第１のビート波形信号と、上記第１の分周クロックに１／４周期の遅延を与えた第２の分周クロックの周波数と、の周波数差を求め、２つの周波数差を比較し、その比較結果に応じて同期はずれアラーム信号を出力する構成とした。これにより、基準クロック信号の周波数に対して上記クロック信号の周波数が規定値以上ずれた場合に、同期はずれアラーム信号を出力することができる、という効果を奏する。また、分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件を可変にすることもできる、という効果を奏する。
【００５１】
つぎの発明によれば、基準クロック信号と分周比Ｎに基づいて決定される第１の規定値以上の周波数差で同期はずれアラーム信号を出力し、基準クロック信号と分周比Ｎに基づいて決定される第２の規定値（≠第１の規定値）以下の周波数差でアラーム信号を解除する構成とした。すなわち、同期はずれアラーム信号の出力と解除の条件にヒステリシスの関係を持たせる構成とした。これにより、基準クロック信号の周波数に対して周波数差検知対象クロック信号の周波数が第１の規定値以上ずれた場合に、同期はずれアラーム信号を出力することができ、さらに、基準クロック信号の周波数に対して周波数差検知対象クロック信号の周波数ずれが第２の規定値以内に回復した場合に、同期はずれアラーム信号を解除することができる、という効果を奏する。また、分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件および解除条件を可変にすることもできる、という効果を奏する。
【００５２】
つぎの発明によれば、基準クロック信号と分周比Ｎに基づいて決定される第１の規定値以上の周波数差で同期はずれアラーム信号を出力し、基準クロック信号と分周比Ｎに基づいて決定される第２の規定値（≠第１の規定値）以下の周波数差でアラーム信号を解除する構成とした。すなわち、同期はずれアラーム信号の出力と解除の条件にヒステリシスの関係を持たせる構成とした。これにより、基準クロック信号の周波数に対して周波数差検知対象クロック信号の周波数が第１の規定値以上ずれた場合に、同期はずれアラーム信号を出力することができ、さらに、基準クロック信号の周波数に対して周波数差検知対象クロック信号の周波数ずれが第２の規定値以内に回復した場合に、同期はずれアラーム信号を解除することができる、という効果を奏する。また、分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件および解除条件を可変にすることもできる、という効果を奏する。
【００５３】
つぎの発明によれば、基準クロック信号と周波数差検知対象のクロック信号との周波数差と、基準クロック信号をＮ分周した第１の分周クロック信号の周波数と、を比較し、その比較結果に応じて同期はずれアラーム信号を出力することとした。これにより、基準クロック信号の周波数に対して上記クロック信号の周波数が規定値以上ずれた場合に、同期はずれアラーム信号を出力することができる、という効果を奏する。また、分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件を可変にすることもできる、という効果を奏する。
【００５４】
つぎの発明によれば、基準クロック信号と周波数差検知対象のクロック信号との周波数差である第１のビート波形信号と、基準クロック信号をＮ分周した第１の分周クロックの周波数と、の周波数差を求め、一方で、上記第１のビート波形信号と、上記第１の分周クロックに１／４周期の遅延を与えた第２の分周クロックの周波数と、の周波数差を求め、２つの周波数差を比較し、その比較結果に応じて同期はずれアラーム信号を出力することとした。これにより、基準クロック信号の周波数に対して上記クロック信号の周波数が規定値以上ずれた場合に、同期はずれアラーム信号を出力することができる、という効果を奏する。また、分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件を可変にすることもできる、という効果を奏する。
【００５５】
つぎの発明によれば、基準クロック信号と分周比Ｎに基づいて決定される第１の規定値以上の周波数差で同期はずれアラーム信号を出力し、基準クロック信号と分周比Ｎに基づいて決定される第２の規定値（≠第１の規定値）以下の周波数差でアラーム信号を解除することとした。すなわち、同期はずれアラーム信号の出力と解除の条件にヒステリシスの関係を持たせることとした。これにより、基準クロック信号の周波数に対して周波数差検知対象クロック信号の周波数が第１の規定値以上ずれた場合に、同期はずれアラーム信号を出力することができ、さらに、基準クロック信号の周波数に対して周波数差検知対象クロック信号の周波数ずれが第２の規定値以内に回復した場合に、同期はずれアラーム信号を解除することができる、という効果を奏する。また、分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件および解除条件を可変にすることもできる、という効果を奏する。
【００５６】
つぎの発明によれば、基準クロック信号と分周比Ｎに基づいて決定される第１の規定値以上の周波数差で同期はずれアラーム信号を出力し、基準クロック信号と分周比Ｎに基づいて決定される第２の規定値（≠第１の規定値）以下の周波数差でアラーム信号を解除することとした。すなわち、同期はずれアラーム信号の出力と解除の条件にヒステリシスの関係を持たせることとした。これにより、基準クロック信号の周波数に対して周波数差検知対象クロック信号の周波数が第１の規定値以上ずれた場合に、同期はずれアラーム信号を出力することができ、さらに、基準クロック信号の周波数に対して周波数差検知対象クロック信号の周波数ずれが第２の規定値以内に回復した場合に、同期はずれアラーム信号を解除することができる、という効果を奏する。また、分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件および解除条件を可変にすることもできる、という効果を奏する。
【図面の簡単な説明】
【図１】 本発明にかかる周波数差検知装置を備えたＰＬＬの構成を示す図である。
【図２】 実施の形態１の周波数差検知装置の構成を示す図である。
【図３】 ビート波形発生器１１の構成を示す図である。
【図４】 実施の形態２の周波数差検知装置の構成を示す図である。
【図５】 第２のビート波形信号と第３のビート波形信号の位相関係を示す図である。
【図６】 実施の形態３の周波数差検知装置の構成を示す図である。
【図７】 同期はずれアラーム信号の出力と解除に関するヒステリシスの関係を示す図である。
【図８】 実施の形態４の周波数差検知装置の構成を示す図である。
【図９】 従来のＰＬＬの構成を示す図である。
【図１０】 従来の位相比較器の構成を示す図である。
【図１１】 周波数同期時の位相比較器の出力特性を示す図である。
【図１２】 周波数非同期時の各位相比較器の出力ビート波形の位相関係を示す図である。
【符号の説明】
１ 周波数検知装置（ＦＷＤ）、１１，２２，２３ ビート波形発生器（ＢＥＡＴ）、１２ 分周器（１／Ｎ）、１３，１３ａ，１３ｂ，３２，３３ 周波数比較器（ＦＤ）、１４ ミキサ（ＭＩＸ）、１５ ローパスフィルタ（ＬＰＦ）、２１ 遅延器（９０°）、２４ 位相比較器（ＰＤ）、３１ 分周器（１／２）、３４ セットリセットタイプフリップフロップ(ＳＲ−ＦＦ)。
【発明の属する技術分野】
本発明は、ＰＬＬ（Phase Locked Loop）内において、基準クロックに対する規定値以上の周波数ずれを検知する周波数差検知装置および周波数差検知方法に関するものであり、特に、規定値以上の周波数ずれでアラームを発する周波数差検知装置および周波数差検知方法に関するものである。
【０００２】
【従来の技術】
以下、従来技術について説明する。図９は、たとえば、“１９９９年電子情報通信学会総合大会 春C-12-61 明石他「2.5Gbit/s光伝送用タイミング抽出・識別再生IC」”に示されている位相同期回路（ＰＬＬ：Phase Locked Loop）の構成を示す図である。図９において、１０１は第１の位相比較器（ＰＤ）であり、１０２は第２の位相比較器（ＰＤ）であり、１０３は周波数比較器（ＦＤ）であり、１０４はセレクタ（ＳＥＬ）であり、１０５はローパスフィルタ（ＬＰＦ）であり、１０６は同期はずれ検出器（ＬＯＬ）であり、１０７は第１の抽出クロック（ＶＣＯＣＬＫ（１））と第１の抽出クロックより位相の９０度遅れた第２の抽出クロック（ＶＣＯＣＬＫ（２））を出力する電圧制御発振器（ＶＣＯ）である。なお、第１の位相比較器１０１と第２の位相比較器１０２と周波数比較器１０３とセレクタ１０４で位相周波数比較部１１１を構成する。
【０００３】
ここで、位相周波数比較部１１１の内部動作およびＰＬＬ全体の動作について説明する。第１の位相比較器１０１では、入力信号（ＤＡＴＡ ｏｒ ＣＬＫ）と上記第１の抽出クロックとの位相差を検出し、同様に、第２の位相比較器１０２では、上記入力信号と上記第２の抽出クロックとの位相差を検出する。
【０００４】
具体的にいうと、各位相比較器（１０１，１０２）は、図１０に示すミキサ（ＭＩＸ）１１２とローパスフィルタ（ＬＰＦ）１１３で構成される。たとえば、入力信号をｓｉｎ（ωCLKｔ＋α）とし、第１の抽出クロックをｓｉｎ（ωVCOCLK(1)ｔ＋β）とすると、第１の位相比較器１０１内のミキサ１１２の出力信号は、
ｓｉｎ｛（ωCLK−ωVCOCLK(1)）ｔ＋（α−β）｝
×ｓｉｎ｛（ωCLK＋ωVCOCLK(1)）ｔ＋（α＋β）｝ …（１）
となる。すなわち、ミキサ１１２の出力信号は、２つの信号の周波数の和と差の成分で構成される。ただし、ωCLKは上記入力信号の角周波数を表し、ｔは時間を表し、αは上記入力信号の位相を表し、ωVCOCLK(1)は第１の抽出クロックの角周波数を表し、ベータは第１の抽出クロックの位相を表す。
【０００５】
そして、ローパスフィルタ１１３では、ミキサ１１２出力の和の成分を除去する。これにより、第１の位相比較器１０１の出力信号は、
ｓｉｎ｛（ωCLK−ωVCOCLK(1)）ｔ＋（α−β）｝ …（２）
となり、入力信号と第１の抽出クロックとの周波数の差の成分で表すことができる。
【０００６】
一方、第２の位相比較器１０２では、第２の抽出クロックがｓｉｎ（ωVCOCLK(1)ｔ＋β＋π／２）となるので、出力信号は、
ｓｉｎ｛（ωCLK−ωVCOCLK(1)）ｔ＋（α−β）−π／２｝
＝−ｃｏｓ｛（ωCLK−ωVCOCLK(1)）ｔ＋（α-β）｝ …（３）
となる。
【０００７】
このように、２つの位相比較器は、入力信号と各抽出クロックとの周波数差（ωCLK-ωVCOCLK(1)）の成分を持つビート波形を出力する。
【０００８】
たとえば、周波数同期時の各位相比較器（１０１，１０２）の出力特性は、ωCLK−ωVCOCLK(1)＝０を式（２）および（３）に代入することにより、図１１（ａ），（ｂ）のように表せる。位相差φ（φ＝α−β）が±π／２以下の時、第１の位相比較器１０１の出力は、特に０付近で位相差に対して線形動作となる。このとき、第２の位相比較器１０２の出力は、「Ｌｏｗ」に固定されている。また、位相差が±π／２以上になると、第２の位相比較器１０２の出力は、線形領域の後、「Ｈｉｇｈ」に固定される。
【０００９】
周波数非同期時の各位相比較器（１０１，１０２）の出力ビート波形の位相関係は、入力信号と抽出クロックの周波数の大小によって、図１２（ａ），（ｂ）のようにそれぞれ表せる。この２つのビート波形を受け取った周波数比較器１０３では、両ビート波形の位相関係を検知し、周波数の大小２値の値を出力する。なお、周波数比較器１０３は、たとえば、Ｄタイプフリップフロップで構成される。すなわち、立ち上がりエッジタイプのＤタイプフリップフロップを用い、第１の位相比較器１０１の出力ビート波形をデータ端子に入力し、第２の位相比較器１０２の出力ビート波形をクロック端子に入力した場合、周波数比較器１０３では、入力信号の周波数が大きい時は「Ｈｉｇｈ」を出力し、小さい時は「Ｌｏｗ」を出力し、周波数の大小を２値のデジタル信号として出力する。
【００１０】
また、第２の位相比較器１０２の出力は、同期はずれ検出器１０６を介してセレクト信号としてセレクタ１０４に入力される。同期はずれ検出器１０６では、線形領域を持つアナログビート波形を飽和させることによって、アナログ入力をデジタル出力に変換する。
【００１１】
セレクタ１０４では、前記セレクト信号が「Ｈｉｇｈ」の時に周波数比較器１０３の出力を選択し、前記セレクト信号が「Ｌｏｗ」の時に第１の位相比較器１０１の出力を選択する。第２の位相比較器１０２の出力が「Ｈｉｇｈ」の時、すなわち、位相差±π／２以上の時は、周波数比較器１０３の出力が選択され、さらに、２値信号がローパスフィルタ１０５を介して電圧制御発振器１０７に入力され、抽出クロックの周波数は高速に入力信号の周波数に近づく。そして、抽出クロックと入力信号の周波数が一致し、位相差が±π／２以下（第２の位相比較器１０２の出力は「Ｌｏｗ」）となった場合は、セレクタ１０４が０付近で線形動作する第１の位相比較器１０１の出力を選択し、精度良く位相同期が行われる。
【００１２】
また、同期はずれ検出器１０６では、第２の位相比較器１０２のアナログ出力信号をデジタル信号化することによって、同期はずれアラーム信号（ＬＯＬ）を出力する。すなわち、位相同期状態から入力信号と第１の抽出クロックとの位相差が±π／２以上になった場合に同期はずれアラーム信号を出力する。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記、従来のＰＬＬにおいては、以下に示すような問題点があった。
【００１４】
たとえば、光通信で用いられる規格であるＯＩＦ（Optical Internetworking Forum）やＩＴＵ（International Telecommunications Union）では、同期はずれアラーム信号は、基準クロック周波数に対して抽出クロックの周波数がある規定値以上ずれた場合に出力されなければならない、と規定されている。ところが、従来技術におけるＰＬＬでは、特定の位相差（前記従来例では±π／２）で同期はずれアラーム信号が出力されてしまい、任意の規定値に対応できない、という問題があった。
【００１５】
本発明は、上記に鑑みてなされたものであって、ＶＣＯ出力の抽出クロックと基準クロックとの間において、任意の規定値以上の周波数ずれを検知した場合に、同期はずれアラーム信号を出力することが可能な周波数差検知装置を得ることを目的とする。
【００１６】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、本発明にかかる周波数差検知装置にあっては、所望の周波数を有する基準クロック信号と周波数差検知対象として入力されるクロック信号との差分周波数を有する第１のビート波形信号を生成する第１のビート波形生成手段（後述する実施の形態のビート波形発生器１１に相当）と、前記基準クロック信号をＮ（任意の整数）分周して第１の分周クロック信号を生成する第１の分周手段（分周器１２に相当）と、前記第１のビート波形信号と前記第１の分周クロック信号との周波数差の極性に応じて定められた２値信号である同期はずれアラーム信号を生成する周波数比較手段（周波数比較器１３に相当）と、を備えることを特徴とする。
【００１７】
つぎの発明にかかる周波数差検知装置において、周波数比較手段は、前記第１のビート波形信号と前記第１の分周クロック信号との差分周波数を有する第２のビート波形信号を生成する第２のビート波形生成手段（ビート波形発生器２２に相当）と、前記第１の分周クロック信号に対して１／４周期の遅延を付加して第２の分周クロック信号を生成する遅延付加手段（遅延器２１に相当）と、前記第１のビート波形信号と前記第２の分周クロック信号との差分周波数を有する第３のビート波形信号を生成する第３のビート波形生成手段（ビート波形発生器２３に相当）と、前記第２のビート波形信号と前記第３のビート波形信号との位相差の極性に応じて定められた２値信号を出力する位相比較手段（位相比較器２４に相当）と、を備えることを特徴とする。
【００１８】
つぎの発明にかかる周波数差検知装置において、周波数比較手段は、前記第１の分周クロック信号を１／２分周して第２の分周クロック信号を生成する第２の分周手段（分周器３１に相当）と、前記第１のビート波形信号と前記第２の分周クロック信号との周波数差の極性に応じて定められた第１の２値信号を生成する第１の周波数比較手段（周波数比較器３２に相当）と、前記第１のビート波形信号と前記第１の分周クロック信号との周波数差の極性に応じて定められた第２の２値信号を生成する第２の周波数比較手段（周波数比較器３３に相当）と、一方の２値信号をセット端子に入力し、他方の２値信号をリセット端子に入力することによって、前記同期はずれアラーム信号を制御するセットリセットタイプフリップフロップ手段（ＳＲ−ＦＦ３４に相当）と、を備えることを特徴とする。
【００１９】
つぎの発明にかかる周波数差検知装置において、第１の周波数比較手段は、前記第１のビート波形信号と前記第２の分周クロック信号との差分周波数を有する第２のビート波形信号を生成する第２のビート波形生成手段（ビート波形発生器２２に相当）と、前記第２の分周クロック信号に対して１／４周期の遅延を付加して第３の分周クロック信号を生成する第１の遅延付加手段（遅延器２１に相当）と、前記第１のビート波形信号と前記第３の分周クロック信号との差分周波数を有する第３のビート波形信号を生成する第３のビート波形生成手段（ビート波形発生器２３に相当）と、前記第２のビート波形信号と前記第３のビート波形信号との位相差の極性に応じて定められた第１の２値信号を出力する第１の位相比較手段（位相比較器２４に相当）と、を備え、第２の周波数比較手段は、前記第１のビート波形信号と前記第１の分周クロック信号との差分周波数を有する第４のビート波形信号を生成する第４のビート波形生成手段（ビート波形発生器２２に相当）と、前記第１の分周クロック信号に対して１／４周期の遅延を付加して第４の分周クロック信号を生成する第２の遅延付加手段（遅延器２１に相当）と、前記第１のビート波形信号と前記第４の分周クロック信号との差分周波数を有する第５のビート波形信号を生成する第５のビート波形生成手段（ビート波形発生器２３に相当）と、前記第４のビート波形信号と前記第５のビート波形信号との位相差の極性に応じて定められた第２の２値信号を出力する第２の位相比較手段（位相比較器２４に相当）と、を備えることを特徴とする。
【００２０】
つぎの発明にかかる周波数差検知方法にあっては、所望の周波数を有する基準クロック信号と周波数差検知対象として入力されるクロック信号との差分周波数を有する第１のビート波形信号を生成する第１のビート波形生成ステップと、前記基準クロック信号をＮ（任意の整数）分周して第１の分周クロック信号を生成する第１の分周ステップと、前記第１のビート波形信号と前記第１の分周クロック信号との周波数差の極性に応じて定められた２値信号である同期はずれアラーム信号を生成する周波数比較ステップと、を含むことを特徴とする。
【００２１】
つぎの発明にかかる周波数差検知方法において、前記周波数比較ステップにあっては、前記第１のビート波形信号と前記第１の分周クロック信号との差分周波数を有する第２のビート波形信号を生成する第２のビート波形生成ステップと、前記第１の分周クロック信号に対して１／４周期の遅延を付加して第２の分周クロック信号を生成する遅延付加ステップと、前記第１のビート波形信号と前記第２の分周クロック信号との差分周波数を有する第３のビート波形信号を生成する第３のビート波形生成ステップと、前記第２のビート波形信号と前記第３のビート波形信号との位相差の極性に応じて定められた２値信号を出力する位相比較ステップと、を含むことを特徴とする。
【００２２】
つぎの発明にかかる周波数差検知方法において、前記周波数比較ステップにあっては、前記第１の分周クロック信号を１／２分周して第２の分周クロック信号を生成する第２の分周ステップと、前記第１のビート波形信号と前記第２の分周クロック信号との周波数差の極性に応じて定められた第１の２値信号を生成する第１の周波数比較ステップと、前記第１のビート波形信号と前記第１の分周クロック信号との周波数差の極性に応じて定められた第２の２値信号を生成する第２の周波数比較ステップと、一方の２値信号をセットリセットタイプフリップフロップのセット端子に入力し、他方の２値信号をリセット端子に入力することによって、前記同期はずれアラーム信号を制御する同期はずれアラーム信号制御ステップと、を含むことを特徴とする。
【００２３】
つぎの発明にかかる周波数差検知方法において、前記第１の周波数比較ステップにあっては、前記第１のビート波形信号と前記第２の分周クロック信号との差分周波数を有する第２のビート波形信号を生成する第２のビート波形生成ステップと、前記第２の分周クロック信号に対して１／４周期の遅延を付加して第３の分周クロック信号を生成する第１の遅延付加ステップと、前記第１のビート波形信号と前記第３の分周クロック信号との差分周波数を有する第３のビート波形信号を生成する第３のビート波形生成ステップと、前記第２のビート波形信号と前記第３のビート波形信号との位相差の極性に応じて定められた第１の２値信号を出力する第１の位相比較ステップと、を含み、前記第２の周波数比較ステップにあっては、前記第１のビート波形信号と前記第１の分周クロック信号との差分周波数を有する第４のビート波形信号を生成する第４のビート波形生成ステップと、前記第１の分周クロック信号に対して１／４周期の遅延を付加して第４の分周クロック信号を生成する第２の遅延付加ステップと、前記第１のビート波形信号と前記第４の分周クロック信号との差分周波数を有する第５のビート波形信号を生成する第５のビート波形生成ステップと、前記第４のビート波形信号と前記第５のビート波形信号との位相差の極性に応じて定められた第２の２値信号を出力する第２の位相比較ステップと、を含むことを特徴とする。
【００２４】
【発明の実施の形態】
以下に、本発明にかかる周波数差検知装置および周波数差検知方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００２５】
実施の形態１．
図１は、本発明にかかる周波数差検知装置を備えたＰＬＬ（Phase locked loop）の構成を示す図である。図１においては、１は周波数検知装置（ＦＷＤ）である。なお、先に説明した図９と共通する構成については、同一の符号を付してその説明を省略する。ただし、本実施の形態の同期はずれ検出器１０６は、セレクタ１０４に対するセレクト信号を出力する機能のみを備える。
【００２６】
本実施の形態の周波数差検知装置１は、所望の周波数の基準クロック（ＲＥＦＣＬＫ）と、電力制御発振器１０７出力の第１の抽出クロック（ＶＣＯＣＬＫ（１））と、を入力とし、たとえば、規定値以上の周波数ずれを検知した場合に同期はずれアラーム信号（ＬＯＬ）を出力する。なお、周波数差検知装置１においては、上記第１の抽出クロックの代わりに電圧制御発振器１０７出力の第２の抽出クロック（ＶＣＯＣＬＫ（２））を入力することとしてもよい。
【００２７】
図２は、実施の形態１の周波数差検知装置の構成を示す図である。図２において、１１は上記基準クロックと上記第１の抽出クロックとの差分周波数を求め、当該差分周波数のビート波形信号を出力するビート波形発生器（ＢＥＡＴ）であり、１２は基準クロックを１／Ｎに分周した分周クロックを出力する分周器（１／Ｎ）であり、Ｎは任意の整数であり、予め設定されているものとする。１３はビート波形発生器１１出力のビート波形信号と上記分周クロックとの周波数差の極性に応じて定められた２値信号（ＬＯＬ）を出力する周波数比較器（ＦＤ）である。
【００２８】
ここで、上記実施の形態１の周波数差検知装置の動作について説明する。ビート波形発生器１１は、図３に示すように、ミキサ（ＭＩＸ）１４とローパスフィルタ（ＬＰＦ）１５で構成される。たとえば、入力信号をｓｉｎ（ωREFCLKｔ＋α）とし、第１の抽出クロックをｓｉｎ（ωVCOCLK(1)ｔ＋β）とすると、ビート波形発生器１１内のミキサ１４の出力信号は、
ｓｉｎ｛（ωREFCLK−ωVCOCLK(1)）ｔ＋（α−β）｝
×ｓｉｎ｛（ωREFCLK＋ωVCOCLK(1)）ｔ＋（α＋β）｝ …（４）
となる。すなわち、ミキサ１４の出力信号は、２つの信号における周波数の和と差の成分で構成される。ただし、ωERFCLKは上記基準クロックの角周波数を表し、αは上記基準クロックの位相を表し、ωVCOCLK(1)は上記第１の抽出クロックの角周波数を表し、ベータは上記第１の抽出クロックの位相を表す。
【００２９】
そして、ローパスフィルタ１５では、ミキサ１４出力の和の成分を除去する。これにより、ビート波形発生器１１の出力信号（ビート波形信号）は、
ｓｉｎ｛（ωREFCLK−ωVCOCLK(1)）ｔ＋（α−β）｝ …（５）
となり、基準クロックと第１の抽出クロックとの周波数差の成分で表すことができる。なお、このビート波形信号の周波数（以下、ｆ（ＢＥＡＴ）と呼ぶ）は、基準クロックと第１の抽出クロックとの周波数差である。
【００３０】
周波数比較器１３では、上記分周クロックの周波数（以下、ｆ（１／Ｎ）と呼ぶ）とｆ（ＢＥＡＴ）とを比較し、たとえば、ｆ（ＢＥＡＴ）＜ｆ（１／Ｎ）の時に「Ｌｏｗ」を、ｆ（ＢＥＡＴ）＞ｆ（１／Ｎ）の時に「Ｈｉｇｈ」を、同期はずれアラーム信号（ＬＯＬ）として出力する。すなわち、上記周波数比較器１３出力の同期はずれアラーム信号は、第１の抽出クロックの周波数が基準クロックの周波数に対して１／Ｎ以上ずれた場合に出力される。
【００３１】
このように、実施の形態１においては、基準クロックとＰＬＬ内ＶＣＯ出力の抽出クロックとの周波数差と、基準クロックをＮ分周した後の分周クロックの周波数と、を比較し、その比較結果に応じて同期はずれアラーム信号を出力する構成とした。これにより、基準クロックの周波数に対して抽出クロックの周波数が規定値以上ずれた場合に、同期はずれアラーム信号を出力することができる。また、分周器の分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件を可変にすることもできる。
【００３２】
実施の形態２．
つぎに、実施の形態２の周波数差検知装置の動作について説明する。なお、ＰＬＬの構成については前述の実施の形態１と同様である。ここでは、実施の形態１と異なる動作についてのみ説明する。
【００３３】
図４は、実施の形態２の周波数差検知装置の構成を示す図である。なお、前述の図２と共通する部分については、同一の符号を付してその説明を省略する。図４において、１３ａは周波数比較器（ＦＤ）であり、２１は分周器１２出力の第１の分周クロック（以下、ＩＣＬＫと呼ぶ）に対して１／４周期（９０°）の遅延を与えた第２の分周クロック（以下、ＱＣＬＫと呼ぶ）を出力する遅延器（９０°）であり、２２はビート波形発生器１１出力の第１のビート波形信号と上記ＩＣＬＫの差分周波数を有する第２のビート波形信号を出力するビート波形発生器（ＢＥＡＴ）であり、２３は第１のビート波形信号と上記ＱＣＬＫの差分周波数を有する第３のビート波形信号を出力するビート波形発生器（ＢＥＡＴ）であり、２４は第２のビート波形信号と第３のビート波形信号との位相を比較する位相比較器（ＰＤ）である。
【００３４】
ここで、実施の形態２の周波数差検知装置の動作について説明する。なお、ビート波形発生器２２とビート波形発生器２３の構成および動作については、先に説明したビート波形発生器１１と同様であるためその説明を省略する。
【００３５】
まず、第１のビート波形信号の角周波数をωBEAT(1)とし、ＩＣＬＫおよびＱＣＬＫの角周波数をωICLKとすると、第２のビート波形信号は、（５）式と同様に、
ｓｉｎ｛（ωBEAT(1)−ωICLK）ｔ＋（α−β）｝ …（６）
と表すことができる。また、第３のビート波形信号は、
−ｃｏｓ｛（ωBEAT(1)−ωICLK）ｔ＋（α−β）｝ …（７）
と表すことができる。なお、図５は、第２のビート波形信号と第３のビート波形信号の位相関係を示す図である。
【００３６】
位相比較器２４では、図５に示される位相関係を比較し、たとえば、第２のビート波形信号の位相が第３のビート波形信号の位相より遅れている場合に「Ｈｉｇｈ」（ωBEAT(1)＞ωICLK、ｆ（ＢＥＡＴ）＞ｆ（１／Ｎ）の場合）を出力し、第２のビート波形信号の位相が第３のビート波形信号の位相より進んでいる場合に「Ｌｏｗ」（ωBEAT(1)＜ωICLK、ｆ（ＢＥＡＴ）＜ｆ（１／Ｎ）の場合）を出力する。すなわち、上記周波数比較器１３ａ出力の同期はずれアラーム信号は、第１の抽出クロックの周波数が基準クロックの周波数に対して１／Ｎ以上ずれた場合に出力される。
【００３７】
なお、位相比較器２４は、立ち上がりエッジタイプのＤタイプフリップフロップで構成し、たとえば、第２のビート波形信号をデータ端子に入力し、第３のビート波形信号をクロック端子に入力する。
【００３８】
このように、実施の形態２においては、基準クロックとＰＬＬ内ＶＣＯ出力の抽出クロックとの周波数差である第１のビート波形信号と、基準クロックをＮ分周した第１の分周クロックの周波数と、の周波数差を求め、一方で、前記第１のビート波形信号と、前記第１の分周クロックに１／４周期の遅延を与えた第２の分周クロックの周波数と、の周波数差を求め、２つの周波数差を比較し、その比較結果に応じて同期はずれアラーム信号を出力する構成とした。これにより、基準クロック周波数に対して抽出クロックの周波数が規定値以上ずれた場合に、同期はずれアラーム信号を出力することができる。また、分周器の分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件を可変にすることもできる。
【００３９】
実施の形態３．
つぎに、実施の形態３の周波数差検知装置の動作について説明する。なお、ＰＬＬの構成については前述の実施の形態１と同様である。ここでは、実施の形態１と異なる動作についてのみ説明する。
【００４０】
図６は、実施の形態３の周波数差検知装置の構成を示す図である。なお、先に説明した図２と共通する部分については、同一の符号を付してその説明を省略する。図６において、１３ｂは周波数比較器（ＦＤ）であり、３１は分周器１２出力の第１の分周クロックを１／２分周した第３の分周クロックを出力する分周器（１／２）であり、３２はビート波形発生器１１出力の第１のビート波形信号と上記第３の分周クロックとの周波数差に応じて定められた２値信号を出力する周波数比較器（ＦＤ）であり、３３は第１のビート波形信号と上記第１の分周クロックとの周波数差に応じて定められた２値信号を出力する周波数比較器（ＦＤ）であり、３４は周波数比較器３２の出力信号をセット端子に入力し、周波数比較器３３の出力信号をリセット端子に入力したセットリセットタイプフリップフロップ(以下、ＳＲ−ＦＦと呼ぶ)である。
【００４１】
ここで、実施の形態３の周波数差検知装置の動作について説明する。なお、周波数比較器３２および周波数比較器３３については、先に説明した周波数比較器１３と同様に動作する。
【００４２】
周波数比較器３２では、第１のビート波形信号の周波数（ｆ（ＢＥＡＴ））と、第３の分周クロックの周波数（以下、ｆ（１／２Ｎ）と呼ぶ）と、を比較し、ｆ（ＢＥＡＴ）＜ｆ（１／２Ｎ）の時に「Ｌｏｗ」を出力し、ｆ（ＢＥＡＴ）＞ｆ（１／２Ｎ）の時に「Ｈｉｇｈ」を出力する。そして、ＳＲ−ＦＦ３４では、ｆ（ＢＥＡＴ）＞ｆ（１／２Ｎ）の条件で出力をセットする。
【００４３】
一方、周波数比較器３３では、ｆ（ＢＥＡＴ）と第１の分周クロックの周波数（ｆ（１／Ｎ））とを比較し、ｆ（ＢＥＡＴ）＞ｆ（１／Ｎ）の時に「Ｌｏｗ」を出力し、ｆ（ＢＥＡＴ）＜ｆ（１／Ｎ）の時に「Ｈｉｇｈ」を出力する。そして、ＳＲ−ＦＦ３４では、ｆ（ＢＥＡＴ）＜ｆ（１／Ｎ）の条件で出力をリセットする。
【００４４】
したがって、ＳＲ−ＦＦ３４の出力を同期はずれアラーム信号とした場合、その出力条件は、ｆ（ＢＥＡＴ）＞ｆ（１／２Ｎ）、すなわち、第１の抽出クロックの周波数が基準クロックの周波数に対して１／２Ｎ以上ずれた時であり、また、同期はずれアラーム信号の解除条件は、ｆ（ＢＥＡＴ）＜ｆ（１／Ｎ）、すなわち、第１の抽出クロックと基準クロックの周波数差が１／Ｎ以下になった時である。すなわち、本実施の形態の周波数検知装置では、同期はずれアラーム信号の出力と解除の条件にヒステリシスの関係を持たせる。図７は、上記ヒステリシスの関係を示す図である。
【００４５】
このように、実施の形態３においては、設定された第１の規定値以上の周波数差で同期はずれアラーム信号を出力し、設定された第２の規定値以下の周波数差でアラーム信号を解除する構成とした。すなわち、同期はずれアラーム信号の出力と解除の条件にヒステリシスの関係を持たせる構成とした。これにより、基準クロックの周波数に対して抽出クロックの周波数が第１の規定値以上ずれた場合に、同期はずれアラーム信号を出力することができ、さらに、基準クロックの周波数に対して抽出クロックの周波数ずれが第２の規定値以内に回復した場合に、同期はずれアラーム信号を解除することができる。また、分周器の分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件および解除条件を可変にすることもできる。
【００４６】
実施の形態４．
つぎに、実施の形態４の周波数差検知装置の動作について説明する。なお、ＰＬＬの構成については前述の実施の形態１と同様である。また、実施の形態４の周波数差検知装置の構成については前述の実施の形態３と同様である。図８は、実施の形態４の周波数差検知装置の構成を示す図である。ここでは、実施の形態３と異なる動作についてのみ説明する。
【００４７】
周波数比較器３２および周波数比較器３３の内部構成は、実施の形態２の図４と同様に構成し、位相比較器２４の出力条件は、実施の形態２の場合と逆に設定する。すなわち、周波数比較器３３内では、第２のビート波形信号の位相が第３のビート波形信号の位相より遅れている場合に「Ｌｏｗ」（ωBEAT(1)＞ωICLK、ｆ（ＢＥＡＴ）＞ｆ（１／Ｎ）の場合）を出力し、第２のビート波形信号の位相が第３のビート波形信号の位相より進んでいる場合に「Ｈｉｇｈ」（ωBEAT(1)＜ωICLK、ｆ（ＢＥＡＴ）＜ｆ（１／Ｎ）の場合）を出力する。これにより、ＳＲ−ＦＦ３４の出力信号は、実施の形態３と同様に、ｆ（ＢＥＡＴ）＞ｆ（１／２Ｎ）の条件でセットされ、ｆ（ＢＥＡＴ）＜ｆ（１／Ｎ）の条件でリセットされる。
【００４８】
このように、実施の形態４においては、設定された第１の規定値以上の周波数差で同期はずれアラーム信号を出力し、設定された第２の規定値以下の周波数差でアラーム信号を解除する構成とした。すなわち、同期はずれアラーム信号の出力と解除の条件にヒステリシスの関係を持たせる構成とした。これにより、基準クロックの周波数に対して抽出クロックの周波数が第１の規定値以上ずれた場合に、同期はずれアラーム信号を出力することができ、さらに、基準クロックの周波数に対して抽出クロックの周波数ずれが第２の規定値以内に回復した場合に、同期はずれアラーム信号を解除することができる。また、分周器の分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件および解除条件を可変にすることもできる。
【００４９】
【発明の効果】
以上、説明したとおり、本発明によれば、基準クロック信号と周波数差検知対象のクロック信号との周波数差と、基準クロック信号をＮ分周した第１の分周クロック信号の周波数と、を比較し、その比較結果に応じて同期はずれアラーム信号を出力する構成とした。これにより、基準クロック信号の周波数に対して上記クロック信号の周波数が規定値以上ずれた場合に、同期はずれアラーム信号を出力することができる、という効果を奏する。また、分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件を可変にすることもできる、という効果を奏する。
【００５０】
つぎの発明によれば、基準クロック信号と周波数差検知対象のクロック信号との周波数差である第１のビート波形信号と、基準クロック信号をＮ分周した第１の分周クロックの周波数と、の周波数差を求め、一方で、上記第１のビート波形信号と、上記第１の分周クロックに１／４周期の遅延を与えた第２の分周クロックの周波数と、の周波数差を求め、２つの周波数差を比較し、その比較結果に応じて同期はずれアラーム信号を出力する構成とした。これにより、基準クロック信号の周波数に対して上記クロック信号の周波数が規定値以上ずれた場合に、同期はずれアラーム信号を出力することができる、という効果を奏する。また、分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件を可変にすることもできる、という効果を奏する。
【００５１】
つぎの発明によれば、基準クロック信号と分周比Ｎに基づいて決定される第１の規定値以上の周波数差で同期はずれアラーム信号を出力し、基準クロック信号と分周比Ｎに基づいて決定される第２の規定値（≠第１の規定値）以下の周波数差でアラーム信号を解除する構成とした。すなわち、同期はずれアラーム信号の出力と解除の条件にヒステリシスの関係を持たせる構成とした。これにより、基準クロック信号の周波数に対して周波数差検知対象クロック信号の周波数が第１の規定値以上ずれた場合に、同期はずれアラーム信号を出力することができ、さらに、基準クロック信号の周波数に対して周波数差検知対象クロック信号の周波数ずれが第２の規定値以内に回復した場合に、同期はずれアラーム信号を解除することができる、という効果を奏する。また、分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件および解除条件を可変にすることもできる、という効果を奏する。
【００５２】
つぎの発明によれば、基準クロック信号と分周比Ｎに基づいて決定される第１の規定値以上の周波数差で同期はずれアラーム信号を出力し、基準クロック信号と分周比Ｎに基づいて決定される第２の規定値（≠第１の規定値）以下の周波数差でアラーム信号を解除する構成とした。すなわち、同期はずれアラーム信号の出力と解除の条件にヒステリシスの関係を持たせる構成とした。これにより、基準クロック信号の周波数に対して周波数差検知対象クロック信号の周波数が第１の規定値以上ずれた場合に、同期はずれアラーム信号を出力することができ、さらに、基準クロック信号の周波数に対して周波数差検知対象クロック信号の周波数ずれが第２の規定値以内に回復した場合に、同期はずれアラーム信号を解除することができる、という効果を奏する。また、分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件および解除条件を可変にすることもできる、という効果を奏する。
【００５３】
つぎの発明によれば、基準クロック信号と周波数差検知対象のクロック信号との周波数差と、基準クロック信号をＮ分周した第１の分周クロック信号の周波数と、を比較し、その比較結果に応じて同期はずれアラーム信号を出力することとした。これにより、基準クロック信号の周波数に対して上記クロック信号の周波数が規定値以上ずれた場合に、同期はずれアラーム信号を出力することができる、という効果を奏する。また、分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件を可変にすることもできる、という効果を奏する。
【００５４】
つぎの発明によれば、基準クロック信号と周波数差検知対象のクロック信号との周波数差である第１のビート波形信号と、基準クロック信号をＮ分周した第１の分周クロックの周波数と、の周波数差を求め、一方で、上記第１のビート波形信号と、上記第１の分周クロックに１／４周期の遅延を与えた第２の分周クロックの周波数と、の周波数差を求め、２つの周波数差を比較し、その比較結果に応じて同期はずれアラーム信号を出力することとした。これにより、基準クロック信号の周波数に対して上記クロック信号の周波数が規定値以上ずれた場合に、同期はずれアラーム信号を出力することができる、という効果を奏する。また、分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件を可変にすることもできる、という効果を奏する。
【００５５】
つぎの発明によれば、基準クロック信号と分周比Ｎに基づいて決定される第１の規定値以上の周波数差で同期はずれアラーム信号を出力し、基準クロック信号と分周比Ｎに基づいて決定される第２の規定値（≠第１の規定値）以下の周波数差でアラーム信号を解除することとした。すなわち、同期はずれアラーム信号の出力と解除の条件にヒステリシスの関係を持たせることとした。これにより、基準クロック信号の周波数に対して周波数差検知対象クロック信号の周波数が第１の規定値以上ずれた場合に、同期はずれアラーム信号を出力することができ、さらに、基準クロック信号の周波数に対して周波数差検知対象クロック信号の周波数ずれが第２の規定値以内に回復した場合に、同期はずれアラーム信号を解除することができる、という効果を奏する。また、分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件および解除条件を可変にすることもできる、という効果を奏する。
【００５６】
つぎの発明によれば、基準クロック信号と分周比Ｎに基づいて決定される第１の規定値以上の周波数差で同期はずれアラーム信号を出力し、基準クロック信号と分周比Ｎに基づいて決定される第２の規定値（≠第１の規定値）以下の周波数差でアラーム信号を解除することとした。すなわち、同期はずれアラーム信号の出力と解除の条件にヒステリシスの関係を持たせることとした。これにより、基準クロック信号の周波数に対して周波数差検知対象クロック信号の周波数が第１の規定値以上ずれた場合に、同期はずれアラーム信号を出力することができ、さらに、基準クロック信号の周波数に対して周波数差検知対象クロック信号の周波数ずれが第２の規定値以内に回復した場合に、同期はずれアラーム信号を解除することができる、という効果を奏する。また、分周比Ｎを任意に設定することによって、同期はずれアラーム信号の出力条件および解除条件を可変にすることもできる、という効果を奏する。
【図面の簡単な説明】
【図１】 本発明にかかる周波数差検知装置を備えたＰＬＬの構成を示す図である。
【図２】 実施の形態１の周波数差検知装置の構成を示す図である。
【図３】 ビート波形発生器１１の構成を示す図である。
【図４】 実施の形態２の周波数差検知装置の構成を示す図である。
【図５】 第２のビート波形信号と第３のビート波形信号の位相関係を示す図である。
【図６】 実施の形態３の周波数差検知装置の構成を示す図である。
【図７】 同期はずれアラーム信号の出力と解除に関するヒステリシスの関係を示す図である。
【図８】 実施の形態４の周波数差検知装置の構成を示す図である。
【図９】 従来のＰＬＬの構成を示す図である。
【図１０】 従来の位相比較器の構成を示す図である。
【図１１】 周波数同期時の位相比較器の出力特性を示す図である。
【図１２】 周波数非同期時の各位相比較器の出力ビート波形の位相関係を示す図である。
【符号の説明】
１ 周波数検知装置（ＦＷＤ）、１１，２２，２３ ビート波形発生器（ＢＥＡＴ）、１２ 分周器（１／Ｎ）、１３，１３ａ，１３ｂ，３２，３３ 周波数比較器（ＦＤ）、１４ ミキサ（ＭＩＸ）、１５ ローパスフィルタ（ＬＰＦ）、２１ 遅延器（９０°）、２４ 位相比較器（ＰＤ）、３１ 分周器（１／２）、３４ セットリセットタイプフリップフロップ(ＳＲ−ＦＦ)。
Claims (8)
- 所望の周波数を有する基準クロック信号と周波数差検知対象として入力されるクロック信号との差分周波数を有する第１のビート波形信号を生成する第１のビート波形生成手段と、
前記基準クロック信号をＮ（任意の整数）分周して第１の分周クロック信号を生成する第１の分周手段と、
前記第１のビート波形信号と前記第１の分周クロック信号との周波数差の極性に応じて定められた２値信号である同期はずれアラーム信号を生成する周波数比較手段と、
を備えることを特徴とする周波数差検知装置。 - 前記周波数比較手段は、
前記第１のビート波形信号と前記第１の分周クロック信号との差分周波数を有する第２のビート波形信号を生成する第２のビート波形生成手段と、
前記第１の分周クロック信号に対して１／４周期の遅延を付加して第２の分周クロック信号を生成する遅延付加手段と、
前記第１のビート波形信号と前記第２の分周クロック信号との差分周波数を有する第３のビート波形信号を生成する第３のビート波形生成手段と、
前記第２のビート波形信号と前記第３のビート波形信号との位相差の極性に応じて定められた２値信号を出力する位相比較手段と、
を備えることを特徴とする請求項１に記載の周波数差検知装置。 - 前記周波数比較手段は、
前記第１の分周クロック信号を１／２分周して第２の分周クロック信号を生成する第２の分周手段と、
前記第１のビート波形信号と前記第２の分周クロック信号との周波数差の極性に応じて定められた第１の２値信号を生成する第１の周波数比較手段と、
前記第１のビート波形信号と前記第１の分周クロック信号との周波数差の極性に応じて定められた第２の２値信号を生成する第２の周波数比較手段と、
一方の２値信号をセット端子に入力し、他方の２値信号をリセット端子に入力することによって、前記同期はずれアラーム信号を制御するセットリセットタイプフリップフロップ手段と、
を備えることを特徴とする請求項１に記載の周波数差検知装置。 - 前記第１の周波数比較手段は、
前記第１のビート波形信号と前記第２の分周クロック信号との差分周波数を有する第２のビート波形信号を生成する第２のビート波形生成手段と、
前記第２の分周クロック信号に対して１／４周期の遅延を付加して第３の分周クロック信号を生成する第１の遅延付加手段と、
前記第１のビート波形信号と前記第３の分周クロック信号との差分周波数を有する第３のビート波形信号を生成する第３のビート波形生成手段と、
前記第２のビート波形信号と前記第３のビート波形信号との位相差の極性に応じて定められた第１の２値信号を出力する第１の位相比較手段と、
を備え、
前記第２の周波数比較手段は、
前記第１のビート波形信号と前記第１の分周クロック信号との差分周波数を有する第４のビート波形信号を生成する第４のビート波形生成手段と、
前記第１の分周クロック信号に対して１／４周期の遅延を付加して第４の分周クロック信号を生成する第２の遅延付加手段と、
前記第１のビート波形信号と前記第４の分周クロック信号との差分周波数を有する第５のビート波形信号を生成する第５のビート波形生成手段と、
前記第４のビート波形信号と前記第５のビート波形信号との位相差の極性に応じて定められた第２の２値信号を出力する第２の位相比較手段と、
を備えることを特徴とする請求項３に記載の周波数差検知装置。 - 所望の周波数を有する基準クロック信号と周波数差検知対象として入力されるクロック信号との差分周波数を有する第１のビート波形信号を生成する第１のビート波形生成ステップと、
前記基準クロック信号をＮ（任意の整数）分周して第１の分周クロック信号を生成する第１の分周ステップと、
前記第１のビート波形信号と前記第１の分周クロック信号との周波数差の極性に応じて定められた２値信号である同期はずれアラーム信号を生成する周波数比較ステップと、
を含むことを特徴とする周波数差検知方法。 - 前記周波数比較ステップにあっては、
前記第１のビート波形信号と前記第１の分周クロック信号との差分周波数を有する第２のビート波形信号を生成する第２のビート波形生成ステップと、
前記第１の分周クロック信号に対して１／４周期の遅延を付加して第２の分周クロック信号を生成する遅延付加ステップと、
前記第１のビート波形信号と前記第２の分周クロック信号との差分周波数を有する第３のビート波形信号を生成する第３のビート波形生成ステップと、
前記第２のビート波形信号と前記第３のビート波形信号との位相差の極性に応じて定められた２値信号を出力する位相比較ステップと、
を含むことを特徴とする請求項５に記載の周波数差検知方法。 - 前記周波数比較ステップにあっては、
前記第１の分周クロック信号を１／２分周して第２の分周クロック信号を生成する第２の分周ステップと、
前記第１のビート波形信号と前記第２の分周クロック信号との周波数差の極性に応じて定められた第１の２値信号を生成する第１の周波数比較ステップと、
前記第１のビート波形信号と前記第１の分周クロック信号との周波数差の極性に応じて定められた第２の２値信号を生成する第２の周波数比較ステップと、
一方の２値信号をセットリセットタイプフリップフロップのセット端子に入力し、他方の２値信号をリセット端子に入力することによって、前記同期はずれアラーム信号を制御する同期はずれアラーム信号制御ステップと、
を含むことを特徴とする請求項５に記載の周波数差検知方法。 - 前記第１の周波数比較ステップにあっては、
前記第１のビート波形信号と前記第２の分周クロック信号との差分周波数を有する第２のビート波形信号を生成する第２のビート波形生成ステップと、
前記第２の分周クロック信号に対して１／４周期の遅延を付加して第３の分周クロック信号を生成する第１の遅延付加ステップと、
前記第１のビート波形信号と前記第３の分周クロック信号との差分周波数を有する第３のビート波形信号を生成する第３のビート波形生成ステップと、
前記第２のビート波形信号と前記第３のビート波形信号との位相差の極性に応じて定められた第１の２値信号を出力する第１の位相比較ステップと、
を含み、
前記第２の周波数比較ステップにあっては、
前記第１のビート波形信号と前記第１の分周クロック信号との差分周波数を有する第４のビート波形信号を生成する第４のビート波形生成ステップと、
前記第１の分周クロック信号に対して１／４周期の遅延を付加して第４の分周クロック信号を生成する第２の遅延付加ステップと、
前記第１のビート波形信号と前記第４の分周クロック信号との差分周波数を有する第５のビート波形信号を生成する第５のビート波形生成ステップと、
前記第４のビート波形信号と前記第５のビート波形信号との位相差の極性に応じて定められた第２の２値信号を出力する第２の位相比較ステップと、
を含むことを特徴とする請求項７に記載の周波数差検知方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001342488A JP3866959B2 (ja) | 2001-11-07 | 2001-11-07 | 周波数差検知装置および周波数差検知方法 |
| US10/166,255 US6750682B2 (en) | 2001-11-07 | 2002-06-11 | Method of and apparatus for detecting difference between frequencies, and phase locked loop circuit |
| DE60202656T DE60202656T2 (de) | 2001-11-07 | 2002-06-13 | Verfahren und Vorrichtung zur Ermittlung von Frequenzdifferenzen, und Phasenregelkreis |
| EP02013064A EP1311068B1 (en) | 2001-11-07 | 2002-06-13 | Method of and apparatus for detecting difference between frequencies, and phase locked loop circuit |
| US10/828,181 US6842049B2 (en) | 2001-11-07 | 2004-04-21 | Method of and apparatus for detecting difference between the frequencies, and phase locked loop circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001342488A JP3866959B2 (ja) | 2001-11-07 | 2001-11-07 | 周波数差検知装置および周波数差検知方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003143006A JP2003143006A (ja) | 2003-05-16 |
| JP3866959B2 true JP3866959B2 (ja) | 2007-01-10 |
Family
ID=19156336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001342488A Expired - Fee Related JP3866959B2 (ja) | 2001-11-07 | 2001-11-07 | 周波数差検知装置および周波数差検知方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6750682B2 (ja) |
| EP (1) | EP1311068B1 (ja) |
| JP (1) | JP3866959B2 (ja) |
| DE (1) | DE60202656T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6947498B2 (en) * | 2001-04-13 | 2005-09-20 | Sarnoff Corporation | Method and apparatus for performing joint timing recovery of multiple received signals |
| EP1492226A1 (en) * | 2003-06-23 | 2004-12-29 | Alcatel | A method of monitoring the frequency stability of an oscillator used for network element clock generation and generating an alarm indication |
| JP2005159455A (ja) * | 2003-11-20 | 2005-06-16 | Kawasaki Microelectronics Kk | 位相周波数比較装置 |
| US20050179459A1 (en) * | 2004-02-17 | 2005-08-18 | Texas Instruments Incorporated | Method and system for testing an electronic device |
| GB2426139B (en) * | 2005-05-13 | 2007-10-31 | Sendo Int Ltd | Wireless communication device and mechanical actuator mechanism therefor |
| US8798223B2 (en) * | 2010-12-23 | 2014-08-05 | Ashish K. Choudhury | Clock and data recovery unit without an external reference clock |
| KR101240798B1 (ko) * | 2010-12-24 | 2013-03-11 | 삼성전기주식회사 | 리얼타임클럭 주파수 오프셋 검출장치 및 그 방법 |
| US8598925B1 (en) | 2012-07-16 | 2013-12-03 | Nanowave Technologies Inc. | Frequency determination circuit and method |
| US9490964B2 (en) * | 2014-11-26 | 2016-11-08 | Qualcomm Incorporated | Symbol transition clocking clock and data recovery to suppress excess clock caused by symbol glitch during stable symbol period |
| CN105049036B (zh) * | 2015-07-30 | 2018-08-14 | 中国电子科技集团公司第四十一研究所 | 一种宽带低噪声信号发生器 |
| CN107241093B (zh) * | 2017-05-23 | 2020-12-01 | 中国人民解放军国防科学技术大学 | 一种抗辐照双模式的锁相环电路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922420B2 (ja) | 1978-12-11 | 1984-05-26 | 富士通株式会社 | Ａｆｃ回路方式 |
| DE3131892C2 (de) * | 1980-08-12 | 1984-09-06 | Mitsubishi Denki K.K., Tokio/Tokyo | Frequenztrennvorrichtung |
| US4430611A (en) * | 1981-07-29 | 1984-02-07 | The United States Of America As Represented By The United States Department Of Energy | Frequency spectrum analyzer with phase-lock |
| JP2580833B2 (ja) | 1990-04-19 | 1997-02-12 | 日本電気株式会社 | 周波数変換回路 |
| JPH08125443A (ja) * | 1994-10-20 | 1996-05-17 | Anritsu Corp | 位相変調器 |
| JPH08191245A (ja) | 1995-01-09 | 1996-07-23 | Oki Electric Ind Co Ltd | Ｐｌｌ回路 |
| KR100193862B1 (ko) * | 1996-03-19 | 1999-06-15 | 윤종용 | 안정된 주파수를 얻기 위한 주파수변환기 |
| DE19647474C2 (de) | 1996-11-16 | 2003-03-13 | Rohde & Schwarz | Nach dem Prinzip der fraktionalen Frequenzsynthese arbeitender Frequenzsynthesizer |
| JPH10163863A (ja) | 1996-12-02 | 1998-06-19 | Fujitsu Ltd | 位相同期ループ回路の監視回路 |
| JP3931477B2 (ja) | 1998-12-03 | 2007-06-13 | 三菱電機株式会社 | クロック再生／識別装置 |
| JP3470669B2 (ja) * | 2000-01-11 | 2003-11-25 | 日本電気株式会社 | 光サンプリング波形測定方法及び光サンプリング波形測定装置 |
-
2001
- 2001-11-07 JP JP2001342488A patent/JP3866959B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-11 US US10/166,255 patent/US6750682B2/en not_active Expired - Fee Related
- 2002-06-13 DE DE60202656T patent/DE60202656T2/de not_active Expired - Fee Related
- 2002-06-13 EP EP02013064A patent/EP1311068B1/en not_active Expired - Lifetime
-
2004
- 2004-04-21 US US10/828,181 patent/US6842049B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1311068B1 (en) | 2005-01-19 |
| DE60202656T2 (de) | 2006-01-05 |
| US20040196070A1 (en) | 2004-10-07 |
| JP2003143006A (ja) | 2003-05-16 |
| EP1311068A1 (en) | 2003-05-14 |
| US6750682B2 (en) | 2004-06-15 |
| US20030085739A1 (en) | 2003-05-08 |
| US6842049B2 (en) | 2005-01-11 |
| DE60202656D1 (de) | 2005-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100923692B1 (ko) | 디지털 위상검출기 및 디지털 위상검출신호의 발생을 위한방법 | |
| JP2001519106A (ja) | ランダム二進信号からの高速クロック再生用位相検波器 | |
| JP3866959B2 (ja) | 周波数差検知装置および周波数差検知方法 | |
| TW200926605A (en) | Delay locked loop circuit and method for eliminating jitter and offset therein | |
| JP3570902B2 (ja) | 位相周波数検出器およびそれが組み込まれた位相ロックループ回路 | |
| JPS63120538A (ja) | タイミング再生回路 | |
| JP3072509B2 (ja) | Ｐａｍ方式通信装置のタイミング制御回路 | |
| CN112994687B (zh) | 一种参考时钟信号注入锁相环电路及消除失调方法 | |
| US6218907B1 (en) | Frequency comparator and PLL circuit using the same | |
| JP3356059B2 (ja) | クロック信号生成装置 | |
| JPH06303133A (ja) | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 | |
| JPH05268078A (ja) | 周波数監視機能を有するｐｌｌキャリブレーション回路 | |
| KR102474906B1 (ko) | 아날로그 서브 샘플링의 출력 특성을 모방한 다중 지연 동기 루프 회로 | |
| JP2776334B2 (ja) | 位相同期回路 | |
| JPH07170584A (ja) | クロック切替回路 | |
| JP4459969B2 (ja) | Ｐｌｌシンセサイザ | |
| JP2001094420A (ja) | 位相ロック・ループ回路 | |
| JPH05300183A (ja) | 搬送波再生回路 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JP3019434B2 (ja) | 周波数シンセサイザ | |
| JP2536959Y2 (ja) | 基準クロック信号生成装置 | |
| KR20190084554A (ko) | 디지털 위상 고정 루프 및 위상 고정 방법 | |
| JP3304031B2 (ja) | ゲンロック装置 | |
| EP0968568B1 (en) | Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop | |
| JP2014027589A (ja) | デジタルｐｌｌ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061006 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |