KR0178750B1 - 전-디지탈 심볼타이밍 복구장치 - Google Patents

전-디지탈 심볼타이밍 복구장치 Download PDF

Info

Publication number
KR0178750B1
KR0178750B1 KR1019960003484A KR19960003484A KR0178750B1 KR 0178750 B1 KR0178750 B1 KR 0178750B1 KR 1019960003484 A KR1019960003484 A KR 1019960003484A KR 19960003484 A KR19960003484 A KR 19960003484A KR 0178750 B1 KR0178750 B1 KR 0178750B1
Authority
KR
South Korea
Prior art keywords
symbol
frequency
symbol timing
oscillator
timing recovery
Prior art date
Application number
KR1019960003484A
Other languages
English (en)
Other versions
KR970064053A (ko
Inventor
최양석
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960003484A priority Critical patent/KR0178750B1/ko
Priority to US08/800,129 priority patent/US5872818A/en
Publication of KR970064053A publication Critical patent/KR970064053A/ko
Application granted granted Critical
Publication of KR0178750B1 publication Critical patent/KR0178750B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal

Abstract

본 발명은 QAM, QPSK 등의 디지탈통신을 위한 수신기의 심볼타이밍 복구에 관한 것으로, 하드웨어적으로 간단한 구성을 가지면서 수신신호의 심볼타이밍을 효과적으로 복구함과 아울러 심볼타이밍 드리프트를 해결할 수 있는 전-디지탈(full digital) 심볼타이밍 복구장치에 관한 것이다. 본 발명의 장치는 종래 디지탈 심볼타이밍 복구장치에서 타이밍위상을 조정하는 보간기의 기능을 정합필터에 포함시키고, 샘플링주파수를 송신측의 주파수 보다 항상 높게하여 심볼데이타를 잃는 경우가 생기지 않도록 한다. 그리고, 정합필터 계수를 사전 롬에 저장하고, 계수중 가장 지연이 많이 된 계수를 연이어 로드되는 계수에 대해서 심볼클럭을 180°지연하므로써 주기적으로 반복되는 심볼데이타를 보정할 수 있도록 한다.

Description

전-디지탈 심볼타이밍 복구장치
제1도는 종래 심볼타이밍 복구장치를 나타낸 블록도.
제2도는 종래 디지탈 심볼타이밍 복구장치를 나타낸 블록도.
제3도는 본 발명의 바람직한 실시예에 따른 전-디지탈(full digital) 심볼타이밍 복구장치를 나타내는 블록도.
제4도는 제3도 장치에서 정합필터의 계수들을 설명하기 위한 도면.
제5도는 제3도 장치에서 제어기의 동작을 설명하기 위한 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
31 : A/D변환기 32 : 고정발진기
33 : 정합필터 34 : 타이밍에러검출기
35 : 루프필터 36 : 감산기
37 : 수치제어발진기(NCO) 38 : 롬
39 : 제어기
본 발명은 심볼타이밍 복구장치에 관한 것으로, 특히 디지탈 통신시스템의 수신기에서 수신되는 신호의 심볼타이밍을 복구하기 위한 전-디지탈(full digital) 심볼타이밍 복구장치에 관한 것이다.
일반적으로. 전-디지탈(full digital) 고화질(High-definition) 텔레비젼 등과 같은 디지탈 통신기기에서, 송신기는 QAM(Quadrature Amplitude Modulation)이나 QPSK(Quadrature Phase Shift Keying)와 같은 적절한 변조기법을 사용하여 0과 1로 구성된 데이타비트열을 아날로그신호로 변조한 다음 전송하고, 수신기는 전송된 아날로그신호를 복조 및 샘플링하여 원래의 데이타비트열로 복원한다. 이때, 수신측에서 복조된 신호는 아날로그신호이므로, 이 아날로그신호를 원래의 디지탈데이타로 변환시키기 위한 A/D변환 또는 샘플링(sampling)이 필요하다. 그러므로,수신측에서 복조된 신호로부터 정확한 심볼값들을 복원하는데 이어서, 가장 중요한 요소는 샘플링위치를 정확히 정해주는 것이다.
일반적으로, 수신측에서는 전송된 신호에 대해 정확한 샘플링위치를 알 수 없다. 따라서, 외부에서 정확한 샘플링위치를 정해주는 것이 필요하며, 이러한 샘플링위치 결정을 '심볼타이밍 복구'라 한다. 심볼타이밍복구에 대한 종래 장치를 제1도에 도시하였다.
제1도는 종래 심볼타이밍 복구장치를 나타낸 블록도로서, 일반적인 장치이므로 간략히 설명한다.
제1도에서, 수신신호를 입력받는 A/D변환기(11)는 그 수신신호를 아날로그-디지탈변환하고, 디지탈 수신신호는 정합필터(12)를 통해 타이밍에러검출기(13)로 입력된다. 타이밍에러검출기(13)는 수신된 신호의 심볼타이밍에러를 검출하고, 이 에러신호를 루프필터(14)로 출력한다. 루프필터(14)는 입력받은 에러신호를 필터링하여 각종 잡음을 제거하고, 전압제어발진기(Volgate Control Oscillator; VCO)(15)의 구동전압으로 출력한다. 전압제어발진기(15)는 루프필터(14)의 출력에 비례하는 주파수의 클럭을 생성하여 A/D변환기(11)로 출력한다. A/D변환기(11)는 입력되는 클럭에 따라 수신된 신호를 아날로그-디지탈변환하여 샘플링의 위상을 바꾸므로써 타이밍에러를 제거해 심볼타이밍 복구를 수행한다.
위와 같은 종래 심볼타이밍 복구장치는 아날로그부품이 많은 관계로 온도나 환경 등에 의해 송신측에서 보낸 심볼의 개수와 수신측에서 복원한 심볼의 개수가 달라지는 심볼타이밍 드리프트(drift)가 발생될 수 있는 단점이 있다. 심볼타이밍 드리프트는, 일정한 심볼전송 시간간격(T1)으로 심볼을 전송하는 송신측 회로의 불안정으로 인해 조금씩 변화(T1±Δt)되는 시간간격으로 심볼을 전송하며, 수신측에서 이러한 심볼전송 시간간격의 변화를 무시한 채 항상 일정 시간간격(T1)으로 신호를 샘플링할 때, 또는 이와 반대로 신호를 샘플링하는 수신측 회로가 불안정할 때 발생된다.
이와 같은 단점을 해소하기 위해 디지탈로 구현된 종래 심볼타이밍 복구장치를 제2도에 도시하였다.
제2도는 종래 디지탈 심볼타이밍 복구장치를 나타낸 블록도로서, 제1도 장치와 그 구성이 거의 동일하며, 단지 고정주파수로 발진하는 고정발진기(fixed oscillato r)(22)와, 그 고정주파수에 따라 수신된 아날로그신호를 샘플링하는 A/D변환기(21)와, A/D변환기(21)와 정합필터(24) 사이에 연결되어 공급되는 보간계수에 따라 샘플링된 데이타들을 보간하여 타이밍위상 조정을 하는 보간기(23), 및 루프필터(26)의 출력에 따라 보간계수를 발생하는 기능을 갖는 제어기(27)를 추가로 포함하도록 구성된다.
제2도에서, A/D변환기(21)는 수신된 아날로그신호를 고정발진기(22)에서 발진된 고정주파수로 샘플링한다. 샘플링된 데이타는 보간기(23)를 통해 정합필터(24)로 입력된다. 정합필터(24)는 샘플링된 데이타를 필터링한 후 이를 타이밍에러검출기(25)로 출력한다. 타이밍에러검출기(25)는 입력데이타의 심볼타이밍에러를 검출하고, 이 에러신호를 루프필터(26)를 통해 필터링하여 각종 잡음을 제거한다. 루프필터(26)에 의해 각종 잡음이 제거된 에러신호는 제어기(27)로 입력되고, 제어기(27)는 이 에러신호에 따라 보간계수를 발생하다. 보간기(23)는 제어기(27)에서 공급되는 보간계수에 따라 샘플링된 데이타들을 보간하여 샘플의 각 위치로부터 보간계수만큼 이동된 위치의 샘플들에 대한 데이타를 정합필터(24)로 출력한다. 그래서, 타이밍위상을 조정하여 타이밍에러를 제거하므로써 심볼타이밍 복구를 수행한다.
위와 같은 종래 디지탈 심볼타이밍 복구장치는 구현하기 위한 회로의 구성이 상당히 복잡한 단점이 있다. 그러므로, 간단한 회로구조를 가지면서 심볼타이밍을 복구할 수 있는 장치의 개발이 요구된다.
본 발명의 목적은 종래 디지탈 심볼타이밍 복구방식을 개선하여, 하드웨어적으로 간단한 구성을 가지면서 수신신호의 심볼타이밍을 효과적으로 복구함과 아울러 전술한 심볼타이밍 드리프트를 해결할 수 있는 전-디지탈(full digital) 심볼타이밍 복구장치를 제공함에 있다.
이와 같은 본 발명의 목적은 다수의 심볼들로 부호화되어 아날로그신호로 전송되는 정보를 처리하는 디지탈 수신기의 심볼타이밍 복구장치에 있어서, 수신신호가 갖는 심볼주파수보다 높은 주파수로 고정하여 발진하는 고정발진기와, 상기 고정발진기에서 발진된 고정주파수에 따라 수신된 아나로그신호를 샘플링하는 A/D변환기와, 로드되는 필터계수에 따라 상기 샘플링된 데이타들을 정합필터링하여 타이밍 위상을 조정하는 정합필터와, 상기 정합필터에서 출력되는 데이타에서 심볼타이밍에러를 검출하고, 이 에러신호를 루프필터링하여 각종 잡음을 제거하는 수단과, 상기 루프필터링된 신호에서 일정(f)값만큼 감산하여 수치제어발진기의 출력이 주기적으로 변하도록 하는 감산기와, 상기 감산기의 결과에 따라 출력이 주기적으로 변하는 수치제어발진기와, 상기 정합필터의 계수들을 사전 저장하고, 상기 수치제어발진기의 출력을 어드레스로 입력받아 그 어드레스가 지시하는 위치에 저장된 필터계수를 상기 정합필터에 로드시키는 롬, 및 상기 고정발진기에서 발진된 고정주파수의 샘플링클럭에 동기하는 심볼클럭을 발생하고, 상기 수치제어발진기의 출력에 따라 주기적으로 데이타가 반복되는 위치에서의 심볼클럭을 일정타이밍 지연하여 출력하는 제어기를 포함하는 전-디지탈(full digital) 심볼타이밍 복구장치에 의하여 달성된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.
제3도는 본 발명에 따른 전-디지탈(full digital) 심볼타이밍 복구장치를 나타내는 블록도이다. 도시된 바와 같이, 본 발명의 장치는 제2도 종래 디지탈 심볼타이밍 복구장치의 구성에 근거하며, 고정주파수로 발진하는 고정발진기(32)와, 수신된 아날로그신호를 고정발진기(32)에서 발진된 고정주파수로 샘플링하는 A/D변환기(31)를 구비하고 있다. A/D변환기(31)에는 샘플링된 데이타를 로르된 필터계수에 따라 정합필터링하여 타이밍위상 조정을 하는 정합필터(33)와, 정합필터(33)를 통과한 데이타에서 타이밍에러를 검출하는 타이밍에러검출기(34)가 차례로 연결된다. 타이밍에러검출기(34)에는 루프필터(loop filter)(35)와, 루프필터(35)의 출력에서 f만큼을 감산하는 감산기(36)가 차례로 연결된다. 본 발명의 장치는 또한, 정합필터(33)의 필터계수들을 저장하는 롬(ROM)(38)과, 감산기(36)의 출력에 따라 롬(38)의 어드레스를 지정하는 수치제어발진기(Numerically Controlled Oscillator; NCO)(37)를 구비하고 있다. 수치제어발진기(37)에는 또한, 고정발진기(32)에서 발진된 고정주파수의 샘플링클럭(sampling clock)에 동기하여 심볼클럭을 발생하고, 수치제어발진기(37)의 출력에 따라 심볼클럭을 일정타이밍 지연하여 출력하는 제어기(29)가 연결되도록 구성된다.
이와 같이 구성된 본 발명의 전-디지탈(full digital) 심볼타이밍 복구장치에 대한 동작을 제4도 및 제5도를 참조하여 좀더 구체적으로 설명한다.
먼저, A/D변환기(31)는 수신된 아날로그신호를 고정발진기(32)에서 발진된 고정주파수로 샘플링한다. 고정발진기(32)의 발진 주파수를 전송되는 심볼들이 갖는 심볼주파수(fs)의 2배로 하면, A/D변환기(31)는 수신된 아날로그신호를 하나의 심볼당 2개의 샘플들로 샘플링한다. 샘플링된 데이타는 정합필터(33)로 입력된다. 여기서, 정합필터(33)는 제2도 장치의 보간기(23)가 갖는 기능을 포함한다. 한편, 하기 표 1에는 정합필터(33) 계수로 주로 사용되는 h(t)(raised cosine 이나 square root raised cosine)를 2n배 오버-샘플했을 때(h(k), 1-n/2-nm≤k≤n/2+nm), 각 세트(set)와 탭(Tap)위치에 따른 계수값을 나타낸다. 여기서, 탭(정합필터의 개수)은 2m+1개로 가정하며, i번째 세트(0≤i≤n-1)와 j번째 탭(-m≤j≤m)에서의 계수는 h(k)=h(n/2 -i+nj)이다.
롬(38)에는 정합필터(33)에 로드(load)할 필터계수들이 n세트 저장되며, 수치제어바진기(37)의 출력에 따라 하나의 세트가 선택되어 정합필터(33)로 로드된다. 즉, 수치제어발진기(37)의 출력은 롬(38)의 어드레스로 사용되며, n은 항상 짝수이다. 필터계수들의 각 세트는 제4도에 도시한 바와 같이, T/2n(sec)만큼 차가 있다. 즉, 해상도는 360°/2n이다. 만약, 수신발진주파수와 위상이 송신발진기와 항상 같다면 정합필터(33)는 항상 같은 세트만 로드될 것이다. 그러나, 일반적으로 발진기는 항상 일정한 주파수로 발진되지 못하고 어떤 범위내에서 발진하게 된다(최소발진주파수[fmin]발진기의 주파수최대발진주파수[fmax]). 만약, 수신기의 샘플링주파수가 송신기의 주파수보다 느리게 되면 주기적으로 데이타를 놓치게 된다. 반대로 수신기의 샘플링주파수가 송신기의 주파수보다 빠르게 되면 주기적으로 데이타는 반복된다. 데이타가 반복되는 경우는 반복된 위치만 알면 쉽게 보정할 수 있지만 데이타를 잃는 경우는 복구할 방법이 없다. 그래서, 수신기의 샘플링주파수는 송신기의 주파수보다 항상 높아야 한다. 예를 들어, 심볼율(R=1/T)이 30M/sec이고, 2배의 오버샘플링을 하며, 송신측 발진기의 허용오차(tolerance)는 10ppm이고, 수신측 발진기의 허용오차는 25ppm이라 가정하면, 이때 송신측 발진기의 최대발진주파수는 (60+60×0.000010)㎒이고, 수신측 발진기의 최소발진주파수는 (x-x×0.000025)㎒이다. 여기서, x는 수신측 발진기의 주파수이며, 수신측 발진기의 최소발진주파수가 송신측 발진기의 최대발진주파수보다 항상 커야 한다는 조건으로부터 하기와 같이 x를 계산할 수 있다.
x×0.999975 60×1.000010
∴ x 60×1.000010/0.999975㎒ = 60.0021001㎒
즉, 수신기의 발진주파수를 60.0021001㎒보다 큰 발진기로 선택하면 수신기의 발진주파수는 송신기의 발진주파수보다 항상 크게 되어 데이타를 잃는 경우는 생기지 않는다.
이와 같이 샘플링주파수를 높임으로써 샘플링된 디지탈데이타는 시간적으로 앞서게 되어 보상해야 한다. 즉, 타이밍에러검출기(34)는 정합필터(33)를 통과한 샘플링된 데이타의 심볼타이밍에러를 검출하고, 이 에러신호를 루프필터(35)를 통해 필터링하여 각종 잡음을 제거한다. 루프필터(35)에 의해 각종 잡음이 제거된 에러신호는 감산기(36)로 입력되고, 감산기(36)는 이 에러신호에서 f만큼 감산하여 수치제어발진기(37)의 출력을 주기적으로 변하게 한다. 즉, 수치제어발진기(37)의 출력을 어드레스로 입력받는 롬(38)은 처음에는 세트 n/2, 다음엔 세트 n/2보다 T/(2n)만큼 지연된 세트 n/2-1, 다음엔 세트 n/2-2 등의 순서로 필터계수를 정합필터(33)로 로드시키고, 정합필터(33)에서 롬(38)으로부터 로드된 필터계수에 따라 샘플링된 데이타를 정합필터링하게 되면 시간적으로 앞서게 된 것이 보상된다. f의 값은 수치제어발진기(37)의 이득과 샘플링주파수가 심볼주파수의 2배보다 얼마나 높냐에 따라 정해진다. 여기서, 문제가 되는 경우는 제4도에 화살표 표시한 바와 같이 세트 0이 되고 로드되고 다음에 세트 n-1이 로드될 때, 바로 이 순간에 데이타가 반복된다. 왜냐하면, 세트 0은 n개의 세트중 가장 지연이 많이된 계수(T/4만큼)이고, 그 다음 계수는 T/4+T(2n)만큼 지연된 계수가 와야 보상이 되는데 세트 n-1은 -T/4+T/(2n)만큼 지연된 계수이므로 시간적으로 (T/2)만큼 앞서게 되어 데이타가 반복된다. 이와 같이 주기적으로 심볼데이타가 반복되는 것을 해결하기 위해 수치제어발진기(37)의 값이 0을 지날 때 즉, 세트 0에서 세트 n-1이 로드될 때 마다 제5도와 같은 심볼클럭을 T/2(=180°)만큼 지연한다. 여기서 제어기(39)가 이와 같은 동작을 수행하며, 이는 논리회로로 쉽게 구현가능하다. 즉, 제어기(39)는 제5도 (a)의 수치제어발진기(27) 출력에 따라 고정발진기(32)에서 발진되는 제5도 (b)의 고정주파수의 샘플링클럭의 상승에지마다 제5도 (c)의 심볼클럭을 발생하여 발생된 심볼클럭에 따라 샘플링되는 데이타를 처리할 수 있도록 한다. 여기서, 제5도 (b)의 샘플링클럭은 심볼주파수의 2배의 주파수이며, 제5도 (c)이 심볼클럭은 심볼주파수를 갖는다. 그런데, 제어기(39)는 제5도 (a)의 수치제어발진기(37) 출력에 의해 정합필터(33) 계수가 세트 0에서 세트 n-1로 선택되는 시점에서 제5도 (b) 및 (c)도의 점선으로 표기한 바와 같이 심볼타이밍주기(T)를 ½ 지연하여 심볼클럭을 발생한다.
상술한 바와 같이, 본 발명은 전-디지탈(full digital) 심볼타이밍 복구장치에 관한 것으로 심볼주파수보다 높은 주파수로 샘플링하여 데이타를 잃는 경우 없이 주기적으로 반복되도록 하며, 이에 따라 주기적으로 반복 공급되는 필터계수로 정합필터링하여 시간적으로 앞서는 샘플링데이타들의 타이밍위상을 조정하므로써 종래 디지탈 심볼타이밍 복구방식을 개선하여, 하드웨어적으로 간단한 구성을 가지면서 수신신호의 심볼타이밍을 효과적으로 복구함과 아울러 전술한 심볼타이밍 드리프트를 해결할 수 있는 효과를 갖는다.

Claims (5)

  1. 다수의 심볼들로 부호화되어 아날로그신호로 전송되는 정보를 처리하는 디지탈 수신기의 심볼타이밍 복구장치에 있어서, 수신신호가 갖는 심볼주파수보다 높은 주파수로 고정하여 발진하는 고정발진기와, 상기 고정발진기에서 발진된 고정주파수에 따라 수신된 아나로그신호를 샘플링하는 A/D변환기와, 로드되는 필터계수에 따라 상기 샘플링된 데이타들을 정합필터링하여 타이밍 위상을 조정하는 정합필터와, 상기 정합필터에서 출력되는 데이타에서 심볼타이밍에러를 검출하고, 이 에러신호를 루프필터링하여 각종 잡음을 제거하는 수단과, 상기 루프필터링된 신호에서 일정(f)값만큼 감산하여 수치제어발진기의 출력이 주기적으로 변하도록 하는 감산기와, 상기 감산기의 결과에 따라 출력이 주기적으로 변하는 수치제어발진기와, 상기 정합필터의 계수들을 사전 저장하고, 상기 수치제어발진기의 출력을 어드레스로 입력받아 그 어드레스가 지시하는 위치에 저장된 필터계수를 상기 정합필터에 로드시키는 롬, 및 상기 고정발진기에서 발진된 고정주파수의 샘플링클럭에 동기하는 심볼클럭을 발생하고, 상기 수치제어발진기의 출력에 따라 주기적으로 데이타가 반복되는 위치에서의 심볼클럭을 일정타이밍 지연하여 출력하는 제어기를 포함하는 전-디지탈(full digital) 심볼타이밍 복구장치.
  2. 제1항에 있어서, 상기 고정발진기는 수신신호가 갖는 심볼주파수의 2배 보다 높은 주파수로 발진하는 것을 특징으로 하는 전-디지탈(full digital) 심볼타이밍 복구장치.
  3. 제1항 또는 제2항에 있어서, 상기 감산기의 일정(f)값은 상기 수치제어발진기의 이득과 상기 샘플링주파수가 심볼주파수의 2배보다 얼마나 높냐에 따라 정해지는 것을 특징으로 하는 전-디지탈(full digital) 심볼타이밍 복구장치.
  4. 제3항에 있어서, 상기 롬은 n세트의 필터계수들을 저장하며, 각 세트는 T/21n(여기서, T는 심볼타이밍주기)만큼의 차를 갖는 것을 특징으로 하는 전-디지탈(full digital) 심볼타이밍 복구장치.
  5. 제4항에 있어서, 상기 제어기는 상기 수치제어발진기의 출력에 의해 선택된 필터계수에 의해 시간적으로 T/2만큼 앞서는 샘플링된 데이타들이 반복되면 심볼클럭을 T/2만큼 지연하여 출력하는 것을 특징으로 하는 전-디지탈(full digital) 심볼타이밍 복구장치.
KR1019960003484A 1996-02-13 1996-02-13 전-디지탈 심볼타이밍 복구장치 KR0178750B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960003484A KR0178750B1 (ko) 1996-02-13 1996-02-13 전-디지탈 심볼타이밍 복구장치
US08/800,129 US5872818A (en) 1996-02-13 1997-02-13 Apparatus for recovering full digital symbol timing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960003484A KR0178750B1 (ko) 1996-02-13 1996-02-13 전-디지탈 심볼타이밍 복구장치

Publications (2)

Publication Number Publication Date
KR970064053A KR970064053A (ko) 1997-09-12
KR0178750B1 true KR0178750B1 (ko) 1999-05-15

Family

ID=19451191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003484A KR0178750B1 (ko) 1996-02-13 1996-02-13 전-디지탈 심볼타이밍 복구장치

Country Status (2)

Country Link
US (1) US5872818A (ko)
KR (1) KR0178750B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346783B1 (ko) * 1999-07-19 2002-08-01 한국전자통신연구원 보간 필터를 사용한 타이밍 복원장치 및 방법
KR100652563B1 (ko) * 1999-12-17 2006-12-01 엘지전자 주식회사 디지탈 심볼 복구용 보간기

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966188A (en) * 1996-12-26 1999-10-12 Samsung Electronics Co., Ltd. Decimation of baseband DTV signals prior to channel equalization in digital television signal receivers
JPH11177644A (ja) * 1997-12-15 1999-07-02 Nec Corp ビットタイミング再生回路
US6128357A (en) * 1997-12-24 2000-10-03 Mitsubishi Electric Information Technology Center America, Inc (Ita) Data receiver having variable rate symbol timing recovery with non-synchronized sampling
KR100459113B1 (ko) * 1997-12-31 2005-09-30 엘지전자 주식회사 큐피에스케이 복조기의 심볼 타이밍 복원장치
KR100324749B1 (ko) * 1998-10-09 2002-03-13 구자홍 최대 가능성 심볼 타이밍 복원기
KR100316026B1 (ko) * 1999-06-30 2001-12-20 박종섭 멀티 레벨 데이터 전송을 위한 심볼 타이밍 에러의 판별 및 복원 장치
US6731697B1 (en) 2000-10-06 2004-05-04 Cadence Desicgn Systems, Inc. Symbol timing recovery method for low resolution multiple amplitude signals
US6463110B1 (en) * 2001-03-21 2002-10-08 Motorola, Inc. Timing synchronization in a communication device
US7170931B2 (en) * 2001-12-17 2007-01-30 Mysticom Ltd. Combined feed forward and blind equalizer
US20030149907A1 (en) * 2001-12-26 2003-08-07 Singh Chandra Mauli Method and apparatus for uplink clock extraction in a communication system
KR100866867B1 (ko) * 2002-02-27 2008-11-04 주식회사 엘지이아이 타이밍 복원 장치
KR100519805B1 (ko) * 2002-11-26 2005-10-11 한국전자통신연구원 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
JP4583196B2 (ja) * 2005-02-04 2010-11-17 富士通セミコンダクター株式会社 通信装置
KR100752735B1 (ko) * 2006-04-10 2007-08-28 삼성전기주식회사 패킷기반 무선통신의 타이밍 위상 오차 검출 시스템 및 그검출 방법
EP2086157B1 (en) * 2008-01-30 2012-09-26 Nokia Siemens Networks Oy Method and device for processing data and communication system comprising such device
DE102011054614A1 (de) * 2011-10-19 2013-04-25 Intel Mobile Communications GmbH Empfängerschaltung und Verfahren zum Betreiben einer Empfängerschaltung
WO2016012035A1 (en) * 2014-07-22 2016-01-28 Huawei Technologies Co.,Ltd An apparatus for synchronizing a sampling signal on a communication signal
CN104270239A (zh) * 2014-10-23 2015-01-07 天津市德力电子仪器有限公司 一种适用于wcdma的定时误差恢复的方法
US10193585B2 (en) * 2017-02-17 2019-01-29 SiTune Corporation Tone removal for digital circuits
CA3117295A1 (en) * 2017-10-23 2019-05-02 Linda LIGHT Compositions and methods for the prevention and treatment of ergot alkaloid toxicity
CN113542166B (zh) * 2021-06-10 2022-07-22 西安电子科技大学 一种低抖动、快速收敛的定时恢复方法及装置
CN117040996B (zh) * 2023-10-09 2024-02-13 之江实验室 并行传输下iq延迟对齐与定时同步联合实现方法和系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5193103A (en) * 1988-03-02 1993-03-09 Gec - Marconi Limited Digital phase locked loop circuit
JP2679889B2 (ja) * 1990-07-19 1997-11-19 株式会社テック 無線通信装置及びその装置の受信制御方式
US5309482A (en) * 1992-03-30 1994-05-03 Novatel Communications Ltd. Receiver having an adjustable matched filter
GB9511551D0 (en) * 1995-06-07 1995-08-02 Discovision Ass Signal processing system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346783B1 (ko) * 1999-07-19 2002-08-01 한국전자통신연구원 보간 필터를 사용한 타이밍 복원장치 및 방법
KR100652563B1 (ko) * 1999-12-17 2006-12-01 엘지전자 주식회사 디지탈 심볼 복구용 보간기

Also Published As

Publication number Publication date
US5872818A (en) 1999-02-16
KR970064053A (ko) 1997-09-12

Similar Documents

Publication Publication Date Title
KR0178750B1 (ko) 전-디지탈 심볼타이밍 복구장치
US6295325B1 (en) Fixed clock based arbitrary symbol rate timing recovery loop
KR100812554B1 (ko) 디지탈 신호 처리기용의 타이밍 복원 회로망
US5018166A (en) Method and apparatus for baud timing recovery
US7751503B2 (en) Method for acquiring timing and carrier synchronization of offset-QPSK modulated signals
US5539355A (en) Frequency-shift-keying detector using digital circuits
US4575860A (en) Data clock recovery circuit
EP0805560A2 (en) Digital PLL circuit and initial setting method
JPS62163441A (ja) 復調器
US5524126A (en) Symbol timing recovery using fir data interpolators
JPH06104742A (ja) プログラム式高速ディジタル・フェーズ・ロック・ループ
CN111194077A (zh) 一种低采样率下的定时同步方法
EP2249534A1 (en) Phase synchronization device and phase synchronization method
US6154497A (en) Method and system for analog to digital conversion
EP0285413B1 (en) Sample rate converter
JP3267657B2 (ja) ディジタル通信における復調方式
US4780893A (en) Bit synchronizer
KR100247349B1 (ko) 심볼타이밍복구장치
KR100407975B1 (ko) 반송파 복구 장치
KR100519805B1 (ko) 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
JPH05335962A (ja) 復調装置の位相調整回路
US7050521B1 (en) Frequency assisted digital timing recovery
US20010019593A1 (en) xDSL sample rate compensation using phase balancing
KR100433639B1 (ko) 잔류측파대변조시타이밍회복을위한장치및방법
JPH118659A (ja) クロックタイミング再生方法および回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091029

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee