JP4583196B2 - 通信装置 - Google Patents

通信装置 Download PDF

Info

Publication number
JP4583196B2
JP4583196B2 JP2005029493A JP2005029493A JP4583196B2 JP 4583196 B2 JP4583196 B2 JP 4583196B2 JP 2005029493 A JP2005029493 A JP 2005029493A JP 2005029493 A JP2005029493 A JP 2005029493A JP 4583196 B2 JP4583196 B2 JP 4583196B2
Authority
JP
Japan
Prior art keywords
signal
processing unit
fir filter
interpolators
bandwidth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005029493A
Other languages
English (en)
Other versions
JP2006217401A (ja
Inventor
昇治 大石
隆則 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005029493A priority Critical patent/JP4583196B2/ja
Priority to EP06250617A priority patent/EP1689112A3/en
Priority to US11/346,176 priority patent/US7577219B2/en
Publication of JP2006217401A publication Critical patent/JP2006217401A/ja
Application granted granted Critical
Publication of JP4583196B2 publication Critical patent/JP4583196B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本発明は、通信装置に関し、特に直交変調された信号を復調する復調装置に用いて好適なものである。
CATV(ケーブルテレビ)や衛星通信・多重無線などにおける信号伝送に使用される変復調技術として、直交振幅変復調がある。図9は、直交振幅変調波(変調信号)を復調する従来の復調器の構成を示す図である。図9に示すように、復調器は、RF部11、MIX部12、A/D変換器13a、13b、ローテータ(AFC:Auto Frequency Control)14、インターポーレイタ91a、91b、ローテータ(CR:Carrier Recovery)16、ローパスフィルタ17a、17b、クロック位相誤差演算部18、及びデコーダ19から構成される。
ケーブル又はアンテナから入力した変調波は、RF部11で周波数変換が施され、その周波数が復調可能な周波数に変換される。次に、MIX部12でI軸/Q軸(以下、I軸を「Iチャネル」と称し、Q軸を「Qチャネル」と称す。)のベースバンド信号に直交復調され、A/D変換器13a、13bでディジタル化される。
すなわち、RF部11で周波数変換された変調波が、MIX部12で同相側であるIチャネルと直交側であるQチャネルの位相軸に対応した信号に直交復調されてアナログ形式のIチャネル信号及びQチャネル信号が出力される。アナログ形式のIチャネル信号がA/D変換器13aによりディジタル形式のIチャネル信号に変換され、同様にアナログ形式のQチャネル信号がA/D変換器13bによりディジタル形式のQチャネル信号に変換される。
なお、A/D変換器13a、13bについては、処理方法に応じて図9に示す位置とは異なる位置に設けられることもあり、例えば直交復調の前段側、すなわちMIX部12の前段側に設けられた場合には、MIX部12での直交復調もディジタル処理となる。
A/D変換器13a、13bから出力されたI/Qチャネルのディジタルデータに対して搬送波(キャリア)の同期を行う。この処理は、ローテータ14、16により周波数をずらすことで行われ、ローテータ(AFC)14で粗調整を行って大まかに周波数を調整し、ローテータ(CR)16で微調整を行って完全な同期をとる。なお、周波数の偏差が小さい場合には、ローテータ(AFC)14による処理は省略しても良い。
また、送信側のクロックに同期したクロックFclk2とは非同期のクロックFclk1を用いてA/D変換器13a、13bでのサンプリングを行っているので、復調したI/Qチャネルのベースバンド信号からディジタルデータを再生するためには、サンプリングタイミングに対する同期を行う必要があり、これは一般にクロック同期と呼ばれている。図9には、サンプリングタイミングのクロックFclk1をデータに合わせるのではなく、データの位相を調整することで同期をとるようにした構成を示しており、データの位相を合わせるためにインターポーレイタ91a、91bによりデータの得たい位相位置の信号を補間処理により生成している。生成されたデータは、送信側のクロックに同期したタイミングFclk2に同期したものとなる。
インターポーレイタ91a、91bにより位相調整がなされたI/Qチャネルのベースバンド信号は、ローテータ(CR)16により搬送波に対する最終的な同期をとり、ロールオフフィルタと呼ばれるローパスフィルタ(LPF)17a、17bにより波形成形が行われ、信号が生成される。一般的には、誤り訂正やフレーミングなどがディジタルデータに施されているので、これを必要に応じてデコーダ(DEC)19でデコードする。
図9に示したインターポーレイタ91a、91bによる補間動作について、図10を参照して説明する。図10において、DTIは入力データであり、図10においては説明をわかりやすくするために正弦波としている。また、破線で示すSTA1〜STA4は、クロックFclk1による入力データDTIのサンプリングタイミングであり、一点鎖線で示すSTB1〜STB4は、クロックFclk2に基づく本来のサンプリングタイミングである。
A/D変換器13a、13bでサンプルされた信号から本来のサンプリングタイミングの位置での信号を得るため、サンプリングタイミングSTA1〜STA4におけるA/D変換器13a、13bの各出力データ列SD1〜SD4から、所望のサンプリングタイミングSTB1〜STB4における本来のデータ列ID1〜ID4を演算し生成している。ここで、移動させる位相Δt1〜Δt4に係る情報は、図9に示したクロック位相誤差演算部18より位相誤差情報PSIとして出力される。
図11は、クロック位相誤差演算部18の構成を示すブロック図である。クロック位相誤差演算部18は、クロック位相誤差抽出部111、位相比較器(PD)112、ループフィルタ(LPF)113、及び発振器(NCO)114から構成される。
入力されるI/Qチャネルのデータからクロック位相誤差抽出部111にて位相誤差を抽出し、抽出した位相誤差と発振器114の出力のタイミングを位相比較器112で比較する。このクロック位相誤差抽出部111と位相比較器112での処理により位相差Δtが算出される。
そして、位相比較器112での比較結果をループフィルタ113にて積分(平滑化)し、その積分結果に基づいて発振器114を制御する。つまり、位相比較器112、ループフィルタ113、及び発振器114によりPLL(Phase Looked Loop)が構成されている。ここで発振器114の出力は、クロックFclk2のタイミングを出力するが、実際には位相誤差情報としてクロックFclk1との位相差をインターポーレイタ91a、91bに通知することになる。
また、下記特許文献1には、マッチングフィルタの出力信号からタイミングエラー検出器によってシンボルタイミングエラーを検出し、検出したタイミングエラー情報に基づいてマッチングフィルタのタップ係数を変更することが記載されている。
米国特許第5872818号明細書
本発明の目的は、受信する信号に応じて、インターポーレイタの帯域特性を適切に制御できる通信装置を提供することである。
本発明の通信装置は、変調信号を直交復調しディジタル形式のベースバンド信号を出力する前段処理部と、前段処理部より出力されるベースバンド信号を基にサンプリングタイミングに対する位相誤差を調整するための補間処理を行ってサンプリングタイミングに同期したベースバンド信号を生成し出力する内挿処理部と、内挿処理部より出力されたベースバンド信号を波形成形し出力する後段処理部とを備える。内挿処理部はFIRフィルタを有し、FIRフィルタに供給するタップ係数を入力される変調信号に応じて制御する。また、FIRフィルタに対する入出力レベル差もしくは後段処理部から出力される信号のコンスタレーションに基づいて、変調信号に対して隣接するチャンネルの信号レベルを検出し、検出した信号レベルに応じてFIRフィルタに供給するタップ係数を変更する。
上記構成によれば、受信する変調信号に応じたタップ係数をFIRフィルタに供給することで、FIRフィルタのフィルタ帯域特性を制御することが可能となる。
本発明によれば、内挿処理部が有するFIRフィルタに供給するタップ係数を受信する信号に応じて変更することで、受信信号の帯域幅より広く、かつ搬送波ずれによる影響を受けにくい帯域幅にFIRフィルタのフィルタ帯域を受信チャンネル毎に設定することができ、FIRフィルタのフィルタ帯域特性を受信信号に合わせて適切に制御することできる。
以下、本発明の実施形態を図面に基づいて説明する。
図9に示した復調器におけるインターポーレイタは、図12(A)に示すFIR(finite impulse response)フィルタ121と、図12(B)に示すFIRフィルタ121に係る係数(タップ係数)Ci(iは添え字であり、i=−4〜+4の整数)を出力する係数演算部(係数メモリ)127とで構成される。
図12(A)に示すように、FIRフィルタ121は、縦属接続された複数のレジスタ122からなり入力信号データIDTが入力されるレジスタ群123と、各レジスタ122の出力(又は入力信号データIDT)とタップ係数Ciの乗算を行う乗算器124と、各乗算器124での演算結果を加算して出力信号データODTとして出力する加算器125から構成される。なお、図12(A)においては、タップ数を9としたFIRフィルタ121を一例として示している。
FIRフィルタ121は、入力信号データIDTを複数の時間保持してそれぞれのデータをインパルスとして扱い、それぞれのインパルスに掛け合わせるタップ係数Ciを制御することで位相を変化させる。つまり、タップ係数Ciを適宜制御することで、入力信号データIDTについて位相をずらしたような信号を出力信号データODTとして出力することができる。これら係数Ciは、インパルスレスポンス波形から算出することが可能である。
すなわち、FIRフィルタ121は、帯域制限を行うフィルタ(例えばローパスフィルタ:LPF)としてのインパルスレスポンスを有し、インパルスレスポンスのクロックFclk1のタイミング位置からクロックFclk2のタイミング位置への値が係数Ciとして係数演算部127により出力される。これはインターポーレイタに入力される位相誤差情報PSIの変化に応じて、FIRフィルタ121の係数Ciが刻々と変化していくことを示している。
係数演算部127は、入力される位相誤差情報PSIに応じたタップ係数Ciを出力する。係数演算部127には、位相誤差Δtの大きさに応じたタップ係数Ciのテーブルを予め記憶しておき、位相誤差情報PSIにより示される位相誤差を基に、それに対応するタップ係数Ciを読み出して出力する。なお、係数演算部127は、入力される位相誤差情報PSIに基づいて、その都度タップ係数Ciを演算により算出するように構成されていても良い。
インターポーレイタ(FIRフィルタ121)の周波数領域での動作、言い換えればフィルタとしての動作について説明する。図13は、インターポーレイタのフィルタ帯域を説明するための図である。図13においては、インターポーレイタは、帯域制限を行うフィルタとして動作するものとし、ここではローパスフィルタ(LPF)として動作するものとしている。
図13において、F1はインターポーレイタに入力されるIチャネル又はQチャネルのベースバンド信号の帯域であり、BN1はインターポーレイタの帯域(フィルタとしての通過帯域)である。また、Fclk1及びFclk2は、A/D変換器でのサンプリングクロックの周波数及び送信側のクロック周波数(実際にデータを得たいサンプリングタイミング)を示している。
インターポーレイタのフィルタ特性は、入力されるIチャネル又はQチャネルのベースバンド信号に影響の無い伝達特性とすることが望ましく、図13に示すように、インターポーレイタの帯域BN1は、ベースバンド信号の帯域F1に対して広帯域な特性とするのが一般的である。この動作により補間動作を行うことが可能となる。
インターポーレイタは、ローパスフィルタとして動作しているが、上述したようにタップ係数Ciが刻々と変化するため変調器としての動作(変調の動作)も合わせて行っている。図14は、インターポーレイタ(FIRフィルタ121)による変調動作を説明するための概念図である。この図14において、図9に示したブロック等と同一の機能を有するブロック等には同一の符号を付し、重複する説明は省略する。
図14の乗算器141a、141bに示すように、インターポーレイタは、フィルタとしてのローパスフィルタの動作だけでなく、入力されるI/Qチャネルのベースバンド信号に対して(Fclk1−Fclk2)の周波数での乗算動作を行っている。これは、図15に示すように、周波数軸において(Fclk1−Fclk2)の周波数で入力信号を変調することと同じである。
ここで、図15に示すように、インターポーレイタに入力される信号が、受信するチャンネルのI/Qチャネルのベースバンド信号(帯域F1)だけであれば良いが、隣接チャンネルの信号(帯域F2)が残っている場合が多い。隣接チャンネルの信号とは、CATVや衛星通信・多重無線などでは多チャンネルの信号を伝送することが多く、受信高周波信号に複数の波形が並んでいる場合の所望チャンネルの波形の隣に位置する信号であり、所望チャンネルの波形に対しては干渉源となる。
この隣接チャンネルの信号も、インターポーレイタにより変調される。その結果、図15に示したように、隣接チャンネルの信号帯域F2に対して、その上下周波数の帯域F2A、F2Bにインターポーレイタにより変調された信号が現れる。ただし、実際には、ローパスフィルタとしての動作による帯域制限も同時に受けるので、通過帯域BN1外にある隣接チャンネルの信号本体部分から高周波側の成分(帯域F2及びF2Bの成分)は遮断されるが、通過帯域BN1内の隣接チャンネルに係る変調信号成分(帯域F2Aの成分)は遮断されずにそのまま後段に伝えられ、ノイズ源となりうる。隣接チャンネルに係る成分のうち、後段に伝えられる成分を斜線部NSで図示している。
この斜線部NSの信号成分による干渉が、所望の受信チャンネルのI/Qチャネルベースバンド信号に対して影響を及ぼすことが考えられる。一般的には、斜線部NSの信号成分は、図9に示した後段のロールオフフィルタ(LPF)17a、17bにより除去されるので最終的には所望の受信チャンネルの信号に対して影響を及ぼさないとも思われる。しかしながら、ロールオフフィルタ(LPF)17a、17bの入力端までのダイナミックレンジに干渉成分が影響を及ぼし、品質の低下をもたらす。
特に、隣接チャンネルに係る信号のレベルが非常に大きい場合には、斜線部NSによるノイズで信号レベルが処理可能な範囲を越えてしまい、後段での処理を行うことが不可能となったりするなど重大な問題となる。
上述したような問題点を解決するには、インターポーレイタの帯域幅BN1を後段のロールオフフィルタ17a、17bの帯域幅と同じ程度に狭くする方法が考えられるが、単にインターポーレイタの帯域幅BN1を狭くすると、以下のような問題が発生する。インターポーレイタにて処理を行う時点では、ローテータ(AFC)14による粗調整のみで搬送波の同期が完全でないために入力信号には周波数ずれ成分が存在する。インターポーレイタの帯域幅BN1を狭くし、この周波数ずれ成分がインターポーレイタで遮断されてしまうと特性劣化がもたらされる。
したがって、インターポーレイタの帯域幅は、隣接チャンネルの信号による影響と、搬送波ずれによる自波の減衰とを考慮して、最適となるように決定されることが望ましい。そこで、以下に説明する本発明の実施形態による通信装置を適用した復調器は、入力される変調信号に応じて、インターポーレイタの帯域幅を適切に制御できるようにしたものである。
(第1の実施形態)
まず、本発明の第1の実施形態について説明する。
図1は、本発明の第1の実施形態による通信装置を適用した復調器10の構成例を示すブロック図である。
復調器10は、RF部(周波数変換部)11、MIX部(ミキサー部)12、A/D(アナログ/ディジタル)変換器13a、13b、ローテータ(AFC:Auto Frequency Control)14、インターポーレイタ15a、15b、ローテータ(CR:Carrier Recovery)16、ローパスフィルタ(LPF)17a、17b、クロック位相誤差演算部18、及びデコーダ19を有する。
RF部11は、入力される変調波に周波数変換を施して、その周波数を復調可能な周波数に変換する。例えば、RF部11は、周波数が1〜2GHzで入力される変調波を500MHz程度の周波数に変換する。MIX部12は、RF部11で周波数変換が施された変調波を、Iチャネル及びQチャネルの位相軸に対応したベースバンド信号に直交復調(分離)する。
A/D変換器13a、13bは、クロックFclk1に基づいて、MIX部12から出力されるアナログ形式のI/Qチャネルのベースバンド信号をサンプリングしてディジタル変換する。なお、A/D変換器13a、13bを設ける位置は、これに限定されるものではなく、処理方法に応じて異なる位置に設けられることもあり、例えばMIX部12の前段側に設けられた場合には、MIX部12での直交復調もディジタル処理となる。また、クロックFclk1とクロックFclk2とは非同期であり、クロックFclk2は送信側クロックに同期したものである。
ローテータ(AFC)14及びローテータ(CR)16は、I/Qチャネルのディジタルデータに対して搬送波(キャリア)の同期を行う。ローテータ(AFC)14は、粗い周波数調整を行い大まかに周波数を調整し、ローテータ(CR)16は、微かな周波数調整を行い完全な同期をとる。なお、周波数の偏差が小さい場合には、ローテータ(AFC)14による処理は省略しても良い。
インターポーレイタ15a、15bは、クロック位相誤差演算部18から位相誤差情報PSIが入力されるとともに、図示しない受信制御部から受信レート情報SRIが入力される。インターポーレイタ15a、15bは、位相誤差情報PSI及び受信レート情報SRI等に基づいて制御され、復調したI/Qチャネルのベースバンド信号からディジタルデータを再生するために、一般にクロック同期と呼ばれるサンプリングタイミングに対する同期を行う。具体的には、インターポーレイタ15a、15bは、図10を用いて説明したように、クロックFclk1を用いてサンプリングしたI/Qチャネルのデータを基に、データの位相を調整し、送信側クロックに同期したクロックFclk2を用いたサンプリングタイミングでのデータを演算により生成する。
ローパスフィルタ(LPF)17a、17bは、いわゆるロールオフフィルタと呼ばれるものであり、ローテータ(CR)16で搬送波に対する同期をとったI/Qチャネルのベースバンド信号に係る波形成形を行う。デコーダ19は、ディジタルデータに施されている誤り訂正やフレーミングなどの処理を必要に応じて行うとともにデコードしてI/Qチャネルのデータとして出力する。
クロック位相誤差演算部18は、クロックFclk1とクロックFclk2の位相差、言い換えれば実際のサンプリングタイミングと所望のサンプリングタイミングの差を演算により求める。そして、その演算結果を基に、クロックFclk1との位相差を位相誤差情報PSIとしてインターポーレイタ15a、15bに出力する。なお、クロック位相誤差演算部18の構成は、上述した図11に示した構成と同様であるので詳細な説明は省略する。
図2は、本実施形態におけるインターポーレイタ15a、15bの構成例を示す図である。インターポーレイタ15a、15bは、図2(A)に示すFIR(finite impulse response)フィルタ21と、図2(B)に示す係数演算部26とを有する。
図2(A)に示すFIRフィルタ21は、縦属接続された複数のレジスタ22からなるレジスタ群23と、各レジスタ22の出力(又は入力信号データIDT)と係数(タップ係数)Ci(iは添え字であり、i=−4〜+4の整数)の乗算を行う乗算器24と、各乗算器24の演算結果を加算し出力信号データODTとして出力する加算器25とを有する。FIRフィルタ21は、上記図12(A)に示したFIRフィルタ121と同様であるので詳細な説明は省略する。なお、図2(A)においては、タップ数を9としたFIRフィルタ21を一例として示しているが、これに限定されるものではなくタップ数は任意である。
図2(B)に示す係数演算部26は、係数メモリ27−1、27−2とセレクタ28とを有する。
係数メモリ27−1、27−2は、制御情報CIにより示される状態毎に設けられ、すなわちある1つの状態に対応させて1つの係数メモリが設けられる。各係数メモリ27−1、27−2は、位相誤差の大きさに応じてタップ係数Ciが定義されているタップ係数テーブルを予め記憶しておき、入力される位相誤差情報PSIに基づいて、それにより示される位相誤算に対応するタップ係数Ciをセレクタ28に出力する。
セレクタ28は、各係数メモリ27−1、27−2からタップ係数Ciが供給され、制御情報CIに基づいて、何れか1つの係数メモリからのタップ係数Ciを選択してFIRフィルタ21に出力する。
つまり、図2(B)に示した本実施形態における係数演算部26は、入力される位相誤差情報PSI及び制御情報CIを基に何れか1組のタップ係数Ciを選択し、選択された位相誤差情報及び制御情報に応じたタップ係数CiをFIRフィルタ21に供給する。ここで、第1の実施形態においては、上記制御情報CIは、図示しない受信制御部から入力される受信レート情報SRIである。
なお、図2(B)においては、2つの係数メモリ27−1、27−2を有する係数演算部26を一例として示しているが、これに限定されるものではなく、制御情報等に応じて係数メモリを設ければ良くその数は任意である。また、複数の係数メモリを設けずに、係数メモリ内の記憶領域を複数に分割するように構成しても良い。また、入力される位相誤差情報や制御情報等に基づいて、その都度タップ係数Ciを演算により算出するように構成されていても良い。
次に、動作について説明する。
ケーブル又はアンテナから入力された変調波は、その周波数がRF部11で復調可能な周波数に変換された後、MIX部12でI/Qチャネルのベースバンド信号に直交復調される。続いて、A/D変換器13a、13bでディジタル化され、ディジタル形式のI/Qチャネルベースバンド信号に変換される。
A/D変換器13a、13bでディジタル化されたI/Qチャネルのベースバンド信号は、ローテータ(AFC)14で搬送波の同期をとるための大まかな周波数調整が行われる。次に、インターポーレイタ15a、15bにて、位相調整がなされてクロック同期がとられ、その後、ローテータ(CR)16で周波数の微調整が行われ搬送波に対する完全な同期がとられる。ここで、インターポーレイタ15a、15bでの位相調整は、位相誤差情報PSI及び受信レート情報SRIに応じたタップ係数Ciが供給されたFIRフィルタ21により行われる。また、位相誤差情報PSIは、上述したようにクロック位相誤差演算部18にて随時演算が行われ、その演算結果に基づき出力されている。
ローテータ(CR)16で搬送波に対する最終的な同期がとられたI/Qチャネルのベースバンド信号は、ロールオフフィルタ17a、17bにより波形成形され、デコーダ19でデコードされ出力される。
第1の実施形態では、受信するチャンネルのシンボルレート情報(シンボル周波数設定信号)を受信レート情報SRIとしてインターポーレイタ15a、15bに供給する。このシンボルレート情報により示されるシンボルレート(シンボル周波数)に応じて、係数演算部26が供給するFIRフィルタ21のタップ係数Ciを変化させることによりインターポーレイタ15a、15bの帯域幅(遮断周波数)を制御する。
なお、シンボルレートによって送信信号帯域幅が変化するので、シンボルレートに応じてインターポーレイタ15a、15bの帯域幅を変更することと、送信信号帯域幅に応じてインターポーレイタ15a、15bの帯域幅を変更することとは同じである。つまり、第1の実施形態においては、送信信号帯域幅に応じてインターポーレイタ15a、15bの帯域幅を制御して変更する。
また、通常の受信では、受信するチャンネルに応じたシンボルレート(送信信号帯域幅)は予めわかっており、この情報は図示しない受信制御部等が有している。したがって、インターポーレイタ15a、15bに供給するシンボルレート情報は受信制御部等が有している情報を基に生成して出力すれば良い。
ここで、上述したようにインターポーレイタ15a、15bの帯域幅は、受信する信号に影響の無い伝達特性とすることが望ましく、受信する信号の帯域幅より広い帯域とするのが一般的である。そこで、図3(A)に一例を示すようにシンボルレート(信号帯域幅)より一定周波数分(例えば、5MHz分)だけインターポーレイタ15a、15bの帯域幅を広くする。
図3(A)は、本実施形態におけるインターポーレイタ15a、15bの帯域幅の制御例を示す図である。図3(A)において、WF1、WF2、WF3は、それぞれシンボルレートがSR1、SR2、SR3の信号の帯域を示し、BF1、BF2、BF3は、受信する信号の帯域WF1、WF2、WF3に対応するインターポーレイタ15a、15bの帯域幅を示している。
図3(A)に示すように、シンボルレートが大きさ、すなわち受信する信号の帯域に応じてインターポーレイタの帯域幅を制御することで、例えば、インターポーレイタの帯域幅を、受信する信号に応じて、その受信信号の帯域よりわずかに広く、かつ搬送波ずれの影響を受けにくい帯域幅に設定することができる。なお、図3(A)に示したように、インターポーレイタ15a、15bの帯域幅BF1、BF2、BF3を設定するためのタップ係数Ciは、インターポーレイタ15a、15bの係数演算部26が有する係数メモリにそれぞれ記憶しておき、受信レート情報SRIにより示されるシンボルレートSR1、SR2、SR3に応じて適宜選択するようにすればよい。
上述した説明では、インターポーレイタ15a、15bの帯域幅をシンボルレート(信号帯域幅)より一定周波数分だけ広くするようにしているが、図3(B)に一例を示すようにシンボルレート(信号帯域幅)に対して一定比率(例えば、1.3倍)で広くするようにしても良い。この場合にも、受信レート情報として受信するチャンネルのシンボルレート情報(シンボル周波数設定信号)をインターポーレイタ15a、15bに供給し、それに応じて、係数演算部26が供給するFIRフィルタ21のタップ係数Ciを変化させ、インターポーレイタ15a、15bの帯域幅(遮断周波数)を制御すれば良い。
図3(B)は、本実施形態におけるインターポーレイタ15a、15bの帯域幅の他の制御例を示す図である。図3(B)において、WF1、WF2、WF3は、それぞれシンボルレートがSR1、SR2、SR3の信号の帯域を示し、BF11、BF12、BF13は、受信する信号の帯域WF1、WF2、WF3に対応するインターポーレイタ15a、15bの帯域幅を示している。
このように、インターポーレイタ15a、15bの帯域幅を、シンボルレート(信号帯域幅)に対してそのk倍(kは任意)の広い帯域幅とすると、例えばシンボルレートのダイナミックレンジが広い場合など、一定周波数分だけ帯域幅を広くするよりも精度高く実現でき良い特性を得ることができる。
以上説明したように第1の実施形態によれば、インターポーレイタ15a、15bのFIRフィルタ21に供給するタップ係数を、受信するチャンネルのシンボルレート情報(受信する信号の帯域幅)に応じて変更することで、インターポーレイタ15a、15b(FIRフィルタ21)の帯域幅を受信信号の帯域幅に応じた適切な帯域幅に設定することができる。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。
図4は、第2の実施形態における復調器40の構成例を示すブロック図である。この図4において、図1に示したブロック等と同一の機能を有するブロック等には同一の符号を付し、重複する説明は省略する。図4において、インターポーレイタ41a、41bは、図1に示したインターポーレイタ15a、15bに対応するものであり、図2に示したものと同様に構成される。
図4に示した第2の実施形態における復調器40は、図1に示した第1の実施形態における復調器10とはインターポーレイタに入力される情報が相違する。第2の実施形態における復調器40のインターポーレイタ41a、41bには、受信レート情報SRIにかえて、図示しない受信制御部から多値数情報QAMI(QAM設定信号)が入力される。
この多値数情報QAMIが、第2の実施形態ではインターポーレイタ41a、41bにおける制御情報CIとなる。つまり、第2の実施形態では、直交振幅変調に係る多値数に応じてインターポーレイタ41a、41bの帯域幅(遮断周波数)を変更する。
ここで、直交振幅変調に係る多値数は、搬送波ずれと遮断される信号によるエラー発生の影響を受けるパラメータの1つである。直交振幅変調においては、多値数により歪みや雑音耐力が異なり、搬送波ずれによる自波の遮断される歪みについても多値数に応じて耐力が異なる。多値数が大きいほど隣接チャンネルによるノイズ等の影響に対する耐力は低くなり、例えば、多値数4の4PSKでは十分に耐えられたとしても、多値数256の256QAMではまったく耐えられない場合もある。
そこで、第2の実施形態においては、位相誤差情報PSI及び多値数情報QAMIに応じて、FIRフィルタに供給するタップ係数Ciを変化させることによりインターポーレイタ41a、41bの帯域幅(遮断周波数)を制御する。FIRフィルタに供給するタップ係数Ciは、係数メモリを多値数毎に設けて記憶しておき、多値数情報QAMIを基にセレクタを適宜切り替えることで、多値数情報QAMIにより示される多値数に応じたタップ係数Ciを供給する。なお、上述したように多値数が大きいほど耐力が低くなるので、多値数が大きいほどインターポーレイタ41a、41bの帯域幅(遮断周波数)が狭くなるように制御する。すなわち、インターポーレイタ41a、41bの帯域幅と多値数とが反比例の関係となるように、インターポーレイタ41a、41bの帯域幅を多値数に応じて変更する。
第2の実施形態によれば、インターポーレイタ41a、41bのFIRフィルタに供給するタップ係数Ciを、受信する信号の変調方式の多値数に応じて変更することで、インターポーレイタ41a、41bの帯域幅を受信信号の多値数に合わせて適切に制御することができる。
(第3の実施形態)
次に、本発明の第3の実施形態について説明する。
図5は、第3の実施形態における復調器50の構成例を示すブロック図である。この図5において、図1に示したブロック等と同一の機能を有するブロック等には同一の符号を付し、重複する説明は省略する。
図5において、インターポーレイタ51a、51bは、図1に示したインターポーレイタ15a、15bに対応するものであり、図2に示したものと同様に構成される。また、52aは比較器(減算器)であり、インターポーレイタ51aに入力されるベースバンド信号とインターポーレイタ51aから出力されるベースバンド信号とが入力され、その差分を出力する。比較器(減算器)52bも同様にインターポーレイタ51bに対して入出力されるベースバンド信号が入力され、それらの差分を出力する。コントロール部53は、比較器52a、52bの出力が入力され、それらに基づく制御情報CIをインターポーレイタ51a、51bに出力する。
ここで、隣接チャンネルの信号が受信チャンネルの信号に及ぼす影響が少なければ、インターポーレイタの帯域幅(遮断周波数)を広くして、搬送波ずれによる自波の減衰の影響を低減することができる。そこで、図5に示した第3の実施形態における復調器50は、隣接チャンネルの影響に応じてインターポーレイタ51a、51bの帯域幅(遮断周波数)を変更するようにしたものである。
しかしながら、隣接チャンネルの信号強度を直接測定することは非常に困難であるので、第3の実施形態における復調器50では、インターポーレイタ51a、51bの前後での信号レベルの差により隣接チャンネルの影響を検出する。すなわち、比較器52a、52bによりインターポーレイタ51a、51bの前後(入力及び出力)での信号レベルの差を求めることにより隣接チャンネルの信号によるノイズ成分を検知する。そして、この検知結果に基づいて、コントロール部53から制御情報CIを出力し、インターポーレイタ51a、51bの帯域幅(遮断周波数)を制御する。このようにして、インターポーレイタ51a、51bの前後での信号レベルの差を利用して、インターポーレイタ51a、51bの帯域幅(遮断周波数)を制御する。
具体的には、インターポーレイタ51a、51bにより隣接チャンネルの成分が遮断されている場合には、前後での信号レベルの差が小さくなるので、インターポーレイタ51a、51bの帯域幅(遮断周波数)を広くすることが可能である。逆に、インターポーレイタ51a、51bの前後での信号レベルの差が大きい場合には、隣接チャンネルの成分が遮断されていないと考えられるので、インターポーレイタ51a、51bの帯域幅(遮断周波数)を狭くするように変更する。
図6は、図5に示したコントロール部53の構成を示すブロック図である。
図6において、61は、インターポーレイタ51a、51bの前後での信号レベルの差を算出する振幅比較部であり、比較器52a、52bにより構成される。62はループフィルタ(LPF)であり、振幅比較部61の出力(信号レベルの比較結果)を蓄積する(積分する)。63は判定部であり、ループフィルタ62の出力と予め設定された閾値との比較を行い、比較結果に応じた制御情報CIを出力する。なお、予め設定される閾値の数は任意であり、複数の閾値を設定した場合には、インターポーレイタ51a、51bの帯域幅(遮断周波数)を細かく制御することが可能となる。
(第4の実施形態)
次に、本発明の第4の実施形態について説明する。
図7は、第4の実施形態における復調器70の構成例を示すブロック図である。この図7において、図1に示したブロック等と同一の機能を有するブロック等には同一の符号を付し、重複する説明は省略する。
図7において、インターポーレイタ71a、71bは、図1に示したインターポーレイタ15a、15bに対応するものであり、図2に示したものと同様に構成される。また、72は、ローパスフィルタ17a、17bより出力される信号に基づいて制御情報CIを出力するコントロール部である。
図8は、図7に示したコントロール部72の構成を示すブロック図である。
図8において、81は誤差算出部であり、ローパスフィルタ17a、17bより出力される信号の信号点と変調方式に応じて予め決定されている基本の信号点位置との距離、つまり誤差をする。82は誤差算出部81の出力を蓄積する(積分する)ループフィルタ(LPF)であり、83はループフィルタ82の出力に応じて制御情報CIを出力する判定部である。
すなわち、第4の実施形態におけるコントロール部72は、ローパスフィルタ17a、17bからの出力信号のコンスタレーションを観測し、その結果に応じた制御情報CIを出力してインターポーレイタ71a、71bの帯域幅(遮断周波数)を制御する。具体的には、隣接チャンネルの信号が受信チャンネルの信号に影響を及ぼしている場合には、コンスタレーションが膨らむ、誤差算出部81で算出される復調信号の誤差が大きくなるので、インターポーレイタ71a、71bの帯域幅(遮断周波数)を狭くするように変更する。
なお、上述した説明では、第1〜第4の実施形態はそれぞれ分けて説明しているが、上述した第1〜第4の実施形態を任意に組み合わせても良く、各実施形態で得られる効果と同様の効果を得ることができる。
また、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
(付記1)変調信号を直交復調しディジタル形式のベースバンド信号を出力する前段処理部と、
上記前段処理部より出力されるベースバンド信号を基に、サンプリングタイミングに対する位相誤差を調整するための補間処理を行い、上記サンプリングタイミングに同期したベースバンド信号を生成し出力する内挿処理部と、
上記内挿処理部より出力されたベースバンド信号を波形成形し出力する後段処理部とを備え、
上記内挿処理部はFIRフィルタを有し、入力される上記変調信号に応じて上記FIRフィルタに供給するタップ係数を制御することを特徴とする通信装置。
(付記2)上記内挿処理部は、上記変調信号に応じたタップ係数を上記FIRフィルタに出力する係数演算部をさらに有することを特徴とする付記1記載の通信装置。
(付記3)上記係数演算部は、上記タップ係数を記憶する複数の係数記憶部と、
上記複数の係数記憶部の中から上記変調信号に応じて何れか1つの上記係数記憶部を選択する選択部とを有することを特徴とする付記2記載の通信装置。
(付記4)上記変調信号の信号帯域幅に応じて、上記FIRフィルタに供給するタップ係数を変更することを特徴とする付記1記載の通信装置。
(付記5)上記変調信号のシンボルレート情報により上記変調信号の信号帯域幅を通知することを特徴とする付記4記載の通信装置。
(付記6)上記シンボルレート情報は、上記変調信号のシンボル周波数設定信号であることを特徴とする付記5記載の通信装置。
(付記7)上記変調信号の信号帯域幅に応じて、当該信号帯域幅より一定周波数分だけ広いフィルタ帯域幅を設定するタップ係数を上記FIRフィルタに供給することを特徴とする付記4記載の通信装置。
(付記8)上記変調信号の信号帯域幅に応じて、当該信号帯域幅に対して一定比率の広いフィルタ帯域幅を設定するタップ係数を上記FIRフィルタに供給することを特徴とする付記4記載の通信装置。
(付記9)上記変調信号の信号帯域幅に応じて、当該信号帯域幅のk倍(kは1以上の任意の数)のフィルタ帯域幅を設定するタップ係数を上記FIRフィルタに供給することを特徴とする付記4記載の通信装置。
(付記10)上記変調信号の多値数に応じて、上記FIRフィルタに供給するタップ係数を変更することを特徴とする付記1記載の通信装置。
(付記11)上記変調信号の多値数と上記FIRフィルタのフィルタ帯域幅とが、反比例の関係となるように上記FIRフィルタに供給するタップ係数を制御することを特徴とする付記10記載の通信装置。
(付記12)上記変調信号の多値数が大きい場合には、上記FIRフィルタのフィルタ帯域幅を狭くし、上記変調信号の多値数が小さい場合には、上記FIRフィルタのフィルタ帯域幅を広くするように、上記FIRフィルタに供給するタップ係数を変更することを特徴とする付記10記載の通信装置。
(付記13)上記変調信号の多値数を、上記変調信号の多値数設定信号を用いて通知することを特徴とする付記10記載の通信装置。
(付記14)上記変調信号に対して隣接するチャンネルの信号レベルに応じて、上記FIRフィルタに供給するタップ係数を変更することを特徴とする付記1記載の通信装置。
(付記15)上記隣接するチャンネルの信号レベルを、上記FIRフィルタに対する入出力レベル差に基づいて検出することを特徴とする付記14記載の通信装置。
(付記16)上記FIRフィルタに対する入出力レベルの差を算出する比較器と、
上記比較器の出力を積分するループフィルタと、
上記ループフィルタの出力に基づいて、上記FIRフィルタに供給するタップ係数を制御するための制御情報を出力する制御回路とを備えることを特徴とする付記15記載の通信装置。
(付記17)上記隣接するチャンネルの信号レベルを、上記後段処理部から出力される信号のコンスタレーションに基づいて検出することを特徴とする付記14記載の通信装置。
(付記18)上記後段処理部から出力される信号の信号点と予め決定されている基準の信号点との誤差を算出する演算器と、
上記演算器の出力を積分するループフィルタと、
上記ループフィルタの出力に基づいて、上記FIRフィルタに供給するタップ係数を制御するための制御情報を出力する制御回路とを備えることを特徴とする付記17記載の通信装置。
第1の実施形態における復調器の構成例を示すブロック図である。 インターポーレイタの構成例を示す図である。 インターポーレイタ帯域幅の変更例を示す図である。 第2の実施形態における復調器の構成例を示すブロック図である。 第3の実施形態における復調器の構成例を示すブロック図である。 第3の実施形態におけるコントロール部の構成を示すブロック図である。 第4の実施形態における復調器の構成例を示すブロック図である。 第4の実施形態におけるコントロール部の構成を示すブロック図である。 従来の復調器の構成を示すブロック図である。 インターポーレイタによる補間動作を説明するための図である。 クロック位相誤差演算部の構成を示すブロック図である。 従来の復調器におけるインターポーレイタの構成を示す図である。 インターポーレイタのフィルタ帯域を説明するための図である。 従来の復調器におけるインターポーレイタの概念図である。 隣接波形の影響を説明するための図である。
符号の説明
11 RF部
12 MIX部
13a、13b A/D変換器
14 ローテータ
15a、15b インターポーレイタ
16 ローテータ
17a、17b ローパスフィルタ
18 クロック誤差演算部
19 デコーダ

Claims (2)

  1. 変調信号を直交復調しディジタル形式のベースバンド信号を出力する前段処理部と、
    上記前段処理部より出力されるベースバンド信号を基に、サンプリングタイミングに対する位相誤差を調整するための補間処理を行い、上記サンプリングタイミングに同期したベースバンド信号を生成し出力する内挿処理部と、
    上記内挿処理部より出力されたベースバンド信号を波形成形し出力する後段処理部とを備え、
    上記内挿処理部はFIRフィルタを有し、入力される上記変調信号に応じて上記FIRフィルタに供給するタップ係数を制御し、
    上記変調信号に対して隣接するチャンネルの信号レベルを上記FIRフィルタに対する入出力レベル差に基づいて検出し、検出した信号レベルに応じて上記FIRフィルタに供給するタップ係数を変更することを特徴とする通信装置。
  2. 変調信号を直交復調しディジタル形式のベースバンド信号を出力する前段処理部と、
    上記前段処理部より出力されるベースバンド信号を基に、サンプリングタイミングに対する位相誤差を調整するための補間処理を行い、上記サンプリングタイミングに同期したベースバンド信号を生成し出力する内挿処理部と、
    上記内挿処理部より出力されたベースバンド信号を波形成形し出力する後段処理部とを備え、
    上記内挿処理部はFIRフィルタを有し、入力される上記変調信号に応じて上記FIRフィルタに供給するタップ係数を制御し、
    上記変調信号に対して隣接するチャンネルの信号レベルを上記後段処理部から出力される信号のコンスタレーションに基づいて検出し、検出した信号レベルに応じて上記FIRフィルタに供給するタップ係数を変更することを特徴とする通信装置。
JP2005029493A 2005-02-04 2005-02-04 通信装置 Expired - Fee Related JP4583196B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005029493A JP4583196B2 (ja) 2005-02-04 2005-02-04 通信装置
EP06250617A EP1689112A3 (en) 2005-02-04 2006-02-03 A quadrature demodulator employing timing recovery interpolator
US11/346,176 US7577219B2 (en) 2005-02-04 2006-02-03 Apparatus for communications

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005029493A JP4583196B2 (ja) 2005-02-04 2005-02-04 通信装置

Publications (2)

Publication Number Publication Date
JP2006217401A JP2006217401A (ja) 2006-08-17
JP4583196B2 true JP4583196B2 (ja) 2010-11-17

Family

ID=36216950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005029493A Expired - Fee Related JP4583196B2 (ja) 2005-02-04 2005-02-04 通信装置

Country Status (3)

Country Link
US (1) US7577219B2 (ja)
EP (1) EP1689112A3 (ja)
JP (1) JP4583196B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7974373B2 (en) * 2007-03-13 2011-07-05 Pine Valley Investments, Inc. Method and architecture for digital pulse shaping and rate conversion
JP2009010754A (ja) * 2007-06-28 2009-01-15 Naoki Suehiro 並列サンプリング装置、並列サンプリング方法、受信装置及び受信方法
US8149902B1 (en) * 2007-09-13 2012-04-03 Maxim Integrated Products, Inc. Methods to relax the second order intercept point of transceivers
JP5138508B2 (ja) * 2008-08-22 2013-02-06 日本無線株式会社 ピークリミッタ回路
JP2010177831A (ja) * 2009-01-28 2010-08-12 Nec Corp チャネル間遅延補正回路及びそれに用いるチャネル間遅延補正方法
JP2012528523A (ja) * 2009-05-29 2012-11-12 トムソン ライセンシング 反復タイミング再生に関する方法及び装置
TWI487334B (zh) * 2012-12-26 2015-06-01 Mstar Semiconductor Inc 載波頻率偏移補償裝置及方法
US9350526B2 (en) * 2014-10-27 2016-05-24 The United States Of America As Represented By The Secretary Of The Air Force Non-integer oversampled timing recovery for higher order quadrature modulation communication systems using in-phase samples
US9319217B1 (en) * 2014-10-28 2016-04-19 The United States Of America As Represented By The Secretary Of The Air Force Non-integer oversampled timing recovery for higher order quadrature modulation communication systems using quadrature-phase samples
CN104811143B (zh) * 2015-03-17 2018-05-29 华为技术有限公司 一种信号变频电路以及信号变频方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268704A (ja) * 1993-03-10 1994-09-22 Nippon Telegr & Teleph Corp <Ntt> ディジタル処理型タイミング補償回路
JPH09200286A (ja) * 1995-11-16 1997-07-31 N T T Ido Tsushinmo Kk ディジタル検波方法及びその検波器
JPH11122311A (ja) * 1997-10-17 1999-04-30 Fujitsu Ltd ディジタル無線通信装置及びその調整方法
JP2001257733A (ja) * 2000-03-10 2001-09-21 Sony Corp キャリア再生装置およびその方法と受信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309484A (en) * 1992-09-01 1994-05-03 Motorola, Inc. Method and apparatus for asynchronous timing recovery using interpolation filter
GB9511551D0 (en) 1995-06-07 1995-08-02 Discovision Ass Signal processing system
KR0178750B1 (ko) 1996-02-13 1999-05-15 김광호 전-디지탈 심볼타이밍 복구장치
US5999355A (en) 1996-04-30 1999-12-07 Cirrus Logic, Inc. Gain and phase constrained adaptive equalizing filter in a sampled amplitude read channel for magnetic recording
JP3728573B2 (ja) * 1997-05-02 2005-12-21 富士通株式会社 復調装置
JP4109003B2 (ja) * 2002-01-21 2008-06-25 富士通株式会社 情報記録再生装置、信号復号回路及び方法
KR100493026B1 (ko) * 2002-09-09 2005-06-07 삼성전자주식회사 전화선 모뎀을 위한 강건한 심벌 타이밍 복구 회로
US7098821B2 (en) * 2003-02-14 2006-08-29 Atheros Communications, Inc. Receiving and transmitting signals having multiple modulation types using sequencing interpolator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268704A (ja) * 1993-03-10 1994-09-22 Nippon Telegr & Teleph Corp <Ntt> ディジタル処理型タイミング補償回路
JPH09200286A (ja) * 1995-11-16 1997-07-31 N T T Ido Tsushinmo Kk ディジタル検波方法及びその検波器
JPH11122311A (ja) * 1997-10-17 1999-04-30 Fujitsu Ltd ディジタル無線通信装置及びその調整方法
JP2001257733A (ja) * 2000-03-10 2001-09-21 Sony Corp キャリア再生装置およびその方法と受信装置

Also Published As

Publication number Publication date
JP2006217401A (ja) 2006-08-17
US7577219B2 (en) 2009-08-18
EP1689112A3 (en) 2008-01-23
US20060176990A1 (en) 2006-08-10
EP1689112A2 (en) 2006-08-09

Similar Documents

Publication Publication Date Title
JP4583196B2 (ja) 通信装置
JP3817217B2 (ja) 無線受信機
JP4974247B2 (ja) ディジタル信号処理装置におけるタイミング再生装置
US20090104886A1 (en) Signal processing device, control method of signal processing device, digital broadcast receiving device, and control method of digital broadcast receiving device
US5610948A (en) Digital demodulation apparatus
JPH0746217A (ja) ディジタル復調装置
JP2006081045A (ja) 直交検出器ならびにそれを用いた直交復調器およびサンプリング直交復調器
JP2007195075A (ja) 復調回路および復調方法
KR19990005973A (ko) VSB(Vestigial Side-band) 디지털 복조기
JPH0678014A (ja) テレビジョン信号処理装置
US20140177489A1 (en) Carrier Synchronization Method, Circuit, and System
WO2007043124A9 (ja) オーバーサンプリング・トランスバーサル等化器
KR20000036158A (ko) 직교 진폭 변조를 위한 구성 성분의 타이밍 회복 시스템
EP3297237A1 (en) Method and system for generating an adapted transmission signal
JP3298771B2 (ja) 多値数可変変復調器および無線通信装置
US6088401A (en) QAM signal receiver
JP3350068B2 (ja) デジタル変調波の復調装置
US8457189B2 (en) Receiving apparatus having equalizer, and receiving method
JP3109445B2 (ja) 周波数分割多重信号のダイバーシティ受信装置
JP4098745B2 (ja) ディジタル復調器
JPH08317012A (ja) ディジタル復調器
JPH06311192A (ja) ディジタル復調器
JP3643109B2 (ja) データ受信装置
JP3449341B2 (ja) 復調装置
JPH10210092A (ja) 位相検波回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071211

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100831

R150 Certificate of patent or registration of utility model

Ref document number: 4583196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees