CN117040996B - 并行传输下iq延迟对齐与定时同步联合实现方法和系统 - Google Patents

Abstract

本发明公开了并行传输下IQ延迟对齐与定时同步联合实现方法和系统，本发明对输入的I/Q两路数据进行相位可配的匹配滤波之后输出两倍符号速率的采样信号，对I路和Q路信号分别进行定时误差检测和环路滤波，并对中心采样点进行相位累加和IQ延迟校正，分别获取I/Q两路匹配滤波的输入数据起始位置和滤波系数地址索引，得到对应的匹配滤波输入数据和系数。当I/Q两路信号同时为最佳采样时刻的信号时，环路收敛，输出信号即为无IQ延迟的最佳采样信号。本发明适用于任意带宽的高速并行传输系统，能够灵活支持任意倍符号速率的采样和1个符号周期以内的IQ延迟校正，同时解决了定时同步和IQ延迟对齐两大问题。

Description

并行传输下IQ延迟对齐与定时同步联合实现方法和系统

技术领域

本发明涉及无线通信技术领域，尤其涉及并行传输下IQ延迟对齐与定时同步联合实现方法和系统。

背景技术

在无线通信系统中，由于发送端或接收端的滤波器等模拟器件的性能不完全一致，同相分量I与正交分量Q两路信号分别经过不同的器件和线路后，所受到的延迟量不同，会使I、Q两路时域信号有一个相对群延迟，即IQ延迟误差，产生噪声干扰，从而导致系统性能下降。同时，由于接收端模数转换器（Analog-to-Digital Converter，ADC）和发送端数模转换器（Digital-to-Analog Converter，DAC）之间采样频率存在差异，造成接收端实际采样时刻和最佳采样时刻出现偏差，即定时误差，影响了接收机的解调性能。而且随着通信系统的传输速率不断提升，符号速率越高，IQ延迟误差和定时误差对接收机解调性能的影响更加明显。在传统低速率系统中，对于IQ延迟精度100ps的器件，若符号速率是100MHz，符号间隔是10ns，则IQ延迟的影响可忽略；且可以通过多倍符号速率过采样，并从中选择一个最佳采样点输出，从而实现定时同步。但在高速系统中，若符号速率是10GHz，符号间隔为100ps，则IQ延迟误差会导致接收机无法正常工作；而且定时同步所需的多倍采样率高达数十GHz，对ADC的采样率要求极高，难以实现。因此，对无线通信系统中的接收机进行IQ延迟误差补偿和定时误差校正非常重要。

常规的IQ延迟误差补偿方式是在数字基带通过一个FIR插值滤波器来做卷积运算，以获得对应延迟下的接收信号，达到I/Q两路时域信号对齐的目的。经典的定时误差计算方法为Gardner 算法，通过两倍符号速率采样下的两个采样点得到定时误差估计值。所以，在利用Gardner算法计算定时误差之前，需要将采样率转换到两倍过采样频率，两倍过采样信号则可以通过插值滤波器来实现。因此，IQ延迟校正和定时同步独立实现时需要使用两个FIR滤波器。然而，对于超高传输速率的无线通信链路，数字基带必须通过提高计算的并行度才能实现极高的吞吐率，且高并行度需要消耗更多的硬件资源，带来较高的逻辑复杂度。因此，如何尽可能地减少滤波器的使用，节约乘法器和加法器等逻辑资源，并在硬件上实现高速并行信号处理十分重要。

一种现有的基于Gardner算法的高速IQ延时校正方案如图1所示，通过一个插值滤波器，在获得两倍过采样信号的同时，调整IQ两路信号之间的延迟误差，再将两倍过采样信号进行匹配滤波，并根据Gardner算法分别提取IQ延迟误差和定时误差，IQ延迟误差经过一个一阶环路滤波器进行平滑，定时误差经过一个二阶环路滤波器和数控振荡器（Numerically Controlled Oscillator，NCO）调整插值采样点的位置，再同时将IQ延迟误差和定时误差相位信息送给插值滤波器，以完成定时同步和IQ延迟校正。该方案提供的IQ延迟校正方案与定时同步相结合，可以有效补偿IQ延迟误差的影响，但是插值滤波器没有与匹配滤波进行结合，无法抑制定时同步环路中的带外噪声，不能直接实现采样时刻信噪比（Signal-to-Noise Ratio，SNR）的最大化，且在高速并行处理系统中，插值滤波器消耗较多的乘法器和加法器，需要大量逻辑资源。而且定时同步的性能受IQ延迟一阶环路滤波器收敛速度的影响。

发明内容

本发明的目的在于针对现有技术的不足，本发明拟提出一种面向多路并行传输下IQ延迟对齐与定时同步联合实现方法和系统，将并行的插值滤波器和匹配滤波相结合，分别对I/Q两路信号做定时误差检测和环路滤波，检测IQ延迟误差并对Q路信号进行校正，I/Q两路定时同步环路收敛速度一致，可在获得最佳采样信号的同时，补偿IQ延迟带来的信号损伤，且节约大量的逻辑资源。

本发明的技术方案如下：

本发明首先提供了一种并行传输下IQ延迟对齐与定时同步联合实现系统，其包括：

I/Q匹配滤波模块，分别对I路和Q路输入数据进行低通滤波，获得两倍符号速率下的I路和Q路输出信号；

I/Q两路定时误差提取模块，对I/Q匹配滤波模块输出的I路和Q路输出信号分别进行定时误差检测，获得I/Q两路定时误差均值；

I/Q环路滤波模块，对I/Q两路定时误差均值分别进行平滑处理，获得平滑后的I路定时误差和Q路定时误差；

I/Q数控振荡模块，根据I路定时误差和Q路定时误差，计算中心采样点的相位累加值，并获取匹配滤波输入数据的起始位置和匹配滤波系数地址索引；

IQ延迟误差提取模块，用于提取IQ延迟误差；并根据IQ延迟误差对Q路数控振荡器的累加相位进行校正；

数据选择模块，根据匹配滤波输入数据的起始位置获得I路和Q路匹配滤波输入数据送给I/Q匹配滤波模块；

匹配滤波系数查找表，根据匹配滤波系数地址索引查找匹配滤波系数并发送给I/Q匹配滤波模块。

本发明还提供了一种基于所述系统的IQ延迟对齐与定时同步联合实现方法，其包括如下步骤：

1）数据选择模块根据I路和Q路匹配滤波所需的输入数据的位置从移位寄存器中选择采样输入数据给I/Q匹配滤波模块，匹配滤波系数查找表根据匹配滤波系数地址索引选择I路和Q路所需的匹配滤波系数输送给I/Q匹配滤波模块，

2）I/Q匹配滤波模块对I路和Q路输入数据进行低通滤波，获得两倍符号速率的I路以及Q路输出信号；

3）I/Q两路定时误差提取模块对I路和Q路输出信号分别提取定时误差，并获得I/Q两路定时误差均值；

4）I/Q路环路滤波模块对I/Q两路定时误差均值分别进行平滑处理，获得平滑后的I路和Q路定时误差；

5）I/Q数控振荡模块根据平滑后的I路和Q路定时误差，对中心采样点的相位进行累加；

6）IQ延迟误差提取模块根据相位累加结果提取IQ延迟误差；并根据IQ延迟误差对I/Q路数控振荡模块中的Q路数控振荡器的累加相位进行校正；

7）I/Q数控振荡模块根据校正后的累加相位，获取匹配滤波输入数据的起始位置并发送给I/Q数据选择模块，获取匹配滤波系数地址索引发送给匹配滤波系数查找表；重复步骤1）-步骤7），当I/Q两路环路滤波模块同时收敛时，I/Q两路匹配滤波的输出信号则为无IQ延迟的最佳采样信号，即实现并行传输下的IQ延迟对齐与定时同步。

与现有技术相比，本发明对I路信号和Q路信号分别进行定时误差检测、环路滤波和相位累加，获得I/Q两路匹配滤波所需的输入数据和匹配滤波系数。当I/Q两路信号同时为最佳采样时刻的信号时，定时同步环路收敛，I/Q两路信号之间的相位误差则为IQ延迟，输出信号即为无IQ延迟的最佳采样信号。本发明能够灵活支持任意倍符号速率的采样和一个符号周期内的IQ延时校正，同时解决了定时同步和IQ延迟对齐的问题。其中I/Q两路定时误差经过相同的环路滤波器，定时环路收敛速度一致，定时同步的性能不受IQ延迟收敛速度的限制。相位可配的匹配滤波器与插值滤波器相融合，节省了大量的乘法器和加法器，降低了硬件成本。

附图说明

图1为现有技术方案中的IQ延迟校正结构框图；

图2为本发明技术方案的实施流程图；

图3为本发明技术方案的移位寄存器更新示意图；

图4为本发明技术方案和现有方案逻辑资源占用率对比图。

具体实施方式

下面结合具体实施方式对本发明做进一步阐述和说明。所述实施例仅是本公开内容的示范且不圈定限制范围。本发明中各个实施方式的技术特征在没有相互冲突的前提下，均可进行相应组合。

本发明提供一种并行传输下IQ延迟对齐与定时同步联合实现方法和系统，本发明对输入的I/Q两路数据分别进行相位可配的匹配滤波之后输出两倍符号速率的采样信号，对I路信号和Q路信号分别进行定时误差检测和环路滤波，并通过I路数控振荡器和Q路数控振荡器分别获取I/Q两路匹配滤波的输入数据的起始位置和滤波系数地址索引，得到对应的匹配滤波输入数据和系数。当I/Q两路信号同时为最佳采样时刻的信号时，环路收敛，输出信号即为无IQ延迟的最佳采样信号。本发明适用于任意带宽的高速并行传输系统，能够灵活支持任意倍符号速率的采样和1符号周期以内的IQ延迟校正，同时解决了定时同步和IQ延迟对齐两大问题。

本发明并行传输下IQ延迟对齐与定时同步联合实现系统采用的技术方案如图2所示，其主要包括I/Q匹配滤波模块、I/Q两路定时误差提取模块、I/Q环路滤波模块、I/Q数控振荡模块、IQ延迟误差提取模块、数据选择模块和匹配滤波系数查找表。

其中，I/Q匹配滤波模块分别对I路和Q路输入数据进行低通滤波，输出2M个I路的两倍过采样输出信号和2M个Q路两倍过采样输出信号，M为并行路数；

I/Q两路定时误差提取模块对I/Q匹配滤波模块输出的I路和Q路输出信号分别进行定时误差检测，获得I路的定时误差均值和Q路的定时误差均值；

I/Q环路滤波模块对I/Q两路定时误差提取模块输出的两路定时误差均值分别进行平滑处理，获得滤波平滑后的I路定时误差和Q路定时误差/>；

I/Q数控振荡模块根据I路定时误差和Q路定时误差/>，计算每个时钟周期下中心采样点的相位累加值，并获取中心采样点匹配滤波输入数据的起始位置和匹配滤波系数地址索引；

IQ延迟误差提取模块用于提取IQ延迟误差；并根据IQ延迟误差对I/Q路数控振荡模块中Q路数控振荡器的累积相位进行校正；

数据选择模块计算两倍符号速率下所有输出采样点对应的匹配滤波输入数据起始位置，获得I路和Q路匹配滤波所需的输入数据送给I/Q匹配滤波模块；

匹配滤波系数查找表根据匹配滤波系数地址索引查找匹配滤波系数并发送给I/Q匹配滤波模块。

以下内容对各模块进行详细说明：

I/Q匹配滤波模块采用根升余弦滤波器，融合了插值滤波的过程，进行相位可配的匹配滤波之后输出两倍符号速率的采样信号，并对小数个IQ延迟进行对齐，与发送端的成型滤波合成升余弦滤波器，以实现最佳信噪比。

I/Q匹配滤波器分别对I路和Q路输入数据进行低通滤波，对于M路符号级并行处理系统，第n个时钟周期下，I/Q匹配滤波模块并行输出2M个I路的两倍过采样输出信号，以及2M个Q路两倍过采样输出信号/>，具体过程如公式（1）：

（1）。

其中，和/>分别为第n个时钟周期下I/Q两路输出采样点所对应的匹配滤波输入数据，/>和/>分别为根据I/Q两路的分数相位/>、/>查表获得的匹配滤波系数。/>，L为匹配滤波器的长度，/>，k为匹配滤波后两倍过采样输出信号的索引，将k为奇数的I路和Q路信号分别作为定时误差补偿后的最佳采样点的实部和虚部进行输出。

Gardner检测算法是一种经典的定时误差检测算法，只需要在两倍符号速率采样下，借助相邻两个采样点计算定时误差。

本发明所述的I/Q两路定时误差提取模块的输入分别为I/Q匹配滤波模块输出的2M个I路的两倍过采样输出信号和2M个Q路两倍过采样输出信号。本发明对传统的Gardner定时误差检测方法进行调整，对I路和Q路信号分别进行定时误差检测，可获得M个I路的定时误差值和M个Q路的定时误差值。为了降低后续模块处理的复杂度，以及平滑并行定时误差检测的随机抖动，分别对M个I路的定时误差值和M个Q路的定时误差值进行平均，输出第n个时钟周期下，I路信号的定时误差均值和Q路信号的定时误差均值，检测公式如（2）：

（2）。

其中，，/> 和/>分别表示第n个时钟周期下，I/Q两路信号的定时误差均值，/>和/>时，认为I路和Q路的采样位置准确；当/>或/>时，I路或者Q路的采样时刻提前；当/>或/>，I路或者Q路的采样时刻滞后。、/>和/>分别表示第n个时钟周期下，I路信号在两倍过采样下的相邻三个采样点输出信号。/>、/>和/>分别表示Q路信号在两倍过采样下的相邻三个采样点输出信号。当/>时，/>和/>分别为I路和Q路上一个时钟周期匹配滤波并行输出的最后一个采样点输出信号。

在I/Q环路滤波模块中，I/Q两路定时误差均值，各自经过一个二阶环路滤波器，对信道环境噪声带来的定时误差抖动进行平滑。获得滤波平滑后的定时误差和/>。

本发明的I/Q路数控振荡模块包括I路数控振荡器和Q路数控振荡器，数控振荡器（NCO）根据二阶环路滤波平滑后的定时误差，计算每个时钟周期下采样点的相位累加值，并获取匹配滤波输入数据的起始位置和匹配滤波系数地址索引。在M路符号级并行处理系统中，若同时对M路的相位进行累加，需要多个乘法器和加法器。因此，为了节约资源，NCO仅对匹配滤波后中心位置第M+1个采样点的相位进行累加。若第n-1个系统时钟周期下中心采样点的I路和Q路累积相位分别为和/>，其中/>和/>为整数部分，和/>为分数部分，则下一个时钟周期中心采样点的I路的Q路累积相位如式（3）所示：

（3）。

其中，，/>为系统采样率，/>为符号速率。根据整数部分/>和/>，可知第n个时钟周期中心采样点需要的I路和Q路对应匹配滤波输入数据的起始位置；根据分数部分和/>，以及相位误差的量化精度，可以得到I路和Q路相应的匹配滤波系数地址索引，据此查找匹配滤波系数。

对于本发明的IQ延迟误差提取模块，当I/Q两路信号同时为最佳采样时刻的信号时，定时同步环路收敛，此时I/Q两路信号之间的相位误差则为IQ延迟误差，输出信号即为无IQ延迟的最佳采样信号。则第n个系统时钟周期下IQ延迟误差计算公式如式（4），当/>时，无IQ延迟；当/>时，Q路信号相对I路信号超前；当/>时，Q路信号相对I路信号延后。

（4）。

由于IQ延迟检测是根据匹配滤波后最佳采样时刻的符号来计算的，每个时钟周期累积相位是在一个符号内周期性变化的，因此，，可以对一个符号周期内的任意小数个IQ延迟进行校正，/>为系统采样率与符号速率的比值。故根据的范围对公式（3）中Q路NCO的累积相位进行校正，如式（5）：

（5）。

对于M路符号级并行处理系统，匹配滤波器输出两倍过采样下的2M个采样点，为了降低寄存器寻址的复杂度，以所有输出采样点的中心位置第M+1个采样点为参考，即中心采样点，两倍采样率下的其他输出采样点相对中心采样点的匹配滤波输入数据的位置偏移如式（6）：

（6）。

其中，表示向下取整，/>为系统采样率，/>为符号速率，/>，k为奇数时为输出的主采样点，k为偶数时为输出的次采样点，主采样点和次采样顺序交替。当时，/>，即该输出采样点对应的匹配滤波输入数据位置索引在中心采样点所对应的匹配滤波输入数据前面；当/>时，/>，即为中心采样点对应的匹配滤波输入数据位置索引；当/>时，/>，即该输出采样点对应的匹配滤波输入数据位置索引在中心采样点所对应的匹配滤波输入数据的后面。

I/Q数据选择模块先将并行输入的多路复信号存入一个公共的移位寄存器中，根据整数部分和/>，以及其他输出采样点对应的匹配滤波输入数据位置偏移参数/>，计算两倍符号速率下所有输出采样点对应的匹配滤波输入数据起始位置/>和/>，并分别从移位寄存器中选择长度为L的连续数据，获得总长度为2ML的I路输出采样点所对应的匹配滤波输入数据/>和长度为2ML的Q路输出采样点所对应的匹配滤波输入数据/>，送给后续匹配滤波模块，L为匹配滤波器长度。

移位寄存器的更新以I路时域输入信号为参考，若Q路信号相对I路信号超前，则Q路的输出采样点对应的匹配滤波输入数据可能需要上一个时钟周期的数据，即该采样点的匹配滤波输入数据位置索引小于0。因此为了保障从移位寄存器中选择数据时，位置索引都大于0，移位寄存器更新时多预留P个数据，见图3，采样点所对应匹配滤波输入数据的位置索引也向后偏移P个点，则I路和Q路所有匹配滤波输出采样点对应的匹配滤波输入数据的位置和/>如式（7）所示：

（7）。

I/Q匹配滤波模块采用根升余弦滚降滤波器，传统的匹配滤波工作在两倍符号速率下，就需要先对信号进行插值获得两倍符号速率的采样信号。本发明的I/Q匹配滤波模块工作在ADC采样率下，将插值融于匹配滤波内，通过动态调整的匹配滤波系数来同时实现两倍过采样插值和匹配滤波，且支持任意倍符号速率的采样转换。以匹配滤波输出的所有采样点的中心位置第M+1个采样点为参考，两倍符号速率下的其他输出采样点相对中心采样点的匹配滤波输入数据位置偏移计算方式如式（6），则匹配滤波其他各路输出采样点的实际位置与中心采样点之间的相对误差/>如式（8）所示：

（8）。

在数字信号处理中，将0到1之间的分数相位按精度量化为N个相位，在每个分数相位下偏移该相对误差/>后生成新的匹配滤波系数，N个相位对应N个地址的滤波系数查找表，每个地址包括长度为2ML的匹配滤波系数，I路和Q路共用一个匹配滤波系数查找表。硬件实现时，将该查找表存储于只读存储器（Read-Only Memory，ROM）中，分别根据I/Q两路的相位/>和/>所对应的查找表地址/>和/>，取出对应的匹配滤波系数，提供给后续的I/Q匹配滤波模块。

实施例：

符号速率设置为，ADC采样率/>，调制方式为16QAM，定时误差设置为10ppm，匹配滤波器滚降因子为0.2，匹配滤波器长度/>，采样偏差相位量化为，匹配滤波系数量化为11bit，定时同步并行路数/>，则生成2个深度为1024、位宽为3520的查找表，存储在2个独立的ROM中。输入24路并行数据，输入数据位宽14bit，输出数据位宽14bit，以第17个采样点为中心采样点。数据选择模块中移位寄存器的长度为120，寄存器更新时预留旧数据长度/>，根据I/Q两路中心采样点的位置信息，选择出两倍过采样的I路和Q路输入数据总长度均为/>。匹配滤波后各采样点量化位宽为18bit，定时误差输出信号量化位宽为27bit。环路滤波系数/>，/>。I路和Q路的NCO的初始相位均15.0。

图4给出了本发明技术方案和现有技术方案的逻辑资源占用率。现有技术方案中的插值滤波器长度为10，从图中可以看到，在xilinx XCZU48DR逻辑板卡中，无论是数字信号处理器单元（Digital signal process，DSP），逻辑查找表（Look-Up-Table，LUT）还是寄存器，本发明占用率均低于现有技术，节省了大量硬件资源。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (10)

1.并行传输下IQ延迟对齐与定时同步联合实现系统，其特征在于包括：

I/Q匹配滤波模块，分别对I路和Q路输入数据进行低通滤波，获得两倍符号速率下的I路和Q路输出信号；

I/Q两路定时误差提取模块，对I/Q匹配滤波模块输出的I路和Q路输出信号分别进行定时误差检测，获得I/Q两路定时误差均值；

I/Q环路滤波模块，对I/Q两路定时误差均值分别进行平滑处理，获得平滑后的I路定时误差和Q路定时误差；

I/Q数控振荡模块，根据I路定时误差和Q路定时误差，计算中心采样点的相位累加值，并获取匹配滤波输入数据的起始位置和匹配滤波系数地址索引；

IQ延迟误差提取模块，用于提取IQ延迟误差；并根据IQ延迟误差对Q路数控振荡器的累加相位进行校正；

数据选择模块，根据匹配滤波输入数据的起始位置获得I路和Q路匹配滤波输入数据送给I/Q匹配滤波模块；

匹配滤波系数查找表，根据匹配滤波系数地址索引查找匹配滤波系数并发送给I/Q匹配滤波模块。

2.根据权利要求1所述的并行传输下IQ延迟对齐与定时同步联合实现系统，其特征在于，所述的I/Q匹配滤波模块采用根升余弦滤波器；对于M路符号级并行处理系统，第n个时钟周期下，I/Q匹配滤波模块并行输出2M个I路的两倍过采样输出信号以及2M 个Q路两倍过采样输出信号/>；k为匹配滤波后两倍过采样输出信号的索引，k为奇数的I路和Q路信号分别作为定时误差补偿后的最佳采样点的实部和虚部进行输出。

3.根据权利要求1所述的并行传输下IQ延迟对齐与定时同步联合实现系统，其特征在于，所述I/Q两路定时误差提取模块对I路和Q路信号分别进行定时误差检测，获得M个I路的定时误差值和M个Q路的定时误差值；再分别对M个I路的定时误差值和M个Q路的定时误差值进行平均，输出第n个时钟周期下的I路定时误差均值和Q路定时误差均值，M为并行路数。

4.根据权利要求1所述的并行传输下IQ延迟对齐与定时同步联合实现系统，其特征在于，所述I/Q路环路滤波模块包括两个二阶环路滤波器，两个二阶环路滤波器各自分别对I路定时误差均值和Q路定时误差均值的定时误差抖动进行平滑处理，获得I路定时误差和Q路定时误差/>。

5.根据权利要求1所述的并行传输下IQ延迟对齐与定时同步联合实现系统，其特征在于，所述I/Q路数控振荡模块包括I路数控振荡器和Q路数控振荡器，I/Q路数控振荡模块分别对中心采样点的相位进行累加，所述中心采样点为匹配滤波后两倍符号速率下的第M+1个采样点，M为并行路数；若第n-1个系统时钟周期下中心采样点的I路和Q路累积相位分别为和/>，其中/>和/>为整数部分，/>和/>为分数部分，则下一个时钟周期中心采样点的I路的Q路累积相位表示为：

；

其中，，/>为系统采样率，/>为符号速率；/>和/>分别为I/Q路环路滤波模块平滑后的I路定时误差和Q路定时误差。

6.根据权利要求5所述的并行传输下IQ延迟对齐与定时同步联合实现系统，其特征在于，所述I/Q路数控振荡模块根据整数部分和/>，得到第n个时钟周期中心采样点需要的I路和Q路对应匹配滤波输入数据的起始位置；根据分数部分/>和/>，以及相位的量化精度，得到I路和Q路相应的匹配滤波系数地址索引。

7.根据权利要求5所述的并行传输下IQ延迟对齐与定时同步联合实现系统，其特征在于，所述IQ延迟误差提取模块计算第n个系统时钟周期下IQ延迟误差：

；

根据的范围采用下式对Q路数控振荡器的中心采样点累积相位进行校正：

；

其中，为系统采样率与符号速率的比值。

8.根据权利要求5所述的并行传输下IQ延迟对齐与定时同步联合实现系统，其特征在于，所述数据选择模块将并行输入的多路复信号存入一个公共的移位寄存器中，根据中心采样点的整数部分和/>，以及其他输出采样点相对中心采样点的匹配滤波输入数据位置偏移参数/>，计算两倍符号速率下所有输出采样点对应的匹配滤波输入数据起始位置和/>，并分别从移位寄存器中选择长度为L的连续数据，获得总长度为2ML的I路输出采样点所对应的匹配滤波输入数据/>和长度为2ML的Q路输出采样点所对应的匹配滤波输入数据/>送给后续匹配滤波模块，L为匹配滤波器长度。

9.根据权利要求5所述的并行传输下IQ延迟对齐与定时同步联合实现系统，其特征在于，I/Q匹配滤波模块工作在ADC采样率下，通过动态调整的匹配滤波系数来同时实现两倍过采样插值和匹配滤波；

令匹配滤波后其他各路输出采样点的实际位置与中心采样点位置之间的相对误差为：

；

其中，k为匹配滤波后两倍过采样输出信号的索引，为其他输出采样点相对中心采样点的匹配滤波输入数据位置偏移参数；将0到1之间的分数相位按/>精度进行量化，在每个分数相位下偏移该相对误差/>生成新的匹配滤波系数，N个相位对应N个地址的滤波系数查找表，每个地址包括长度为2ML的匹配滤波系数，I路和Q路共用一个匹配滤波系数查找表；所述匹配滤波系数查找表根据I/Q两路的分数部分相位/>、/>所对应的查找表地址和/>，取出对应的匹配滤波系数，提供给I/Q匹配滤波模块。

10.一种基于权利要求1所述系统的IQ延迟对齐与定时同步联合实现方法，其特征在于包括如下步骤：

1）数据选择模块根据I路和Q路匹配滤波所需的输入数据的位置从移位寄存器中选择输入数据给I/Q匹配滤波模块，匹配滤波系数查找表根据匹配滤波系数地址索引选择I路和Q路所需的匹配滤波系数输送给I/Q匹配滤波模块，

2）I/Q匹配滤波模块对I路和Q路输入数据进行低通滤波，获得两倍符号速率的I路以及Q路输出信号；

3）I/Q两路定时误差提取模块对I路和Q路输出信号分别提取定时误差，并获得I/Q两路定时误差均值；

4）I/Q路环路滤波模块对I/Q两路定时误差均值分别进行平滑处理，获得平滑后的I路和Q路定时误差；

5）I/Q数控振荡模块根据平滑后的I路和Q路定时误差，对中心采样点的相位进行累加；

6）IQ延迟误差提取模块根据相位累加结果提取IQ延迟误差；并根据IQ延迟误差对I/Q路数控振荡模块中的Q路数控振荡器的累加相位进行校正；

7）I/Q数控振荡模块根据校正后的累加相位，获取匹配滤波输入数据的起始位置并发送给I/Q数据选择模块，获取匹配滤波系数地址索引发送给匹配滤波系数查找表；重复步骤1）-步骤7），当I/Q两路环路滤波模块同时收敛时，I/Q两路匹配滤波的输出信号则为无IQ延迟的最佳采样信号，即实现并行传输下的IQ延迟对齐与定时同步。