KR20130124964A - 초고속 무선 통신을 수행하는 수신기에 있어서 샘플링 주파수 및 위상 오프셋의 온 더 플라이 보상 - Google Patents

Abstract

수신기의 클록을 송신기의 클록에 맞추지 않고, 송신되는 심볼 시퀀스를 데이터 복원한다.
수신기에 있어서, 2배의 오버 샘플링된 수신 데이터를 폴리페이즈화 하고, 적응 알고리즘에 의한 피드백을 적용하여, 그 데이터를 시프트시키는 것과 동시에 보상 필터의 필터 계수(탭 계수의 시퀀스)를 시프트한다. 수신 신호의 프리앰블이나 헤더로부터 얻은 상관 값을 초기 값으로 하는 탭드 필터와, 웨이브 프론트 얼라이너(파면 정합기)와의 조합에 의한 필터를 통과시켜서, 온 더 플라이로, 샘플링 주파수 위상 오프셋을 보상할 수 있다. 이러한 구성은, 리샘플링 필터 회로, 등화 필터 회로, 데시메이션 필터 회로를 하나의 보상 필터 회로에서 실현하는 것이고, 종래 기술보다도 회로 사이즈도 대폭적으로 작게 할 수 있다.

Description

초고속 무선 통신을 수행하는 수신기에 있어서 샘플링 주파수 및 위상 오프셋의 온 더 플라이 보상{ON-THE-FLY COMPENSATION OF SAMPLING FREQUENCY AND PHASE OFFSET AT SIDE OF RECEIVER EXECUTING ULTRA HIGH-SPEED WIRELESS COMMUNICATION}

본 발명은, 일반적으로는, 수신기에서 무선 통신의 데이터를 복원하는 것에 관한 것이고, 보다 자세하게는, 수신기에서 샘플링 주파수와 송신기로부터 송신되는 심볼 시퀀스(symbol sequence)의 심볼 레이트(symbol rate)와의 사이에서 발생하는 오프셋과 위상의 오프셋을 보상하는 방법에 관한 것이다.

현재, 60GHz대를 이용하는 밀리파 무선 통신에 대표되는 것처럼, 매초 기가 비트를 넘는 데이터 레이트를 실현하는 초고속 무선 통신 기술이 활발하게 연구 개발되고 있다. 데이터 레이트가 매초 기가 비트를 넘게 되면, 무선 통신의 송수신기에는 여러 가지의 과제가 발생한다. 한편, 일반적으로 무선 통신에 있어서, 송신기 및 수신기가 데이터를 보내거나, 데이터를 받거나 하는 주파수는 서로 다르다. 이것은 송수신기의 디지털 회로에 공급하는 클록을 발생하는 진동자의 정밀도, 회로의 실장 조건, 및 온도 조건 때문이다.

특히 베이스 밴드 신호의 심볼 시간(symbol timing)이 송신기와 수신기에서 서로 다른 주파수를 가질 때, 동기 직후는 아이 패턴(eye pattern)의 중심에서 샘플링이 수행되었던 것이, 조금씩 주파수 오프셋에 따라, 샘플링 위치가 전후로 시프트하게 된다. 마침내는, 아이 패턴의 경계에 도달하여, 바람직하게 심볼 판정을 할 수 없게 되고, 데이터의 복원은 실패한다. 따라서, 이러한 주파수 오프셋을 보상할 필요성이 있다.

초고속 무선 통신에 있어서 주파수 오프셋 보상을 하기 위해서는, 고속으로 보상할 필요가 있으며, 특히 패킷 통신의 경우에는, 패킷마다 보상을 수행할 필요가 있다. 송신기의 심볼 시간을 복원하기 위한 방법으로서, 예를 들면, 아날로그 PLL(위상 동기 회로)을 이용하는 방법이 있지만, 수신 신호의 주파수에 동기 하기까지, 수천 클록 걸리고, 고속으로 동기 할 수 없다. 또, ADC(아날로그-디지털 변환기)에 의한 샘플링을 수행하는 경우, 심볼 시간이 상당히 짧기 때문에, 기껏해야 수배 정도의 오버 샘플밖에 할 수 없다.

특허 문헌 1에 나타낸 기술은, 수신 신호를 디지털 리샘플링 회로에서 원하는 샘플 시간에 리샘플(resample) 하는 기술이다. 리샘플링 회로는, 폴리페이즈(polyphase) 필터를 이용하여, 인터폴레이션(interpolation)과 데시메이션(decimation)을 적절한 비율로 수행하는 것으로 실현된다. ADC의 샘플링 주파수를 직접 조작하는 대신, 디지털 회로를 사용하여서도 리샘플링을 실현할 수 있다. 또, 주파수 오프셋 보상과 ISI(Inter-Symbol Interference: 심볼간 간섭) 제거 등의 등화(Equalization)는 후단의 필터에서 수행하고, 그 후에 본래의 심볼 레이트를 얻도록, 데시메이션(데이터의 솎아내기)이 수행된다. 이 방법에서는, 리샘플링 회로의 계수를 결정하기까지, 시간이 오래 걸리고, 회로 구성이 대규모가 되어 버린다.

특허 문헌 1: 국제 공개 WO97/27695호 공보(지정국 JP에 있어서 일본어의 국내 공개 미청구 특허출원 2000-504166호)

이러한 상황을 되돌아 보면서, 본 발명에서 목적으로 하는 무선 통신 방식과 조건을 이하의 (A)~(E)와 같이 정리할 수 있다.

(A) 싱글 캐리어(single carrier) 방식의 무선 통신 방식으로, ADC를 이용하여, I와 Q 각각의 수신 신호를 샘플링한다.

(B) 수신기의 로컬 클록에 피드백하지 않고, 디지털 회로에서 고속으로 온 더 플라이로(on the fly) 보상을 수행한다.

(C) 소정의 오버 샘플링 수(오버 샘플링 팩터)는, 10배 이내 정도로 되도록 하고, 바람직하게는 2배가 좋다.

(D) 데이터 페이로드(data payload)의 내용에 의존하지 않는다. 즉, 기지(旣知) 패턴인 트레이닝 시퀀스(training sequence)나 파일럿 워드(pilot words)를 이용하지 않고, 보상을 수행한다.

(E) 될 수 있는 한 작고, 저 소비 전력으로 움직이는 회로로 한다.

본 발명은, 수신기의 클록 주파수를 바꾸거나, 리샘플링 회로의 계수를 바꾸거나 하는 것으로, 수신기의 샘플링 주파수를 송신기의 주파수에 맞추지 않는다. 소정의 오버 샘플링 수 (예를 들면, 2배)의 오버 샘플링된 수신 데이터를 폴리페이즈화 하고, 그 데이터를 시프트시키는 것과 동시에 보상 필터의 필터 계수를 시프트하는 것으로 오프셋을 보상한다.

본 발명은, 무선 통신의 수신기에 있어서, ADC에 의해 오버 샘플링된 수신 신호는, 수신 신호의 프리앰블이나 헤더로부터 얻은 상관 값을 초기 값으로 하는 탭드 필터(tapped filter)와 웨이브프론트 얼라이너(wavefront aligner)(파면 정합기)의 조합에 의한 필터를 통과한다. 이것으로, 수신기의 클록을 송신기의 클록에 맞추지 않고, 온 더 플라이로(on the fly) 샘플링 주파수 위상 오프셋을 보상할 수 있다.

본 발명의 방법에 의해, 수신기의 샘플링 주파수 조정에 걸리는 시간을 없앨 수 있어, 온 더 플라이로 보상을 수행할 수 있다. 본 발명의 방법은, 특허 문헌 1에 있는 리샘플링 필터 회로, 등화 필터 회로, 데시메이션 필터 회로를 하나의 보상 필터 회로로 실현할 수 있기 때문에, 종래 기술보다도 회로 사이즈도 대폭적으로 작게 할 수 있다.

[도 1] 도 1은, 본 발명의 수신기의 주요한 회로 구성을 나타낸 도이다.
[도 2] 도 2는, 본 발명을 포함하는 수신기의 회로 구성을 나타낸 도이다.
[도 3] 도 3은, 주파수 오프셋이 있는 경우에, 탭 계수의 크기의 변화를 나타낸 도이다.
[도 4] 도 4는, 본 발명의 방법의 구체적인 동작을 설명한 도이다.
[도 5] 도 5는, 실제로 본 발명의 방법을 사용하여 특정한 결과를 나타낸 도이다.

도 1은, 본 발명의 수신기의 주요한 회로 구성을 나타낸 도이다.

도 2는, 본 발명을 포함한 수신기의 회로 구성을 나타낸 도이다. 우선, 도 2를 사용하여 설명하겠다. 무선 통신의 수신기에 있어서, RF 회로에서 수신한 신호는, ADC에 의해 오버 샘플링된다. 이하, 오버 샘플링 수(오버 샘플링 팩터)는 2(배)의 경우에 대해 설명을 진행하는 것으로 하지만, 본 발명의 적용 범위가 2배라고 하는 수에 한정되는 것은 아니다.

오버 샘플링된 수신 신호는, 우선 동기 회로에 의해 프레임의 선두를 검지(檢知)한다. 예를 들면, IEEE 802.15.3c에서 정의된 것 같은 밀리파 PAN의 프레임에는, 프리앰블, 헤더 그리고 페이로드의 3개의 부분으로 나뉜다. 프리앰블은 골레이 시퀀스(Golay sequence)로 구성되고, 자기 상관(autocorrelation)이 강한 기지(旣知) 패턴(a known pattern)이다.

동기 회로는, 골레이 상관기(Golay cprrelator)를 이용하여, 이 골레이 시퀀스를 검지하고, 프리앰블을 검지한다. 이 회로는 프레임 동기 및 심볼 동기를 수행하고, 그리고, 헤더의 선두 위치를 찾아내어, 바람직하게 데이터를 복원하기 위해 사용된다. 골레이 상관기는 한 예일 뿐, 다른 자기 상관이 강한 시퀀스와 그 상관기도 이용할 수 있을 것이다.

상관기의 출력은, 상관 값(코릴레이션 값)과, 그 타이밍이고, 상관 값은, 반복되는 골레이 시퀀스의 평균 값을 취하는 것이며, 이는 보다 정확한 값이 된다. 타이밍은 동기 회로에서 헤더의 위치를 특정하는데 이용하지만, 상관 값은, 후술의 탭드 필터에서 이용한다(후술). 본 발명에 관한 주요한 회로 구성은, 도 2의 점선의 내측이고, 타이밍이 조정된 동기 회로의 출력과, 상관기의 출력인 상관 값을 이용한다. 상관 값은, 역함수 연산되어, 탭 계수의 초기 값으로서 제공된다(후술).

(1) 탭드 필터

동기 회로로부터의 출력이 도 1의 입력이 된다. 2배로 오버 샘플링하고 있는 경우, 여기에서의 레이트는, 본래의 심볼 레이트의 2배가 된다(도면에서 2x도메인). 2의 역수(1/2)에 근거하여 다운 샘플링할 때에는, 2 종류의 데시메이티드(decimated) 수신 심볼 시퀀스가 각각으로부터 만들어지게 된다. 이것을 짝수 위상과 홀수 위상의 수신 심볼 시퀀스라고 한다.

물론, 일반적으로는, 3 종류 이상의 위상이 다른 수신 심볼 시퀀스를 생성할 수도 있다. 또, 오버 샘플링 팩터가 정수 배가 아닐 때는, 그 오버 샘플링 팩터를 제일 가까운 기약분수로 나타냈을 때의, 분모 배만큼 보간 데이터를 만들어서, 정수 개의 수신 심볼 시퀀스로 할 수 있다. 이와 같이 심볼 레이트를 복수의 수신 심볼 시퀀스로 분해하는 것을 폴리페이즈화(polyphasing) 또는 폴리페이즈 분해(polyphase resolution)라고 한다.

도 1에 있어서 웨이브 프론트 얼라이너의 다음 회로는, 2개의 시퀀스로 나누어져, 2의 역수(1/2) 즉 절반의 레이트로 다운 샘플링하는 회로이다. 오버 샘플링 레이트가 2배이기 때문에, 이 도면에서는, 2의 역수(1/2)의 다운 샘플링 레이트로 되어 있다. Z^-1(Z의 -1승)은 지연 소자(래치)이고, 이것으로 인해, 1 오버 샘플링 레이트 분만큼 지연시켜, 상대적으로 타이밍을 시프트한다.

그리고, 동기 직후에는, 적어도, 짝수 위상 또는 홀수 위상 어느 쪽의 샘플링 위치가 아이패턴의 중앙에 가까운 쪽으로 되어 있다. 여기서 웨이브 프론트란, 신호의 파면(wavefront)을 의미하고, 동일 심볼에 짝수 위상과 홀수 위상의 신호를 얼라인하는 동작을 얼라이닝(aligning)이라 하며, 여기에서 웨이브 프론트 얼라이너는, (아직) 수신 심볼 시퀀스의 데이터에 대해서 동작하지 않는다.

그리고 탭드 필터는, 폴리페이즈 분해된 수신 심볼 시퀀스의 각각에 접속된다. 탭드 필터 이후는, 폴리페이즈 분해되기 때문에, 모두 본래의 심볼 레이트(즉, 다운 샘플링된 심볼 레이트 이하)에서 동작한다(도면에서 1x 도메인). 그 때문에, 동작 주파수는 오버 샘플링 수(오버 샘플링 팩터)에 상관없이, 낮게 할 수 있다. 회로 사이즈가 폴리페이즈의 수만큼 늘어나고, 현재의 실장 기술에서, 심볼 레이트는 1 Gbps를 넘는 초(超) 고(高) 레이트일 지라도, 오버 샘플링이 2배정도에서만 수행되기 때문에, 회로 사이즈에 대한 영향은 무시될 수 있고, 데시메이션 필터가 포함되더라도 콤팩트한 구조가 된다.

탭드 필터는, 지연 소자가 직렬로 연결된 유한장(finite length)의 FIR 디지털 필터의 구성을 가지며, 도면에서는, 지연 소자(래치)를 2개 포함하는, 3탭 구성으로 되어 있다. 탭이란, 지연(타이밍 시프트)된 신호가 승산기에 보내지는 가지(edge)의 수이고, 3탭 구성에서는, 3개의 승산기가 이용된다. 또, 폴리페이즈의 수에 상당하는 분만큼 승산기가 필요하기 때문에, 전체, 6개의 승산기가 도면 중에 도시되어 있다. 도면 중에서는, 적어도 3개의 가변인 탭 계수의 시퀀스(짝수 위상에는 W0, W2, W4의 하나의 시퀀스, 홀수 위상에는 W1, W3, W5의 하나의 시퀀스)가 제공된다.

승산기는 복소 승산(complex multiplication)을 수행하고, 계수(W)는 탭 계수 레지스터(weight 레지스터)에 의해 제공된다. 모든 탭에서의 승산기 출력이 가산되고, 심볼 레이트로, 출력된다. 도면 중에서는, W0, W1, W2, W3, W4, W5가 승산기 출력으로서 가산(∑)된다. 이것이 필터 출력이 된다. 이와 같은 구성의 탭드 필터는, 탭 계수를 적절하게 제공하여, 수신 신호의 심볼간 간섭이나 샘플링 주파수 오프셋에 의한 편차(deviation)를 보정하고, 또, 짝수 위상과 홀수 위상의 보간 비율을 적절하게 데시메이션을 수행하는 2개의 기능을 수행할 수 있다.

또 보다 간소화된 것을 실현하고 싶은 경우에는, 폴리페이즈화된 수신 심볼 시퀀스 중 적어도 2개의 각각에 대해서, (폴리페이즈 수가 10이라고 해도, 8(10 마이너스 2)에 대해서는 유의하지 않고, 폴리페이즈 수 2에 대해서만,) 적어도 1 단계에 걸쳐 타이밍을 시프트하면 된다. 이 경우, 지연 소자(래치)를 하나 포함하는 2탭 구성으로서, 4개의 승산기가 있으면 충분하게 된다. 적어도 2개의 수신 심볼 시퀀스의 각각에 대해서, 적어도 2개의 가변인 탭 계수의 시퀀스(짝수 위상에는 W0, W2의 하나의 시퀀스, 홀수 위상에는 W1, W3의 하나의 시퀀스)가 제공되고 있으면 충분하게 된다.

탭 계수를 적절하게 제공하기 위해서, 기존의 적응 알고리즘(adaptive algorithm)을 이용한다. 이러한 탭 계수의 크기가 변화하면, 이러한 탭 계수의 크기와 이러한 수신 심볼 시퀀스 사이의 기술되는 관계를 입력으로서 이용한다. 도면에 있어서, 모든 탭에서의 W0, W1, W2, W3, W4, W5가 승산기 출력으로서 가산(∑)되며, 이는 기술되는 관계의 구성(의 일부)에 해당한다. 적응 알고리즘에 의한 피드백은, 후속의 다운 샘플링된 심볼 레이트에 적용된다.

적응 알고리즘으로는, LMS(Least Mean Squares) 알고리즘, RLS(Recursive Least Squares)알고리즘 등을 이용할 수 있다. 도 1에서는, 제일 심플한 회로 구성의 LMS 알고리즘이 그려져 있다. 탭드 필터의 출력은 후단의 디매퍼(demapper)에서, 심볼 판정하고, 바람직한 심볼 위치와 수신 심볼과의 차분(difference)이 에러 벡터로서 피드백된다. 에러 벡터는, SSP(Step Size Parameter)라고 하는, 피드백 게인(gain)을 곱한 다음, 탭드 필터의 입력 벡터와 승산 된다. 마지막의 입력 벡터와의 승산은, 입력 벡터가 복소수일 때는, 공액복소수(complex conjugate)를 취하고 나서 곱한다.

이 결과가 탭 계수의 크기를 변화시키는 변화 량이 되고, 레지스터에 저장된 탭 계수에 더해져, 다시, 탭 계수 레지스터(Weight 레지스터)에 저장된다. 다른 적응 알고리즘을 이용한 경우도 같은 방법으로, 탭 계수의 크기의 변화 량을 계산하고, 레지스터의 내용을 갱신한다. 이 적응 알고리즘은, 데이터 중의 특정의 패턴에 의존하지 않고, 동기 직후의 초기 값 세트로부터, 프레임의 종료까지 계속하여 동작하고, 온 더 플라이로(on the fly) 탭 계수의 크기를 적응적으로 변화시킨다. 탭 계수의 갱신은, 도 1의 구성 예의 경우, 심볼 레이트에서 갱신이 되지만, 심볼들의 수를 평균하여서, 갱신할 수도 있다.

이와 같이 탭드 필터와 적응 알고리즘의 조합에 의해서, 샘플링 주파수/위상의 오프셋을 보상하는 동작이 수행된다. 이때, 샘플링의 위치가 조금씩 변화되지만, 그것에 맞추어서 탭 계수의 크기도 순차로 변화해 간다. 다음의 도 3은, 그 모습을 나타낸 것이다.

도 3은, 주파수 오프셋이 있는 경우에, 탭 계수의 크기의 변화를 나타낸 도이다. 종축이 크기를 나타내고, 피크의 각각이 각 탭 계수의 크기를 나타낸다. 제일 왼쪽의 피크가 짝수 위상의 오른쪽부터 1번째의 탭 계수이고, 다음의 피크는 홀수 위상의 오른쪽부터 1번째의 탭 계수이며, 또 중앙의 피크는 짝수 위상의 오른쪽부터 2번째의 탭 계수이고, 다음의 피크는 홀수 위상의 오른쪽부터 2번째 탭 계수이다. 최대 값을 가진 탭의 위치가 순차로, 시프트하여 변한다. 도 3은, 도 1에 나타낸 것 같은 3탭 구성의 경우이다.

(2) 탭 계수의 초기 값

코히런트 검출(coherent detection)에서, ADC는 통상 2개 있는데, I 채널과 Q 채널 각각에 설치된다. 각각의 출력의 조합은 하나의 심볼에 의해 표시되며, 통상, IQ 평면이라고 불리는 평면에서 심볼의 매핑/디매핑이 일어난다. 다시 말하면, 이것은, 즉, I와 Q에 의한 심볼의 복소수 표시와 일치하고, 이러한 값으로 계산된 상관 값도 또한, 복소수이다.

상관기의 출력인 상관 값은, 자기 상관이 강한 패턴부터 만들어지며, 그 크기는 상관의 크기를 나타내고, 그 위상은 송신 캐리어와 수신 캐리어의 위상의 시프트를 나타낸다. 또한, 멀티 패스 간섭이나 심볼간 간섭(심볼에 대응하는 파형의 뒤틀림, 옆의 심볼과 간섭해버리는 것)이 있는 경우, 그 채널 응답이, 상관 값의 출력 시퀀스로서 출현한다. 따라서, 이것들을 탭드 필터의 초기 값으로 이용하면, 탭드 필터는 적절하게 동작을 개시할 수 있다.

상관 값의 출력 시퀀스는 채널의 임펄스 응답에 대응하기 때문에, (도 2에 나타낸 역함수 연산에 대응하는) 역 응답을 계산하여 구할 필요가 있다. 멀티 패스 간섭이나 심볼간 간섭을 포함한 채널의 응답을 Z변환 H(z)로 나타내고, 송신 심볼 시퀀스를 X(z), 수신 심볼 시퀀스를 Y(z)로 하면,

Y(z)=H(z)X(z)

가 된다. 여기에서, z는, 심볼 레이트를 나타낸다. 탭드 필터는, 탭 계수를 1/H(z)로 정할 수 있는데, 이는 Y(z)로부터 X(z)를 복원하기 위한 계수가 필요하기 때문이다.

여기까지는, IIR형의 디지털 필터 구성이 사용되었기 때문에, FIR 형의 디지털 필터 구성으로 하기 위해서는, z=0에서의 테일러 전개(Taylor expansion)가 수행된다. 이때에, 0차, 1차, 2차, …의 계수를 탭 계수에 할당한다. 이때, 탭 계수는 복소수가 된다. 탭의 수는, 가정하는 채널에 있어서 응답의 지연 스프레드(spread)에 의존하지만, 미리, 사양이 제공될 수도 있다. 도 1에서는, 3탭을 나타내기 때문에, 0차, 1차, 2차의 계수를 사용할 수 있다. 이와 같이 하여 상관 값으로부터 구한 탭 계수의 초기 값을 동기 직후에 세트한다. 만약, 탭 계수가 적절하게 제공되지 않은 경우, 초기 값은 모두 제로 등의 고정 값을 제공할 수밖에 없고, 적절한 초기 값의 탭 계수와는 다른 값으로부터 적응 동작을 개시하게 된다. 그 때문에, 적응에 시간이 걸리게 되고, 프레임의 최초의 부분에서는 바람직한 출력이 제공될 수 없다.

(3) 웨이브 프론트 얼라이너

(1)에서 기술한 바와 같이, 탭드 필터와 적응 알고리즘의 조합에서 샘플링 주파수/위상 오프셋을 보상하면서 동작할 수 있지만, 탭 수가 유한이기 때문에, 샘플링 위치가 탭의 가장자리(end)에 오게 되면, 그 이상 보상할 수 없게 된다. 따라서, 탭 계수의 크기를 항상 비교하고, 최대 값을 가진 탭 계수의 위치를 항상 감시(모니터링)한다.

초기 값에 있어서 아이 패턴의 중심(즉, (2)에서의 0차의 값)은 어디에 세트해도 되지만, 송신기와 수신기 중 어느 샘플링 주파수가 빠른지 모르기 때문에, 될 수 있는 만큼 중앙에 가까운 위치의 탭에 세트한다. 이 점에서는, 3탭 구성(또는, 3 이상의 수의 탭 구성)을 제공하는 편이, 중앙에 가까운 위치의 탭을 세트하기 쉽기 때문에, 2탭 구성을 제공하는 것보다 유리하게 될 것이다.

이 위치가, 초기 값에 있어서 최대의 크기를 나타내는 탭 계수의 위치가 되기 때문에, 동기 후에 탭드 필터가 동작함에 따라, 최대 값을 가진 탭의 위치가 옆의 탭에 시프트하면, 웨이브 프론트 얼라이너가 데이터 시퀀스를 바꾸고, 동시에 탭 계수의 위치를 전체적으로 시프트하는 것으로, 다시, 최대 값을 가진 탭 계수가 초기 값과 같은 탭 위치가 되도록 한다.

도 4는, 본 발명의 방법의 구체적인 동작을 설명하는 도이다. 처음에, 탭 수가 짝수 위상, 홀수 위상 각각 3개의 경우로, 동기 직후, 탭 계수가 최대가 되도록 위치가 홀수 위상의 2번째(도 4의 W3)의 경우를 가정한다. 이것은 초기 값의 세트의 방법에 의존하지만, 이와 같은 세트의 방법이 가능하다. 웨이브 프론트 얼라이너는 처음에, 헤더의 선두부터 순서대로 홀수 위상과 짝수 위상으로 나눈다.

만약, 수신기의 샘플링 주파수가 송신기의 심볼 레이트보다 느린 경우, 샘플링 위치는 조금씩, 시간적으로 빠른 위치로 시프트한다. 그것은 최대의 크기를 나타내는 탭 계수의 위치가, 홀수 위상의 2번째로부터 짝수 위상의 1번째에 시프트하는 것을 의미한다. 이때에, 웨이브 프론트 얼라이너는, 시프트된 최대 값을 가진 탭 계수의 위치를 다시 홀수 위상 2번째로 돌아오도록, 탭 계수를 시프트시키고, 동시에, 데이터 시리즈의 할당을 바꾼다. 이때, 수신기의 샘플링 주파수는 본래의 심볼 레이트보다 느리기 때문에, 1심볼 분만큼 중복시킨다(overlap)(도 4의 중간 행들). 이렇게 하여서, 최대의 크기를 나타내는 탭 계수의 위치가 바뀌지 않게 할 수 있다.

다음으로, 수신기의 샘플링 주파수가 송신기의 심볼 레이트보다 빠른 경우에는, 반대의 일이 일어난다. 즉, 최대의 크기를 나타내는 탭 계수의 위치는, 홀수 위상의 2번째로부터 짝수 위상의 2번째로 시프트된다(도 4의 하단). 즉, W4가 최대가 되기 때문에, 웨이브 프론트 얼라이너는, 탭 계수를 시프트시키고, W4가 홀수 위상의 2번째가 되도록, 전체의 탭 계수를 시프트한다. 동시에, 데이터 시리즈 분산에서, 1 심볼 만큼 스킵된다.

이와 같이, 탭 계수의 값 중 최대의 크기를 나타내는 위치를 항상 감시(모니터링)하면서, 그 위치가 옆의 페이스로 시프트했을 때에, 데이터 시리즈와 탭 계수의 위치의 전체를 시프트하여서, 다시, 최대의 크기를 나타내는 탭 계수의 위치가 원래대로 돌아오도록 조절하는 것으로, 유한의 탭을 사용하여도 샘플링 주파수/위상 오프셋을 계속하여 보상할 수 있다. 오버 샘플링 수(오버 샘플링 팩터)가 2를 넘는 수인 경우에는, 폴리페이즈화된 수신 심볼 시퀀스의 수가 2보다 크게 된다. 하지만, 그와 같은 경우라도 본 발명의 원리를 응용하면, 폴리페이즈화된 수신 심볼 중 적어도 2개의 각각에 대해서, 적어도 1단계에 걸쳐 타이밍을 시프트하는 데, 본 발명의 기술적 사상(思想)을 이용할 수 있다.

이상의 (1) 탭드 필터, (2) 탭 계수의 초기 값, (3) 웨이브 프론트 얼라이너를 사용하여, 무선 통신의 수신기에 있어서, ADC에 의해 오버 샘플링된 수신 신호를, 수신기의 클록을 송신기의 클록에 맞추지 않고, 또한 데이터의 내용에 상관없이, 심볼 레이트에서 동작할 수 있는 콤팩트한 필터 회로를 구성할 수 있고, 유한의 탭 수로, 온 더 플라이로, 샘플링 주파수/위상 오프셋을 계속해서 보상할 수 있다.

도 5는, 실제로 본 발명의 방법을 실행하여 측정한 결과를 나타낸 도이다. 변조 방식은 QPSK이고, 송신기와 수신기의 샘플링 주파수의 오프셋은 50ppm의 경우에, 본 발명을 사용하지 않는 경우, (a)복원 전과 같이, IQ평면 상에서는, 샘플링 위치가 시프트해서 복원 불능이 되어 버린다. 한편, 본 발명을 적용한 경우, (b)복원 후와 같이, 본래의 배치(콘스텔레이션: constellation)로 복원된다.

이상, 도 1에 나타낸 것 같은 본 발명의 수신기의 주요한 회로 구성은, 하드웨어 자원, 소프트웨어 자원, 또는, 하드웨어 자원과 소프트웨어 자원이 협동하는 형태로서 실현할 수 있다. 수신기의 주요한 회로 구성은 또, 송신되어 오는 심볼 시퀀스를 처리하는 복수의 단계를 가진 방법으로서 또는, 그러한 복수의 단계를 컴퓨터로서의 수신기를 실행시키는 복수의 프로그램 코드를 가진 프로그램으로서, 실현할 수도 있다.

Claims (10)

1. 송신되어 오는 심볼 시퀀스의 데이터를 복원하기 위해, 수신기에서 샘플링 주파수와 심볼 시퀀스의 심볼 레이트 사이의 오프셋과 위상의 오프셋을 온 더 플라이로 보상하는 방법으로,
   소정의 오버 샘플링 수에 근거하여 오버 샘플링된 수신 심볼 시퀀스를, 소정의 오버 샘플링 수의 역수에 근거하여 다운 샘플링할 때에, 상대적으로 타이밍을 시프트하여(래치에 의해 지연시킴), 폴리페이즈화(폴리페이즈 분해)된 복수(폴리페이즈의 수에 상당한다)의 수신 심볼 시퀀스(소정의 오버 샘플링 수가 2의 경우에는, 홀수 위상, 짝수 위상이라는 2종류의 심볼 시퀀스)을 생성하는 단계와,
   폴리페이즈화된 수신 심볼 시퀀스 중 적어도 2개의 타이밍을, 적어도 1단계에 걸쳐 시프트하여(적어도 하나의 래치에 의해 지연시키고), 적어도 2개의 수신 심볼 시퀀스(2탭 구성)을 얻는 단계와,
   얻어진 적어도 2개의 수신 심볼 시퀀스에 대해서, 적어도 2개의 가변인 탭 계수의 시퀀스(짝수 위상에는 W0, W2라는 하나의 시퀀스, 홀수 위상에는 W1, W3이라는 하나의 시퀀스)를 제공하는 단계와,
   이러한 탭 계수의 크기가 변화함에 따라, 이러한 탭 계수의 크기와, 수신 심볼 시퀀스에 따라서 기술되는 관계를 입력하기 위해, 적응 알고리즘에 의한 피드백을, 후속의 다운 샘플링된 심볼 레이트에 적용하는 단계와,
   복수의 탭 계수에 대해서, 탭 계수의 크기의 비교에 근거하여, 최대의 크기를 나타내는 탭 계수의 위치를 모니터링하는 단계와,
   최대의 크기를 나타내는 탭 계수의 위치가, 다른(인접하는) 탭 계수의 위치로 시프트한 것으로 모니터링된 경우에는, 탭 계수의 위치의 전체를 시프트하고, 동시에, 오버 샘플링된 수신 심볼 시퀀스 중 어느 하나를 스킵하든지(skip) 또는 중복시키는(overlap) 단계를 포함하는
   방법.
2. 제 1항에 있어서, 폴리페이즈화된 수신 심볼 시퀀스 중 적어도 2개의 타이밍을, 적어도 2단계에 걸쳐 시프트하여(2개 이상의 래치의 시퀀스에 의해 지연시켜), 적어도 3개의 수신 심볼 시퀀스(3탭 구성)을 얻는 단계와,
   얻어진 수신 심볼 시퀀스의 적어도 2개의 수신 심볼 시퀀스에 대해서, 적어도 3개의 가변인 탭 계수의 시퀀스(짝수 위상에는 W0, W2, W4라 하는 하나의 시퀀스, 홀수 위상에는 W1, W3, W5라 하는 하나의 시퀀스)를 제공하는 단계를 포함하는,
   방법.
3. 제 1항 또는 제 2항에 있어서, 탭 계수의 초기 값으로서,
   멀티 패스 간섭이나 심볼간 간섭을 포함한 채널의 응답을 Z 변환 H(z)로 나타내고, 수신 심볼 시퀀스 Y(z)로부터 송신 심볼 시퀀스 X(z)를 복원하기 위해,
   X(z)=1/H(z)Y(z) (z는, 심볼 레이트를 나타냄)
   가 되도록 하고, 또 FIR 형의 디지털 필터 구성이 되도록, z=0에서 테일러 전개(Taylor expansion)를 했을 때, 0차, 1차, 2차, …의 계수가 탭 계수에 할당되는,
   방법.
4. 송신되어오는 심볼 시퀀스의 데이터를 복원하기 위해, 샘플링 주파수와 심볼 시퀀스의 심볼 레이트 사이의 오프셋과 위상의 오프셋을 온 더 플라이로 보상하는, 수신기로서,
   소정의 오버 샘플링 수에 근거하여 오버 샘플링된 수신 심볼 시퀀스를, 소정의 오버 샘플링 수의 역수에 근거하여 다운 샘플링할 때에, 상대적으로 타이밍을 시프트하여(지연시켜), 폴리페이즈화(폴리페이즈 분해)된 복수(폴리페이즈의 수에 대응)의 수신 심볼 시퀀스(소정의 오버 샘플링 수가 2의 경우에는, 홀수 위상, 짝수 위상이라는 2 종류의 심볼 시퀀스)를 생성하는, 래치와,
   폴리페이즈화된 수신 심볼 시퀀스 중 적어도 2개의 타이밍을, 적어도 1 단계에 걸쳐 시프트하여(지연시켜), 적어도 2개의 수신 심볼 시퀀스(2탭 구성)를 얻는, 적어도 하나의 래치와,
   얻어진 수신 심볼 시퀀스의 적어도 2개에 대해서 제공되는, 적어도 2개의 가변인 탭 계수의 시퀀스(짝수 위상에는 W0, W2라 하는 하나의 시리즈, 홀수 위상에는 W1, W3이라 하는 하나의 시리즈)와,
   이러한 탭 계수의 크기가 변화함에 따라, 이러한 탭 계수의 크기와, 수신 심볼 시퀀스에 따라서 기술되는 관계를 입력하기 위해, 후속의 다운 샘플링된 심볼 레이트 에 피드백을 적용하는, 적응 알고리즘과,
   이러한 복수의 탭 계수에 대해서, 탭 계수의 크기의 비교에 근거하여, 최대의 크기를 나타내는 탭 계수의 위치를 모니터링하고, 최대의 크기를 나타내는 탭 계수의 위치가, 다른(인접하는) 탭 계수의 위치로 시프트한 것으로 모니터링된 경우에는, 탭 계수의 위치의 전체를 시프트하고, 동시에, 오버 샘플링된 수신 심볼 시퀀스 중 어느 하나를 스킵하든지 또는 중복시키는, 웨이브 프론트 얼라이너를 포함하는,
   수신기.
5. 제4항에 있어서, 폴리페이즈화된 수신 심볼 시퀀스 중 적어도 2개의 타이밍을 적어도 2 단계에 걸쳐 시프트하여(지연시켜), 적어도 3개의 수신 심볼 시퀀스(3탭 구성)을 얻는, 적어도 2개 이상의 래치와,
   얻어진 적어도 2개의 수신 심볼 시퀀스의 각각에 대해서 제공되는, 적어도 3개의 가변인 탭 계수의 시퀀스(짝수 위상에는 W0, W2, W4라 하는 하나의 시리즈, 홀수 위상에는 W1, W3, W5라는 하나의 시리즈)를 더 포함하는,
   수신기.
6. 제 4항 또는 제 5항에 있어서, 적응 알고리즘의 탭 계수 레지스터에서, 탭 계수의 초기 값으로서 멀티 패스 간섭이나 심볼간 간섭을 포함한 채널의 응답을 Z 변환 H(z)로 나타내고, 수신 심볼 시퀀스 Y(z)로부터 송신 심볼 시퀀스 X(z)를 복원하기 위해,
   X(z)=1/H(z)Y(z) (z는, 심볼 레이트를 나타냄)
   가 되도록 하고, 또한 FIR형의 디지털 필터 구성이 되도록, z=0에서의 테일러 전개를 했을 때, 0차, 1차, 2차, …의 계수가 탭 계수에 할당되는,
   수신기.
7. 송신되어오는 심볼 시퀀스를 데이터 복원하기 위해서, 수신기에서, 샘플링 주파수와 심볼 시퀀스의 심볼 레이트 사이의 오프셋과 위상의 오프셋을 온 더 플라이로 보상하는 프로그램으로서,
   소정의 오버 샘플링 수에 근거하여 오버 샘플링된 수신 심볼 시퀀스를, 소정의 오버 샘플링 수의 역수에 근거하여 다운 샘플링할 때에, 상대적으로 타이밍을 시프트하여(지연시켜), 폴리페이즈화(폴리페이즈 분해)된 복수(폴리페이즈의 수에 해당)의 수신 심볼 시퀀스(소정의 오버 샘플링 수가 2의 경우에는, 홀수 위상, 짝수 위상이라 하는 2 종류의 심볼 시퀀스)를 생성하는, 프로그램 코드와,
   폴리페이즈화된 수신 심볼 시퀀스 중 적어도 2개의 타이밍을, 적어도 1 단계에 걸쳐 시프트하여(적어도 하나의 래치에 의해 지연시켜), 적어도 2개의 수신 심볼 시퀀스(2탭 구성)을 얻는, 프로그램 코드와,
   얻어진 적어도 2개의 수신 심볼 시퀀스에 대해서, 적어도 2개의 가변인 탭 계수의 시퀀스(짝수 위상에는 W0, W2라 하는 하나의 시리즈, 홀수 위상에는 W1, W3이라 하는 하나의 시리즈)를 제공하는, 프로그램 코드와,
   이러한 탭 계수의 크기가 변화함에 따라, 이러한 탭 계수의 크기와, 얻어진 이러한 수신 심볼 시퀀스에 따라 기술되는 관계를 입력하기 위해, 적응 알고리즘에 의한 피드백을, 후속의 다운 샘플링된 심볼 레이트에 적용하는, 프로그램 코드와,
   이러한 탭 계수에 대해서, 탭 계수의 크기의 비교에 근거하여, 최대의 크기를 나타내는 탭 계수의 위치를 모니터링하는, 프로그램 코드와,
   혹시 최대의 크기를 나타내는 탭 계수의 위치가, 다른(인접하는) 탭 계수의 위치에 시프트한 것으로 모니터링되는 경우에는, 탭 계수의 위치의 전체를 시프트하고, 동시에, 오버 샘플링된 수신 심볼 시퀀스 중 어느 하나를 스킵하든지 또는 중복시키는, 프로그램 코드를,
   컴퓨터로서의 수신기에 실행시키는,
   프로그램.
8. 제7항에 있어서, 폴리페이즈화된 수신 심볼 시퀀스 중 적어도 2개의 타이밍을, 적어도 2 단계에 걸쳐 시프트하여(2개 이상의 래치의 시퀀스에 의해 지연시켜), 적어도 3개의 수신 심볼 시퀀스(3탭 구성)을 얻는, 프로그램 코드와,
   얻어진 적어도 2개의 수신 심볼 시퀀스에 대해서, 적어도 3개의 가변인 탭 계수의 시퀀스(짝수 위상에는 W0, W2, W4라 하는 하나의 시리즈, 홀수 위상에는 W1, W3, W5라 하는 하나의 시리즈)을 제공하는, 프로그램 코드를,
   컴퓨터로서의 수신기에 더 실행시키는,
   프로그램.
9. 제 7항 또는 제 8항에 있어서, 탭 계수의 초기 값으로서,
   멀티 패스 간섭이나 심볼간 간섭을 포함한 채널의 응답을 Z 변환 H(z)로 나타내고, 수신 심볼 시퀀스 Y(z)로부터 송신 심볼 시퀀스 X(z)를 복원하기 위해,
   X(z)=1/H(z)Y(z) (z는, 심볼 레이트를 나타냄)
   가 되도록 하고, 또한 FIR 형의 디지털 필터 구성이 되도록, z=0에서의 테일러 전개를 했을 때, 0차, 1차, 2차, …의 계수가 탭 계수에 할당되는,
   프로그램.
10. 제 4항에 있어서, 송신되어오는 심볼 시퀀스를 오버 샘플링하는, ADC(아날로그 디지털 변환기)와,
    ADC에 접속되어, 프레임의 선두를 검지하는, 동기 회로와,
    ADC에 접속되어, 골레이 시퀀스를 검지하는, 골레이(Golay) 상관기를 더 포함하고,
    골레이 시퀀스를 검지하여서, 프리앰블이 검지되고, 프레임 동기 및 심볼 동기를 수행하여 헤더의 선두 위치를 찾아내는,
    수신기.

Images