CN117743231B - 时钟数据恢复电路初始采样位置调整方法 - Google Patents

时钟数据恢复电路初始采样位置调整方法 Download PDF

Info

Publication number
CN117743231B
CN117743231B CN202410180368.4A CN202410180368A CN117743231B CN 117743231 B CN117743231 B CN 117743231B CN 202410180368 A CN202410180368 A CN 202410180368A CN 117743231 B CN117743231 B CN 117743231B
Authority
CN
China
Prior art keywords
recovery circuit
data recovery
clock data
sampling position
initial sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410180368.4A
Other languages
English (en)
Other versions
CN117743231A (zh
Inventor
刘雅婷
石姣
高青
罗梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Cetc Xingtuo Technology Co ltd
Original Assignee
Chengdu Cetc Xingtuo Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Cetc Xingtuo Technology Co ltd filed Critical Chengdu Cetc Xingtuo Technology Co ltd
Priority to CN202410180368.4A priority Critical patent/CN117743231B/zh
Publication of CN117743231A publication Critical patent/CN117743231A/zh
Application granted granted Critical
Publication of CN117743231B publication Critical patent/CN117743231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明公开了一种时钟数据恢复电路初始采样位置调整方法。为解决时钟数据恢复电路接入时间过长或接入概率低的技术问题,本发明通过前向反馈均衡器抽头系数的绝对值之和与三个不同阈值之间的大小关系,来决定是否调整时钟数据恢复电路初始采样位置。通过三次不同的循环调整,最终实现时钟数据恢复电路的锁定。本发明以前向反馈均衡器抽头系数的绝对值之和与三个不同阈值之间的大小关系作为判别当前工作状态,解决了时钟数据恢复电路接入时间过长或接入概率低的技术问题,改善了时钟数据恢复电路接入信号的成功率、降低接入时长。本发明适于数据通信领域。

Description

时钟数据恢复电路初始采样位置调整方法
技术领域
本发明涉及一种时钟数据恢复电路初始采样位置调整方法,具体涉及一种在SerDes系统中的时钟数据恢复电路初始采样位置调整方法。
背景技术
串行器和解串器(Serializer and Deserializer, SerDes)系统是一种电子设备中常见的串行通信技术。它用于将并行数据转换为串行数据,即序列化,或将串行数据转换为并行数据,即反序列化。SerDes系统主要用于高速数据传输,例如在计算机网络、通信系统、数据存储和图形显示等领域。图1展示了一种常见的基于模数转换器(Analog DigitalConverter, ADC)的SerDes系统,其中还包括主数据链路中的前向反馈均衡器(FeedForward Equalizer, FFE)、判决反馈均衡器(Decision Feedback Equalizer, DFE)和采样模块、更新模块、时钟数据恢复(Clock and Data Recovery, CDR)电路及其前向反馈均衡器。
SerDes系统可以将大量数据按照一定的协议和时序拆分成较小的数据包,通过串行传输在信道上发送。在接收端,SerDes系统将串行数据重新转换为并行数据,以便后续处理。这种串行传输的方式具有较高的带宽和较低的传输延迟,同时也可以减少系统中的连接线数量和功耗。
SerDes系统通常包括一个发送端和一个接收端。发送端负责将并行数据转换为串行数据,并进行时序控制和编码处理。接收端则负责解码和时序恢复,将串行数据转换回并行数据。为了保证数据的可靠传输,SerDes系统还会引入一些错误检测和纠正的机制,例如校验码和前向纠错。SerDes技术可以提供高速、高带宽的数据传输,适用于各种应用场景,特别是在需要长距离传输或者减少连接线数量的情况下。
在SerDes系统中,数据和时钟不是同时传输的,因此在信道中经历一定的延迟。为了正确采样接收端的数据,需要使用时钟数据恢复电路。特别是在比特率大于56Gbps的高速SerDes系统中,时钟数据恢复电路的定时误差对系统的正常工作和性能有很大影响。
在高速系统中,如果时钟数据恢复电路的初始采样位置落在信号边缘而不是中间,接收到的信号质量会较差,导致时钟数据恢复电路无法正常工作,进而影响整个接收端的正常运行。此外,由于SerDes系统应用于多个场景,不同信道的延迟不同,导致时钟数据恢复电路需要在不同的初始采样位置下正常工作。
目前,业界主要采用以下方法来解决时钟数据恢复电路接入问题:
1)、在时钟数据恢复电路之前添加均衡器,如前向反馈均衡器。该方法通过改进输入到时钟数据恢复电路的信号质量来提高性能。尽管均衡器的阶数通常不会太高,可以改善一部分进入CDR电路的信号质量,但其适用范围有限。在接近眼图中心的位置,信号质量改善显著;对于位于眼图边缘的初始采样位置,信号质量改善较小,采样到的信号仍然无法充分分离电平幅度,CDR电路仍有较大概率无法正常工作。
2)、通过扫描所有可能的采样位置来遍历CDR电路的初始化采样点。该方法通过尝试不同的初始采样位置,观察CDR电路是否能正常工作,从而选择合适的初始采样位置。然而,由于无法事先确定扫描范围和步进值,每个扫描点都需要等待CDR电路的反馈结果来确认是否找到正确的位置,这通常需要很长的扫描时间,难以满足应用需求。此外,随着SerDes系统中器件老化、温度、电压的变化以及应用场景的切换,每次开机时初始化的采样位置都可能会变化,因此需要重新扫描。
综上所述,上述方法存在着时钟数据恢复电路接入时间过长或接入概率低的问题。因此,改善时钟数据恢复电路接入信号的成功率和/或降低接入时长是该领域迫切需要解决的技术问题。
发明内容
为了缓解或部分缓解上述技术问题,本发明的解决方案如下所述:
一种时钟数据恢复电路初始采样位置调整方法,应用于SerDes系统之中,包括如下步骤:根据前向反馈均衡器至少部分抽头系数的绝对值之和,与第三阈值之间的大小关系,决定是否调整时钟数据恢复电路初始采样位置;当决定不调整时钟数据恢复电路初始采样位置时,打开前向反馈均衡器更新流程,并根据前向反馈均衡器至少部分抽头系数的绝对值之和,与第二阈值之间的大小关系,再次决定是否调整时钟数据恢复电路初始采样位置;当再次决定不调整时钟数据恢复电路初始采样位置时,停止时钟数据恢复电路,降低时钟数据恢复电路初始采样位置的调整幅度,并根据前向反馈均衡器至少部分抽头系数的绝对值之和,与第一阈值之间的大小关系,决定是否再次降低时钟数据恢复电路初始采样位置的调整幅度;当决定不再次降低时钟数据恢复电路初始采样位置的调整幅度时,则停止调整时钟数据恢复电路初始采样位置,打开时钟数据恢复电路,读取时钟数据恢复电路状态,判定时钟数据恢复电路是否锁定。
在某实施例中,所述第三阈值大于第二阈值,所述第二阈值大于第一阈值。
在某实施例中,在调整时钟数据恢复电路初始采样位置或者降低时钟数据恢复电路初始采样位置的调整幅度时,同时还停止时钟数据恢复电路。
在某实施例中,在调整时钟数据恢复电路初始采样位置或者降低时钟数据恢复电路初始采样位置的调整幅度时,同时还计算前向反馈均衡器至少部分抽头系数的绝对值之和。
在某实施例中,前向反馈均衡器至少部分抽头系数的绝对值之和,指的是:前向反馈均衡器全部抽头系数的绝对值之和,或者除主抽头系数之外前向反馈均衡器全部抽头系数的绝对值之和。
在某实施例中,若前向反馈均衡器至少部分抽头系数的绝对值之和大于第三阈值,则决定调整时钟数据恢复电路初始采样位置。
在某实施例中,若前向反馈均衡器至少部分抽头系数的绝对值之和大于第二阈值,则决定调整时钟数据恢复电路初始采样位置。
在某实施例中,若前向反馈均衡器至少部分抽头系数的绝对值之和大于第一阈值,则决定降低时钟数据恢复电路初始采样位置的调整幅度。
在某实施例中,若时钟数据恢复电路没有锁定,则:停止时钟数据恢复电路,降低时钟数据恢复电路初始采样位置的调整幅度,并计算前向反馈均衡器至少部分抽头系数的绝对值之和,直至前向反馈均衡器至少部分抽头系数的绝对值之和不大于第一阈值;接着停止调整时钟数据恢复电路初始采样位置,打开时钟数据恢复电路,读取时钟数据恢复电路状态,再次判定时钟数据恢复电路是否锁定。
在某实施例中,所述SerDes系统为基于模数转换器的SerDes系统;
所述前向反馈均衡器为:主数据链路中的前向反馈均衡器,其输入为模数转换器的输出;或者,时钟数据恢复电路所包含的前向反馈均衡器。
本发明技术方案,具有如下有益的技术效果:
利用基于模数转换器的SerDes系统中通常都有的主数据链路前向反馈均衡器的抽头系数为辅助判断信息来对初始采样位置进行调整,提高了CDR电路接入信号的成功率。
此外,本发明还具有的其它有益效果将在具体实施例中提及。
附图说明
图1是一种常见的基于模数转换器的SerDes系统;
图2是前向反馈均衡器抽头系数在不同情况下随时间变化的示例图;
图3是是本发明某类实施例中SerDes接收器中部分电路模块结构示意图;
图4是调整时钟数据恢复电路的初始采样位置的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明中的附图,对本发明中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
其中,在本发明的描述中,除非另有说明,“/”表示前后关联的对象是一种“或”的关系,例如,A/B可以表示A或B;本发明中的“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况,其中A,B可以是单数或者复数。
在本发明的描述中,除非另有说明,“多个”是指两个或多于两个。“以下至少一项(个)”或其类似表达,是指的这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。例如,a,b,或c中的至少一项(个),可以表示:a,b,c,a-b,a-c,b-c,或a-b-c,其中a,b,c可以是单个,也可以是多个。
另外,为了便于清楚描述本发明实施例的技术方案,在本发明的实施例中,采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定,并且“第一”、“第二”等字样也并不限定一定不同。
在本发明实施例中,“示例地”、“例如”等词用于表示作例子、例证或说明。本发明实施例中被描述为“示例地”、“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言,使用“示例地”、“例如”等词旨在以具体方式呈现相关概念,便于理解。
对于前向反馈均衡器,可以用如下数学表达式描述:
(1)、y(n)=wT(n)x(n);
(2)、e(n)=d(n)-y(n);
(3)、w(n+1)=w(n)+2ue(n)x(n);
其中x(n)代表当前时刻的前向反馈均衡器输入信号,y(n)代表当前时刻的前向反馈均衡器输出信号,e(n)代表当前时刻的误差信号,d(n)代表当前时刻信号的理想值,w(n)代表当前时刻的前向反馈均衡器的抽头系数值,w(n+1)代表下一个时刻前向反馈均衡器的抽头系数值,w(n)/w(n+1)除了主抽头外的其他系数随着信号的输入而变化,u代表前向反馈均衡器收敛步长大小,一般为固定值。此外还假设前向反馈均衡器共有L个抽头系数,其中主抽头系数位于L个抽头系数的中间位置且一般设置为固定值。
为更容易理解本发明技术构思运行原理,参考图2,其展示了前向反馈均衡器抽头系数在不同情况下随时间变化的示例图。在主抽头系数设置为固定的正值条件下,对于不同时钟数据恢复电路初始采样位置,可以分三种情况:
情况(1)、对应图2中的A部分:时钟数据恢复电路初始采样位置在接近信号中间的位置,则采样正确,那么前向反馈均衡器工作条件较好,得到e(n)较小,且会朝着小的方向继续变化使得输出信号接近当前时刻信号的理想值d(n),在这个过程中w(n)绝对值也会相应变大,直到最后稳定在一个范围内,前向反馈均衡器完成收敛。
情况(2)、对应图2中的B部分:时钟数据恢复电路的初始采样位置在信号中间到边缘的位置,那么前向反馈均衡器的工作条件较差,得到e(n)较大,但是e(n)依然会朝着小的方向变化,w(n)绝对值会变得更大来使得e(n)变的足够小,但依然不会超过主抽头,最后会稳定在一个范围内,前向反馈均衡器可以部分收敛。
情况(3)、对应图2中的C部分:时钟数据恢复电路的初始采样位置在信号的边缘位置,则得到的e(n)非常大,此时w(n)绝对值剧烈变化,大小超过主抽头,且不能保证e(n)在一定时间后变得足够小,前向反馈均衡器不能收敛。
本发明之所以可行,是基于:当时钟数据恢复电路的初始采样位置处于情况(3)时,通过调整初始采样位置,总能达到情况(2);在情况(2)下,通过调整初始采样位置,总能达到情况(1)。
根据上述三种情况下的w(n)大小及变化规律,可以计算除主抽头系数外前向反馈均衡器的抽头系数的绝对值之和sum(),及其对应情况(1)、情况(2)、情况(3)的三个参考阈值:第一阈值TH1、第二阈值TH2、第三阈值TH3,以用于判断初始采样位置的位置。
参考图3,其展示了本发明某类实施例中SerDes接收器中部分电路模块结构示意图。不难看出,其也是基于模数转换器的SerDes系统。图中所示的前向反馈均衡器,是主数据链路中的前向反馈均衡器。除了通过收集主数据路径上的前向反馈均衡器的抽头系数信息外,替代地,还可以收集如图1所示的时钟数据恢复电路所包含的前向反馈均衡器的抽头系数信息,二者均能实现本发明技术目的。
求和模块,用于计算sum(),其计算除主抽头系数外前向反馈均衡器的抽头系数的绝对值之和。即,sum(/>)=|w1|+|w2|+……+|wL|-|主抽头系数|,其中w1、w2、……、wL是w(n)中的所有抽头系数,L是抽头系数个数。
替代地,求和模块还可以用于计算所有前向反馈均衡器的抽头系数的绝对值之和。相较而言,由于主抽头系数为固定值,因此该类实施例与前一实施例关于第一阈值TH1、第二阈值TH2、第三阈值TH3存在差值,其一般等于主抽头系数。
更新模块,用于更新前向反馈均衡器的抽头系数,比如当前时刻的误差信号e(n)、当前时刻的前向反馈均衡器的抽头系数值w(n)。初始相位调整模块,用于调整前向反馈均衡器的初始采样位置。其它未介绍模块,为本领域技术人员所熟知的电路模块,在此不再赘述。
参考图4,本发明根据其展示的流程图,来对时钟数据恢复电路的初始采样位置进行调整。
开始时,设定时钟数据恢复电路的初始采样位置,并将采样信号送入前向反馈均衡器。然后固定前向反馈均衡器的主抽头系数大小,即前述的固定值。
示例地,确定第一阈值TH1、第二阈值TH2、第三阈值TH3。确定该三个阈值,可以是根据主抽头系数大小和抽头系数个数或长度,其中TH1<TH2<TH3。对于另一实施例,可以根据抽头系数个数或长度来确定该三个阈值。
接着停止时钟数据恢复电路,收集所有抽头系数。示例地,还计算除主抽头系数外所有抽头系数绝对值之和sum()。
判断sum()>TH3是否成立。若是,则停止时钟数据恢复电路和前向反馈均衡器抽头系数的更新,调整时钟数据恢复电路初始采样位置,并计算sum(/>)。若上述判断依然成立,则继续停止时钟数据恢复电路和前向反馈均衡器抽头系数的更新,调整时钟数据恢复电路初始采样位置,直至上述判断不再成立,然后再打开前向反馈均衡器抽头系数更新,并计算sum(/>)。若否,则打开前向反馈均衡器抽头系数更新,并计算sum(/>)。
接着,判断sum()>TH2是否成立。若是,则停止时钟数据恢复电路和前向反馈均衡器抽头系数的更新,调整时钟数据恢复电路初始采样位置,并计算sum(/>)。若上述判断依然成立,则继续停止时钟数据恢复电路和前向反馈均衡器抽头系数的更新,调整时钟数据恢复电路初始采样位置,直至上述判断不再成立,然后停止时钟数据恢复电路,降低时钟数据恢复电路初始采样位置的调整幅度(也意味着仍然会调整时钟数据恢复电路初始采样位置,只是调整幅度变小),并计算sum(/>)。若否,则停止时钟数据恢复电路,降低时钟数据恢复电路初始采样位置的调整幅度,并计算sum(/>)。
该步骤中,降低调整幅度的目的在于防止过度调节,并进入微调环节。后续步骤中,同样存在进一步降低调整幅度的技术手段。这些步骤,是从粗调节到微调节以及更细微调节的保障。
再接着,判断sum()>TH1是否成立。若是,则停止时钟数据恢复电路,降低初始采样位置的调整幅度,并计算sum(/>)。若上述判断依然成立,则继续停止时钟数据恢复电路,降低初始采样位置的调整幅度,并计算sum(/>),直至上述判断不再成立,然后停止时钟数据恢复电路初始采样位置调整,打时钟数据恢复电路,读取时钟数据恢复电路状态。若否,则停止时钟数据恢复电路初始采样位置调整,打时钟数据恢复电路,读取时钟数据恢复电路状态。
最后,判断时钟数据恢复电路是否锁定。若是,则结束时钟数据恢复电路初始采样位置调整流程,进入正常的时钟数据恢复电路工作状态。若否,则继续停止时钟数据恢复电路,降低初始采样位置的调整幅度(也意味着仍然会调整时钟数据恢复电路初始采样位置,只是调整幅度变小),并计算sum(),直至sum(/>)>TH1不再成立,然后停止时钟数据恢复电路初始采样位置调整,打时钟数据恢复电路,读取时钟数据恢复电路状态,再次判断时钟数据恢复电路是否锁定,并进入相应判断结果对应的处理流程。
在本发明中,前述的三个阈值之间的大小关系,与从粗调节到微调节的过程相对应,与逐步缩小初始采样位置的调整幅度技术手段是一致的。
为了更好的说明本发明,在上文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解,没有某些具体细节,本发明同样可以实施。在一些实例中,对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述,以便于凸显本发明的主旨。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (5)

1.一种时钟数据恢复电路初始采样位置调整方法,应用于SerDes系统之中,其特征在于,包括如下步骤:根据前向反馈均衡器至少部分抽头系数的绝对值之和,与第三阈值之间的大小关系,决定是否调整时钟数据恢复电路初始采样位置;
若前向反馈均衡器至少部分抽头系数的绝对值之和大于第三阈值,则决定调整时钟数据恢复电路初始采样位置;
当决定不调整时钟数据恢复电路初始采样位置时,打开前向反馈均衡器更新流程,并根据前向反馈均衡器至少部分抽头系数的绝对值之和,与第二阈值之间的大小关系,再次决定是否调整时钟数据恢复电路初始采样位置;
若前向反馈均衡器至少部分抽头系数的绝对值之和大于第二阈值,则决定调整时钟数据恢复电路初始采样位置;
若前向反馈均衡器至少部分抽头系数的绝对值之和不大于第二阈值时,停止时钟数据恢复电路,降低时钟数据恢复电路初始采样位置的调整幅度,并根据前向反馈均衡器至少部分抽头系数的绝对值之和,与第一阈值之间的大小关系,决定是否再次降低时钟数据恢复电路初始采样位置的调整幅度;
若前向反馈均衡器至少部分抽头系数的绝对值之和大于第一阈值,则决定降低时钟数据恢复电路初始采样位置的调整幅度;
当决定不再次降低时钟数据恢复电路初始采样位置的调整幅度时,则停止调整时钟数据恢复电路初始采样位置,打开时钟数据恢复电路,读取时钟数据恢复电路状态,判定时钟数据恢复电路是否锁定;此外,
所述第三阈值大于第二阈值,所述第二阈值大于第一阈值;
在调整时钟数据恢复电路初始采样位置或者降低时钟数据恢复电路初始采样位置的调整幅度时,同时还停止时钟数据恢复电路。
2.根据权利要求1所述的时钟数据恢复电路初始采样位置调整方法,其特征在于:在调整时钟数据恢复电路初始采样位置或者降低时钟数据恢复电路初始采样位置的调整幅度时,同时还计算前向反馈均衡器至少部分抽头系数的绝对值之和。
3.根据权利要求1或2所述的时钟数据恢复电路初始采样位置调整方法,其特征在于:前向反馈均衡器至少部分抽头系数的绝对值之和,指的是:前向反馈均衡器全部抽头系数的绝对值之和,或者除主抽头系数之外前向反馈均衡器全部抽头系数的绝对值之和。
4.根据权利要求3所述的时钟数据恢复电路初始采样位置调整方法,其特征在于:若时钟数据恢复电路没有锁定,则:停止时钟数据恢复电路,降低时钟数据恢复电路初始采样位置的调整幅度,并计算前向反馈均衡器至少部分抽头系数的绝对值之和,直至前向反馈均衡器至少部分抽头系数的绝对值之和不大于第一阈值;
接着停止调整时钟数据恢复电路初始采样位置,打开时钟数据恢复电路,读取时钟数据恢复电路状态,再次判定时钟数据恢复电路是否锁定。
5.根据权利要求4所述的时钟数据恢复电路初始采样位置调整方法,其特征在于:所述SerDes系统为基于模数转换器的SerDes系统;
所述前向反馈均衡器为:主数据链路中的前向反馈均衡器,其输入为模数转换器的输出;
或者,时钟数据恢复电路所包含的前向反馈均衡器。
CN202410180368.4A 2024-02-18 2024-02-18 时钟数据恢复电路初始采样位置调整方法 Active CN117743231B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410180368.4A CN117743231B (zh) 2024-02-18 2024-02-18 时钟数据恢复电路初始采样位置调整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410180368.4A CN117743231B (zh) 2024-02-18 2024-02-18 时钟数据恢复电路初始采样位置调整方法

Publications (2)

Publication Number Publication Date
CN117743231A CN117743231A (zh) 2024-03-22
CN117743231B true CN117743231B (zh) 2024-05-03

Family

ID=90254919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410180368.4A Active CN117743231B (zh) 2024-02-18 2024-02-18 时钟数据恢复电路初始采样位置调整方法

Country Status (1)

Country Link
CN (1) CN117743231B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1269639A (zh) * 1999-03-26 2000-10-11 松下电器产业株式会社 信号处理装置
US6351457B1 (en) * 1997-11-07 2002-02-26 Nec Corporation Method of and apparatus for identifying unknown system
CN103416005A (zh) * 2011-03-10 2013-11-27 国际商业机器公司 在接收机执行超高速无线通信过程中的采样频率和相位偏移的实时补偿
CN103997378A (zh) * 2013-02-15 2014-08-20 Lsi股份有限公司 基于模式的信号损耗检测器
CN106257437A (zh) * 2015-06-18 2016-12-28 阿尔特拉公司 具有判决反馈均衡的模拟时钟数据恢复电路中的相位检测
CN109151237A (zh) * 2018-08-23 2019-01-04 西南交通大学 基于零吸引的仿射投影自适应回声消除方法
CN111510405A (zh) * 2019-01-31 2020-08-07 台湾积体电路制造股份有限公司 时钟数据恢复系统、SerDes接收器以及用于数据传输的方法
CN112291009A (zh) * 2020-10-20 2021-01-29 武汉邮电科学研究院有限公司 用于突发数据相干接收的多级均衡器及实现方法
CN113824443A (zh) * 2021-08-18 2021-12-21 深圳市紫光同创电子有限公司 时钟数据恢复电路
US11356304B1 (en) * 2021-07-09 2022-06-07 Cadence Design Systems, Inc. Quarter-rate data sampling with loop-unrolled decision feedback equalization
CN117240314A (zh) * 2023-08-18 2023-12-15 清华大学 数字模拟混合信号的基带解调系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009123372A1 (en) * 2008-04-04 2009-10-08 Snu Industry Foundation Clock and data recovery circuit with eliminating data-dependent jitters
JP6032081B2 (ja) * 2013-03-22 2016-11-24 富士通株式会社 受信回路、及び半導体集積回路
US20230100177A1 (en) * 2021-09-24 2023-03-30 Itamar Levin Serdes circuit automatic gain control and convergence

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351457B1 (en) * 1997-11-07 2002-02-26 Nec Corporation Method of and apparatus for identifying unknown system
CN1269639A (zh) * 1999-03-26 2000-10-11 松下电器产业株式会社 信号处理装置
CN103416005A (zh) * 2011-03-10 2013-11-27 国际商业机器公司 在接收机执行超高速无线通信过程中的采样频率和相位偏移的实时补偿
CN103997378A (zh) * 2013-02-15 2014-08-20 Lsi股份有限公司 基于模式的信号损耗检测器
CN106257437A (zh) * 2015-06-18 2016-12-28 阿尔特拉公司 具有判决反馈均衡的模拟时钟数据恢复电路中的相位检测
CN109151237A (zh) * 2018-08-23 2019-01-04 西南交通大学 基于零吸引的仿射投影自适应回声消除方法
CN111510405A (zh) * 2019-01-31 2020-08-07 台湾积体电路制造股份有限公司 时钟数据恢复系统、SerDes接收器以及用于数据传输的方法
CN112291009A (zh) * 2020-10-20 2021-01-29 武汉邮电科学研究院有限公司 用于突发数据相干接收的多级均衡器及实现方法
US11356304B1 (en) * 2021-07-09 2022-06-07 Cadence Design Systems, Inc. Quarter-rate data sampling with loop-unrolled decision feedback equalization
CN113824443A (zh) * 2021-08-18 2021-12-21 深圳市紫光同创电子有限公司 时钟数据恢复电路
CN117240314A (zh) * 2023-08-18 2023-12-15 清华大学 数字模拟混合信号的基带解调系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"25G NRZ或50G PAM-4双模式VCSEL激光器驱动电路研究设计";戴立鑫;《中国优秀硕士学位论文全文数据库基础科学辑》;20210115;第A005-427页 *
"A Study on Combined Equalization and Timing Recovery for High Speed Links";Seuk Son;《SNU Open Repository》;20190831;第1-109页 *
"低成本短距离光纤传输系统中信道损伤及数字均衡技术研究";唐玺孜;《中国博士学位论文全文数据库信息科技辑》;20220115;第I136-187页 *

Also Published As

Publication number Publication date
CN117743231A (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
US10887076B2 (en) Receiver with enhanced clock and data recovery
US9455848B1 (en) DFE-skewed CDR circuit
US8446942B2 (en) Waveform equalization circuit and waveform equalization method
US20210044416A1 (en) Phase Detection Method, Phase Detection Circuit, And Clock Recovery Apparatus
US8290028B2 (en) Input/output circuit
US8013653B2 (en) Method, system and device for eliminating intra-pair skew
US11646916B2 (en) Receiver with threshold level finder
US11881971B2 (en) Adaptive PAM4 decision feedback equalization circuit
US10181941B1 (en) Sampling phase adjustment device and adjusting method thereof
KR0134340B1 (ko) 블라인드 등화시스템의 알고리즘제어방법
US6570916B1 (en) Adaptive equalization circuit and method
US8446941B2 (en) Equalizer employing adaptive algorithm for high speed data transmissions and equalization method thereof
WO2022105468A1 (zh) 模拟均衡器的校正方法、控制芯片、接收机及存储介质
CN117743231B (zh) 时钟数据恢复电路初始采样位置调整方法
EP0577212B1 (en) Adaptive viterbi detector
TWI543548B (zh) 應用於互連系統的方法與相關處理模組
US7426235B1 (en) Method of adaptive equalization for high-speed NRZ and multi-level signal data communications
CN116248451A (zh) 一种新型的数字化基带漂移校正系统电路
US20080212718A1 (en) Multi-Rate Tracking Circuit
US11018845B1 (en) Quarter-rate serial-link receiver with low-aperture-delay samplers
WO2023098483A1 (zh) 信号接收方法、装置、电子设备及存储介质
CN113517934B (zh) 一种信号处理方法及相关设备
CN110995257B (zh) 一种环路滤波电路
US7623593B2 (en) Data receiving apparatus capable of compensating for reduced timing margin caused by inter-symbol interference and method thereof
Xiang et al. A 40Gb/s PAM4 Baud-Rate CDR with Equal-Slope Algorithm

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant